专利名称：具有减少的热预算的结和硅化物的形成的制作方法
技术领域：
本发明涉及可用于微电子制造应用中的半导体器件的制造方法，包括形成金属硅化物的步骤。
在许多类型的微电子器件(集成电路)中，为了得到更高的器件密度和/或更高的操作速度，这种器件新一代的设计展现出使用结构元件例如MOSFET晶体管的趋势，与前一代器件相比，其占据的芯片面积的部分更小，并且还具有更浅的深度。
在更新一代的器件中，MOSFET中的结减小到相对浅的深度。典型地，在第一金属化级别中，所述结，即，源极和漏极区在它们的顶部设置有用于电连接的传导层。优选地，金属硅化物用作金属化，因为由自对准形成工艺进行的硅化作用允许相对简单地确定导电元件。
在所述结的金属化的形成期间，同时地，由相同的导电金属硅化物覆盖MOSFET的栅极导电区。
从US 6294434(Tseng)，获知使用注入工艺在所述结的顶面上淀积合适的金属，该金属在随后的退火工艺中与金属硅化物反应，且结和栅极区(以及其他含硅的区域)中的硅在注入工艺期间暴露出来。在第一次退火中，结和栅极区获得金属硅化物层。然后，运用清洗工艺以去除未反应的金属。最后，进行第二次退火以减小金属硅化物的电阻。
然而，对于具有超浅结的IC设计，在这种制造工艺中，用于形成硅化物层的退火工艺可能负面地影响结区中的掺杂剂分布图。由于(过量的)热暴露引起的结的钝化的风险可能相当大，并且可能会影响用于这种设计的IC的制造工艺的产量。因此，工艺窗口通常相对较窄，并且需要小心翼翼地进行利用以避免对将要产生的器件造成负面影响。
本发明的目的是提供一种制造半导体器件的方法，包括形成金属硅化物的步骤，该方法不会对具有超浅结的器件的特性有负面影响。
通过权利要求1的前序部分中限定的工艺实现这个目的，其特征在于将该方法设置成在第一和第二步骤之后执行低温退火工艺作为第三步骤，其中同时地，激活掺杂剂区域且形成金属硅化物层。
在本发明中，通过固相外延再生长在单个退火工艺中来进行结区和硅化物区的激活。有利地，在激活结区的同时形成硅化物将消除现有技术中由于用于硅化物形成的额外的退火工艺涉及的热预算引起的超浅结区的钝化。
而且，单个工艺有利地减少了在具有如上所述的类型的超浅结的微电子器件的制造工艺中的处理步骤的数量。
而且，由于使扩散系数适当低的相对低的退火温度，本发明提供对硅化物渗透深度的良好控制。
此外，本发明提供了自由选择用于硅化物形成的金属的可能性，特别是可以优选形成具有高的化学计量的硅-金属比的硅化物的金属，例如金属-di-硅化物。
另外，通过关于结的传导类型来选择用于注入的金属，根据本发明的方法提供了，关于其导电类型和其各自的掺杂剂水平，功函数可以针对每个结匹配。
此外，本发明涉及包括掺杂剂区域的半导体衬底上的半导体器件，该掺杂剂区域包括超浅结，其中通过如上所述形成金属-硅化物层的方法来制造该半导体器件。
出于说明本发明的目的，下面介绍本发明的方法和器件的优选实施例。本领域的技术人员应当理解，在不脱离本发明的真实精神的情况下可以想到本发明的其他可选的和等效的实施例并且进行实施，本发明的范围仅仅由所附的权利要求书来限定。
下面，将参照附图来对本发明进行说明，所述附图仅仅旨在用于说明的目的。
图1示意性示出在根据本发明方法的第一工艺期间半导体器件的剖面；图2示意性示出在根据本发明的第二工艺期间半导体器件的剖面；图3示意性示出在根据本发明的第三工艺期间半导体器件的剖面；图4示意性示出在根据本发明的第四工艺之后半导体器件的剖面；图5示意性示出在根据本发明的进一步的实施例中半导体器件的剖面。
本发明涉及包括超浅结和覆盖这些结的硅化物层的微电子器件的制造。图1示意性示出在根据本发明方法的第一工艺期间半导体器件的剖面。
在诸如单晶硅晶圆或绝缘体上硅衬底的半导体衬底1上，在第一工艺中制备将要形成结的区域2。在限定了描绘出区域2的面积的掩膜3之后，进行区域2的预非晶化工艺。通过以离子束IB_pre进行的离子束注入来完成预非晶化工艺。离子束IB_pre由箭头示意性地示出。
作为离子源材料，可以使用Ge、GeF2或者Si。然而，也可以使用其他元素，例如重贵重元素Ar和Xe。
预非晶化工艺的典型参数是，例如，对于Ge，束加速能量在2-30keV的范围内，且剂量为2×1014-5×1015原子/cm2。
通过对暴露的区域2进行离子束照射，将那些区域2中的衬底材料1的晶体结构转变为非晶态。
图2示意性示出在根据本发明的第二工艺期间半导体器件的剖面。
在第二工艺中，执行作为掺杂剂的杂质的注入，以形成掺杂区4。掩膜3’用于描绘出必须进行注入的区域2。由箭头IB_dopant示意性示出了掺杂剂注入工艺。
选择注入的杂质，以获得掺杂区4的理想导电类型。根据将要形成的结的理想特性，以低能量(典型地小于5keV)且以大约1×1015原子/cm2的剂量注入杂质(例如B、As、P等)。
图3示意性示出在根据本发明的第三工艺期间半导体器件的剖面。
在第三工艺中，限定了将要形成硅化物层的硅化区域。形成描绘出将要被硅化的区域的掩膜3”。这些硅化区域可以是与掺杂区4重叠的区域5，或者它可以是覆盖区域2的导电区6，该区域2仅在第一工艺中非晶化，并且在掺杂区形成的第二工艺中不暴露出来。这种导电区6可以位于与掺杂剂区4不同的位置。
而且，该硅化区域可以是在栅极G顶部的区域9。这里示意性示出栅极7作为薄栅氧化物层10、多晶硅层部分7和隔离物8。如本领域的技术人员应当理解的，在第一工艺中可以与结区2同时地对多晶硅层部分7的顶部进行预非晶化。
接着，为选择来形成金属-硅化物(根据实际的金属具有理想的组合物)的金属进行金属注入工艺。如箭头IB_metal示意性示出的那样，再次进行离子束注入工艺。该低能量工艺的典型的工艺参数为束能量在大约1和大约20keV之间，且剂量大约为1×1016-5×1017原子/cm2。可以根据硅化物的理想特性(即，电阻率、功函数、与进一步的工艺的兼容性等)来选择该金属。优选地，可以选择一种金属，该金属可以形成具有高的硅金属比的金属-硅化物，例如金属-di-硅化物，其需要较低的金属注入剂量并且同时与同一金属的其他金属-硅化物变体相比可以提供较低的表面电阻。该金属可以选自Co、Ni、Hf、Ti、Mo、W或任何其他能够形成合适的硅化物的金属。
在本发明中，金属的选择不限于在半导体衬底上外延的金属-硅化物(例如，硅Si(100)或Si(111))。
注意到，在本发明中，杂质注入的第二工艺和金属注入的第三工艺的顺序可以颠倒。
图4示意性示出在根据本发明的第四工艺之后半导体器件的剖面。
第四工艺包含固相外延再生长(SPER)工艺。在大约1分钟期间、在大约550到大约750℃的相对低的退火温度下的低温退火工艺(例如，快速热退火)期间，以与半导体衬底层1相同的晶体结构外延再生长掺杂区5、6。在区域5的下部，形成由注入的杂质限定的导电类型的激活的结11，在区域5、6的上部(更接近表面)形成硅化物层12a、12b、13。
结11的顶部上的硅化物层可以形成为靠近栅极G的隔离物8的硅化物层12a，或者形成为远离隔离物8的区域中的较远的硅化物层12b。该硅化物层还可以形成为结区5外部的其他衬底区域6中的单个硅化物层13。
同时，硅化物层14可以形成在栅极G的顶层部分9中。
通过在注入步骤期间使用的掩膜来完成硅化物层12a、12b、13、14的限定。
此外，在图4中示出了绝缘层15。
紧邻栅极G示出了硅化物层12a和较远的硅化物层12b，但是如本领域的技术人员所理解的那样，还可以想到任何其他类型的结构元件，例如LOCOS、浮栅/控制栅叠层等来代替栅极G。较远的硅化物层12b甚至可以在不存在任何进一步的结构元件的情况下形成在结区域中。
图5示意性示出根据本发明的进一步的实施例中半导体器件的剖面。
在前面的图1-4中，仅仅对于一种杂质类型和一种金属说明了为了形成掺杂剂区域5而进行的杂质到预先限定的区域2中的注入以及为了在掺杂剂区域5或者其他区域6上形成导电层12a、12b、13而进行的金属注入。注意到本发明允许多个杂质注入工艺和多个金属注入工艺的组合。通过多个杂质注入工艺，通过在相应的杂质注入工艺中使用不同的杂质可以形成不同导电类型的掺杂剂区域5。而且，可以以这种方式形成具有相同导电类型但是具有不同杂质水平的掺杂剂区域5。仅仅需要在相应的杂质注入工艺中运用不同的掩膜层。
类似地，在该半导体衬底的不同区域上，多个金属注入工艺的组合是可行的。再一次讲，应当使用适当的掩膜来限定相应的区域。而且，多个注入工艺的组合允许根据各个区域(例如，p型掺杂剂区域5、n型掺杂剂区域5、栅极导电区9、或者另一个导电区6)的状态来为半导体衬底上的每个区域选择具有需要的功函数的金属-硅化物。
在图5中，示出了一个例子，其包括被第一硅化物层12a覆盖的第一导电类型的第一超浅结11，以及掩埋在绝缘区16中的与第一导电类型相反的第二导电类型的第二超浅结17。
可以以本领域技术人员已知的任何方式，包括固相外延再生长，来形成该绝缘区16。而且，可以在单个预非晶化步骤期间形成这种掩埋的结构，同时进行与结和硅化物的形成相对应的多个掺杂和单个热预算。
第二超浅结17由第二硅化物层18覆盖。此外，示出了包括第三硅化物层19的导电区。同样地，在栅极G上可以存在第四硅化物层(未示出)。超浅结11、17中的每一个都是通过如上所述用于特定导电类型的杂质注入工艺形成的。硅化物层12、18、19中的每一个都是通过如上所述用于特定硅化物的金属注入工艺形成的。在第四工艺中的SPER工艺中同时完成结11、17的激活和硅化物层12、18、19的形成。再一次讲，在这些多个注入工艺中可以形成较远的硅化物层12b和单个硅化物层13。较远的硅化物层12b和单个硅化物层13可以相应地包括多个不同的金属硅化物，这些金属硅化物各自由相应的金属注入工艺来限定。
最后，注意到在通过使用As离子的离子束工艺(IB_dopant)来产生具有n型导电性的掺杂剂区域5的情况下，由于As离子束的自我非晶化特性，因此可以省略预非晶化工艺(IB_pre)。在这种情况下，用于注入杂质元素的离子束工艺同时也用作预非晶化工艺(IB_pre)。
权利要求
1.制造半导体器件的方法，包括在半导体衬底(1)上形成金属-硅化物层(12a、12b、13、14、18、19)的步骤，所述半导体衬底(1)包括至少一个掺杂剂区域(5)；所述掺杂剂区域(5)包括一个超浅结区；所述方法包括用于形成所述掺杂剂区域(5)的至少一个杂质注入工艺(IB_dopant)作为第一步骤；所述方法包括用于在所述掺杂剂区域(5)上形成所述金属-硅化物层(12、13、18、19)的至少一个金属注入工艺(IB_metal)作为第二步骤其特征在于所述方法设置成在所述第一和所述第二步骤之后执行低温退火工艺作为第三步骤，其中同时地，激活所述掺杂剂区域(5)和形成所述金属硅化物层(12a、12b、13、14、18、19)。
2.根据权利要求1所述的方法，其中所述方法包括在至少所述掺杂剂区域(5)和所述导电区域(6)上作为所述第一步骤之前的初始工艺而执行的通过离子束(IB_pre)的预非晶化工艺。
3.根据权利要求1或2所述的方法，其中所述至少一个杂质注入工艺(IB_dopant)包括使用第一杂质的第一杂质注入工艺，以产生第一导电类型的结区(11)。
4.根据权利要求3所述的方法，其中所述至少一个杂质注入工艺(IB_dopant)包括使用第二杂质的第二杂质注入工艺，以产生第二导电类型的结区(17)。
5.根据权利要求3所述的方法，其中所述至少一个杂质注入工艺(IB_dopant)包括使用所述第一杂质的第二杂质注入工艺，以产生所述导电类型的、具有不同的杂质水平的进一步的结区。
6.根据权利要求3、4或5所述的方法，其中用于形成所述金属-硅化物层(12、13、14、18、19)的所述至少一个金属注入工艺(IB_metal)包括使用第一掩膜和第一金属的第一金属注入工艺，以在所述第一导电类型的所述结区上产生第一硅化物层(12)。
7.根据权利要求3、4或5所述的方法，其中用于形成所述金属-硅化物层(12、13、14、18、19)的所述至少一个金属注入工艺(IB_metal)包括使用第二掩膜和第二金属的第二金属注入工艺，以在所述第二导电类型的所述结区上产生第二硅化物层(18)。
8.根据权利要求3、4或5所述的方法，其中用于形成所述金属-硅化物层(12、13、14、18、19)的所述至少一个金属注入工艺(IB_metal)包括使用进一步的掩膜和进一步的金属的进一步的金属注入工艺，以在所述导电区(6)或所述栅极导电区(9)上产生进一步的硅化物层(13、14；19、14)。
9.根据前述权利要求中的任何一项所述的方法，其中所述方法在所述第二步骤中包括用于在导电区(6)上形成所述金属-硅化物层(12、13、18、19)的所述至少一个金属注入工艺(IB_metal)。
10.根据前述权利要求中的任何一项所述的方法，其中所述方法在所述第二步骤中包括用于在栅极(G)的栅极导电区(9)上形成所述金属-硅化物层(12、13、18、19)的所述至少一个金属注入工艺(IB_metal)。
11.根据前述权利要求中的任何一项所述的方法，其中所述低退火温度工艺是固相外延再生长工艺。
12.根据前述权利要求中的任何一项所述的方法，其中所述第一、第二、或进一步的金属中的每一个在所述低温退火工艺期间都能够形成金属-di-硅化物。
13.根据前述权利要求中的任何一项所述的方法，其中所述金属硅化物层形成为设置在所述结区(11；17)中并靠近另一个结构元件的金属硅化物层(12a)、或者在所述结区(11；17)中并远离所述其他结构元件的较远的金属硅化物层(12b)、以及所述结区(11；17)外部的所述导电区(6)中的单个金属硅化物层(13)中的至少一个。
14.包括至少一个掺杂剂区域的半导体衬底(1)上的半导体器件，所述掺杂剂区域(5)包括超浅结区，其中所述半导体器件是通过根据前述权利要求中的任何一项所述的金属-硅化物层(12、13、14、18、19)的形成方法来制造的。
全文摘要
在半导体衬底(1)上形成金属－硅化物层(12、13、14、18、19)的方法，该半导体衬底(1)包括至少一个掺杂剂区域(5)；该掺杂剂区域(5)包括超浅结区；该方法包括用于形成掺杂剂区域(5)的至少一个杂质注入工艺(IB_dopant)作为第一步骤；该方法包括用于在掺杂剂区域(5)上形成金属－硅化物层(12、13、18、19)的至少一个金属注入工艺(IB_metal)作为第二步骤，并且该方法包括在第一和第二步骤之后进行低温退火工艺作为第三步骤，其中同时地，激活所述掺杂剂区域(5)和形成金属－硅化物层(12、13、14、18、19)。
文档编号H01L21/28GK1799125SQ200480015369
公开日2006年7月5日 申请日期2004年5月19日 优先权日2003年6月3日
发明者巴尔特-洛米吉·J·帕夫拉克 申请人:皇家飞利浦电子股份有限公司