专利名称：单片集成电容器及其制造方法
技术领域：
本发明一般涉及集成电路技术领域，更具体地，本发明涉及单片集成电容器及该单片集成电容器的制造方法。
背景技术：
具有一定电容值的电容器，其电容值例如可以通过改变电容器上的电压而电子学地改变，这样的电容器有时也称为变抗器、可变电容二极管或可调谐电容器。术语变抗器意味着可变的电抗，但通常用作可变电容的特殊情况。
可调谐电容器原则上可以基于任何二极管或晶体管。已经提出和申请了这些结构的若干变化以改善所感兴趣的特定参数，例如调谐范围，例如见美国专利No.6,738,601、6,420,939、5,914,513、5,220,194和4,490,772。
文献中报道的调谐范围值依赖于应用和技术变化很大。对于基于MOS的器件，对于标准解决方案典型值大约为2，对于使用专用器件和合理控制的电压摆幅典型值大约为4，例如，见J.Maget，M.Tiebout和R.Kraus在IEEE Journal of，Vol.37，Issue 7，July2002，pp.953-958发表的Influence of novel MOS varactors on theperformance of a fully Integrated UMTS VCO in standard 0.25umCMOS Technology。基于pn结二极管的器件一般具有较好的性能但是调谐范围依然限制在约2-10，例如见网页http://www.infineon.com/cmc_upload/documents/009/313/bby53series.pdf，该网页在2004年11月30日可访问。
因为各种原因，例如，为在不同信道间切换，为结合不同的射频标准，以及为选择传播条件，执行调谐以改变频率。
在普通射频应用中，接收机输入侧的射频(RF)信号与本地的振荡器(LO)信号混合以获得中频(IF)信号。该信号通常是差频，但也可以是和频，取决于射频结构是下变换还是上变换类型。后者类型具有这样的优点，即图像频率更远离中频。具有固定电感值的RLC箱的调谐频率与可变电容的平方根的倒数成比例。为处理中频fIF处的频率范围[fRFmin，fRFmax]，下变换需要电容比率Cmax/Cmin＝fLOmax/fLOmin＝(fRFmax-fIF)/(fREmin-fIF)，上变换需要电容比率Cmax/Cmin＝(fRFmax+fIF)/(fRFmin+fIF)。一些情况下高调谐范围是理想的；具有高中频的下转换、具有低中频的下转换和当fRFmax和fRFmin之差大时。在多标准的电话、雷达系统以及无线系统中的新型应用在很多情况需要大的调谐范围。
大的调谐范围不能使用单个器件实现，现今使用电路设计解决方案获得，其中若干变抗器相连以增加所述范围。
发明内容
本发明的一个目的是提供一种具有可变电容的单片集成电容器，和上述现有技术电容器相比，其可调谐范围更大。
本发明的另一个目的是提供这样一种电容器，其具有改善的性能，并且有效、可靠、成本低并易于制造和集成。
在该方面本发明的一个特殊目的是提供这样一种电容器，其具有高品质因子和低寄生电容。
本发明的另一个目的是一种制造单片集成电容器的方法，该电容器满足上述任何目的。
根据本发明的这些目的可以通过所附权利要求中要求的单片集成电容器和方法获得。
根据本发明的第一方面，提供一种具有可变电容的单片集成电容器，包括掺杂为第一掺杂类型的第一半导体区结构、掺杂为第二掺杂类型的第二半导体区结构、与第一半导体区结构相连的第一电极、与第二半导体区结构相连的第二电极。第二半导体区结构与第一半导体区结构接触，并至少横向地安置在第一半导体区结构的两个相对侧上，第一和第二半导体区结构的边界相对于具有横向法线的平面是倾斜的。优选地，第二半导体区结构横向地部分或完全环绕第一半导体区结构。它也可以在第一半导体区结构之下存在。
优选地，第一和第二半导体区结构之间的边界基本是平的，并可相对于具有横向法线的平面成约5°到25°的角。
优选地，第一和第二半导体区结构之间的所有边界相对具有横向法线的平面是倾斜的。第一半导体区结构从上面看基本上是圆形、椭圆形、方形、矩形或细长形的。
根据本发明的第二方面提供形成上述电容器的方法。
一个实施例中第一半导体区结构由以下步骤形成(i)优选地通过干法刻蚀(例如反应离子刻蚀)在衬底中制备具有至少一个倾斜壁的开口，(ii)用半导体材料填充该开口，以及(iii)平整化在该开口中填充的半导体材料的上表面。该第一半导体区结构可以在淀积过程中原位掺杂，或者可以在淀积之后离子注入。第二半导体区结构通过在用半导体材料填充形成的开口之前将开口的侧壁和底部掺杂为第二掺杂类型而形成。掺杂优选通过倾斜离子注入进行。
通过本发明可以实现具有特别大的调谐范围的单片集成电容器。和当今现有技术电容器2-10的因子相比，例如可以实现20-60的调谐范围。本发明的极高调谐范围的电容器在需要大的调谐能力的新型应用中对于电压控制的振荡器极为有用。通过避免采用若干变抗器的复杂电路设计解决方案，可以获得更高的操作频率。电压灵敏度也特别高，使变抗器能在未来的尺度缩小的低电源电压技术中工作。
从下面给出的本发明的优选实施例的详细描述中本发明的其他特点和其优势将得以体现，附图1-12仅起示意作用，不限制本发明。
图1a是根据本发明的优选实施例的单片集成电容器的高度放大的剖面图，图1b-g是根据本发明的各种实施例的图1a的单片集成电容器的示意性示例布局。
图2是用于模拟本发明的可调谐电容器性能的单片集成电容器的部分的放大剖面图。
图3示出了图2中所示的电容器的部分在三个不同偏压下的空穴浓度分布的三个图示从左到右为0V、3V和6V。
图4a-b分别示出了对于不同的侧壁斜率/沟槽深度，图2中所示的电容器的圆形和方形布局的电容和阴极电压的关系图。
图5a-b分别示出了对于不同的侧壁斜率/沟槽深度，图2中所示的电容器的圆形和方形布局的Q值和阴极电压的关系图。
图6-12是根据本发明的单片集成电容器的制造过程中半导体结构的部分的高度放大的剖面图。
具体实施例方式
参考图1描述根据本发明的优选实施例的具有可变电容的单片集成电容器的第一实施例。
该电容器包括衬底12(优选地掺杂为P-)顶上的第一掺杂类型(优选地为N+)的半导体区11。与第一掺杂类型相反的第二掺杂类型的(优选地为P)的另一个半导体区13设置在第一掺杂类型的半导体区11的开口中。
第二掺杂类型的半导体区13与第一掺杂类型的半导体区11物理接触，并横向地至少部分环绕半导体区11。而且，半导体区11位于半导体区13之下。这样，半导体区11、13之间的边界14构成了该电容器的pn结。另外，提供电极15、16用于相应半导体区11、13的连接。
根据本发明，半导体区11、13之间的边界14相对于具有横向法线18的平面17是倾斜的。优选地，周围的半导体区11在侧向平面完全环绕放置在中心的半导体区。
半导体区11、13之间的边界优选基本是平的，但或者可以是弯曲的。该边界可以相对于具有横向法线18的平面17定义大小为约5°到约25°的角度α。
图1b-g示出了根据本发明的各种实施例的图1a的单片集成电容器的示意性示例布局。实线表示位于中心的半导体区13在半导体表面处的布局，虚线表示位于中心的半导体区13在其底部的布局。
如图1b-1e所示，半导体区13从上面看分别具有基本是圆形、椭圆形、方形和矩形的形状。半导体区11、13之间的所有边界都相对于具有横向法线18的平面17是倾斜的。
图1f示出了一个实施例，其中半导体区13是窄而细长的，具有相对于具有横向法线18的平面17倾斜一角度的较长的侧壁。较短的侧壁基本是垂直的。
最后，图1g示出了一个实施例，其中半导体区13是方形的，仅有一个侧壁是倾斜的。半导体区13的所有其它侧壁基本都是垂直的。
周围的半导体区11从上面看可具有基本环形的形状。
可变电容操作通过耗尽层边界实现，该耗尽层边界在图1a中以参考数字19表示，依赖于电容器上所施加的电压该耗尽层边界可以在位于中心的半导体区13中移动。由于该电容器的形状，耗尽层边界19在半导体区13的上部中水平移动，在半导体区13的下部中垂直移动，如箭头20a-b所示。
当该电容器不止一个侧壁倾斜时，耗尽层边界在三个维度移动。该版本中，电容器可以说是结合了两个或更多的耗尽层相互作用的反偏的pn结。对于相对小的电压摆幅可以获得全耗尽。
对于给定的电压摆幅，本发明的电容器提供更大的电容变化，类似于位于中心的半导体区13的掺杂减少将怎样影响电容变化，但不降低品质因子。
本发明电容器可以使用常规工艺装备在沟槽中实现，这在本说明的后面有详细描述。
还应当理解掺杂类型可以颠倒，从而位于中心的半导体区13掺杂为N，而周围的半导体区11掺杂为P+。
还应当指出本发明的电容器可以在绝缘体结构上形成，例如SOI衬底的绝缘结构，其中位于中心的半导体区13向下到达或进入该绝缘结构，使得周围的半导体区11不在位于中心的半导体区13之下。
还应当指出本发明的电容器可以包括两个(或更多)的例如掺杂为N+的半导体区，这些区域与例如掺杂为P的位于中心的半导体区接触放置，并至少横向设置在该位于中心的半导体区的两个相对侧上。这样，本发明可以概括成第一掺杂类型(例如N+)的半导体区结构与相反掺杂类型(例如P)的半导体区结构接触，并至少横向地安置在该半导体区结构的两个相对侧上，其中第一和第二半导体区结构之间的边界相对于具有横向法线的平面是倾斜的。然而优选地，第一掺杂类型的半导体区结构横向地部分或完全环绕相反掺杂类型的半导体区结构放置。
还应当指出本发明的不同实施例的特性可以以多种方式组合以用于其它本发明的实施例。
图2是在模拟本发明的可调谐电容器的性能中使用的单片集成电容器的部分的放大的剖面图。对于模拟，仅需要一半的结构，假设结构是对称的。注意该实施例缺少水平的底面。位于中心的半导体区的掺杂浓度的范围为1014-1018cm-3，周围的半导体区的掺杂浓度为1019-1021cm-3。
研究了两种布局圆形的和延伸的直线形状。在前面一种布局中，位于中心的半导体区具有锥形的大致形状，而在后一种布局中，位于中心的半导体区的形状大致为长直线形V凹槽或沟槽。
图3示出了图2示出的电容器的部分在三个不同偏压下的空穴浓度分布的三个图示从左到右电压为0V、3V和6V，边界以箭头标出。
图4a-b分别示出了对于不同的侧壁斜率/沟槽深度，图2示出的电容器的圆形和方形布局的电容和阴极电压的关系。图5a-b分别示出了对于不同的侧壁斜率/沟槽深度，图2示出的电容器的圆形和方形布局在1Ghz频率下的Q值和阴极电压的关系。假定pn结各侧掺杂水平固定。
侧壁相对于垂直面倾斜的范围为6.7°-21.8°。通过改变沟槽深度而保持半导体表面处的宽度不变可以获得不同的角度。
从图4a-b和5a-b可以得出对于几伏特的小电压摆幅，可以获得高调谐范围，即约10-50的范围而保持可接受的Q值，即Q值高于60。
而且，已知和突变结相比超突变结改善变容二极管。很明显这些超突变结可以用在本发明中，源于掺杂分布的改善将增加源于几何结构的改善。
下面参考图6-12描述上述类型的单片集成可调谐电容器的制造方法。
该电容器可以与硅CMOS、BiCMOS或双极工艺流程集成为一个模块，它一般在工艺流程中较早地插入；对于CMOS工艺它可以构成前面的步骤，在BiCMOS/双极工艺中该模块可以在子集电极形成和外延淀积之后，可能在绝缘模块之前插入。
提供p-型掺杂的单晶硅晶片衬底61，其顶上形成薄的氧化物层62和薄的氮化物层63。氧化物层62厚度为10-20nm，而氮化物层厚度为50-200nm。淀积并图形化光掩模64以形成定义电容器结构的开口65。所得的结构如图6所示。开65从上面看可以是圆形的，其可以是矩形的，并延伸到图6的平面内，或其可以具有其它布局。参考图1b-g。
接着使用干法刻蚀(例如反应离子刻蚀)，形成穿过薄氧化物层62和氮化物层63到达衬底61内的具有倾斜壁72的开口71。通过调整刻蚀参数，可以精确控制开口的深度和倾斜侧壁的角度。在图形化的光掩模64仍然保留在晶片上的情况下，用倾斜离子注入用来掺杂该结构的侧壁和底部使其为n+。一般地，对晶片进行注入四次，每次注入之间旋转90°。向开口71的左手侧的注入如图7中的箭头72所示，而向开口71的右手边侧的注入如图8中的箭头81所示。因此，在开口71的侧壁和底部形成n+掺杂区82。
去除光掩模64，对该结构执行短的热处理以驱动和激活注入的杂质以及恢复衬底材料的晶体质量。热处理一般以氧化环境开始，以为掺杂剂制备氧化物帽层。
去除帽层之后，在该结构上外延淀积硅。硅将在开口71中外延生长，同时将在氮化层63顶上形成多晶硅。硅优选地是原位p-掺杂的，但可以使用额外的离子注入形成该p-掺杂。
使用化学机械抛光(CMP)或反应离子刻蚀(RIE)平整化外延淀积的硅，该结构表面上的所有多晶硅都被去除，仅留下开口71中的单晶硅区域91。氮化物层63是必要的，其作为使用CMP时的机械停止层或使用RIE时的刻蚀停止层。所得的结构如图9所示。
通过刻蚀，优选通过对硅和氧化硅都具有高选择性的湿法蚀刻，来去除氮化层63。如图10所示图形化n+注入掩模101，以使得能够形成接触。通过注入掩模101执行砷或磷的离子注入，如箭头102所示。从而，形成n+掺杂接触区103。注入掩模101是对准的，从而在开口71的侧壁和底部形成的n+掺杂区82与n+掺杂接触区103接触，这可以在图10中看出。然后，去除注入掩模101。
类似地，如图11所示图形化p+注入掩模111，以使得能够形成与p-掺杂的多晶硅91的接触。通过注入掩模111执行硼的离子注入，如箭头112所示。由此，形成p+掺杂的接触区113。然后，去除注入掩模111。
需要强调，对于大多数工艺流程，在基线流程中有适当的工艺步骤可使用，它们可以用来接触该结构。n+和p+接触112和113例如可以分别和NMOS和PMOS晶体管的源/漏注入同时形成。
最后，在该结构的表面上形成钝化氧化物层121。穿过该钝化层121到达n+和p+接触112和113形成金属接触122、123，并形成金属化的图形124。
应当理解例如在使用掩埋的集电极层和集电极栓结构的BiCMOS工艺中，上述方法可以修改，使得n+接触112不和n+掺杂区82的侧壁部分接触，而是和其分离。除此之外，从n+接触112到n+掺杂区82的电连接通过n+掺杂栓结构和n+掺杂的掩埋区形成。
权利要求
1.一种具有可变电容的单片集成电容器，包括-掺杂成第一掺杂类型(p)的第一半导体区结构(13；91)，-掺杂成第二掺杂类型(n+)的第二半导体区结构(11；82)，其与所述第一半导体区结构接触，并至少横向地设置在所述第一半导体区结构的两个相对侧上，所述第二掺杂类型与所述第一掺杂类型相反，-与所述第一半导体区结构相连的所述电容器的第一电极(16)，以及-与所述第二半导体区结构相连的所述电容器的第二电极(15)，其特征在于-所述第一和第二半导体区结构之间的边界(14)相对于具有横向法线(18)的平面(17)是倾斜的。
2.权利要求1所述的电容器，其中所述第一和第二半导体区结构之间的所述边界是基本平的。
3.权利要求1所述的电容器，其中所述第一和第二半导体区结构之间的所述边界相对于具有横向法线的所述平面定义大小为约5°到约25°的角度(α)。
4.权利要求1所述的电容器，其中所述第二半导体区结构在侧向平面部分或完全环绕所述第一半导体区。
5.权利要求1所述的电容器，其中所述第一和第二半导体区结构之间的所有边界相对于具有横向法线的平面是倾斜的。
6.权利要求1所述的电容器，其中所述第一半导体区结构从上面看具有基本圆形、椭圆形、方形、矩形或细长形的形状。
7.权利要求1所述的电容器，其中所述第二半导体区结构从上面看基本是环形的。
8.权利要求1所述的电容器，其中取决于所述电容器上施加的电压，耗尽层边界(19)可在所述第一半导体区结构中移动，由此获得所述可变的电容。
9.权利要求8所述的电容器，其中所述耗尽层边界可在所述第一半导体区结构的下部水平移动(20a)，并且可在所述第一半导体区结构的上部垂直移动(20b)。
10.权利要求8所述的电容器，其中所述耗尽层边界可在所述第一半导体区结构中三维地移动。
11.一种制造具有可变电容的单片集成电容器的方法，包括以下步骤-形成掺杂成第一掺杂类型(p)的第一半导体区结构(13，91)，-形成掺杂成第二掺杂类型(n+)的第二半导体区结构(11，82)，该第二半导体区结构与所述第一半导体区结构接触，并至少横向地设置在所述第一半导体区结构的两个相对侧上，所述第二掺杂类型与所述第一掺杂类型相反，-形成与所述第一半导体区结构相连的所述电容器的第一电极(16)，以及-形成与所述第二半导体区结构相连的所述电容器的第二电极(15)，其特征在于-所述第一和第二半导体区结构形成为使得它们之间的边界(14)相对于具有横向法线(18)的平面(17)是倾斜的。
12.权利要求11所述的方法，其中所述第二半导体区结构在侧向平面部分或完全环绕所述第一半导体区结构。
13.权利要求11所述的方法，其中所述形成所述第一半导体区结构(91)的步骤包括以下步骤-优选通过诸如反应离子刻蚀的干法刻蚀在衬底中形成具有至少一个倾斜壁的开口(71)，-用半导体材料填充所述形成的开口，以及-平整化所述开口中填充的所述半导体材料的上表面。
14.权利要求13所述的方法，其中所述形成所述第二半导体区结构的步骤包括以下步骤-在用所述半导体材料填充所述形成的开口之前，将所述形成的开口的侧壁和底部掺杂为所述第二掺杂类型，通过倾斜离子注入执行所述掺杂。
15.权利要求11所述的方法，其中所述第一半导体区结构从上面看形成为具有基本圆形、椭圆形、方形、矩形或细长形的形状。
全文摘要
具有可变电容的单片集成电容器，包括第一掺杂类型(p)的第一半导体区结构(13；91)、与第一掺杂类型相反的第二掺杂类型(n+)的第二半导体区结构(11；82)、与第一半导体区结构相连的电容器的第一电极(16)、以及与第二半导体区结构相连的电容器的第二电极(15)。第二半导体区结构与所述第一半导体区结构接触，并至少横向地设置在所述第一半导体区结构的两个相对侧上，第一和第二半导体区结构之间的边界(14)(优选地是平的边界)相对于具有横向法线(18)的平面(17)是倾斜的。优选地，第二半导体区结构在侧向平面部分或完全环绕所述第一半导体区结构。
文档编号H01L21/329GK1815758SQ20051013172
公开日2006年8月9日 申请日期2005年12月13日 优先权日2004年12月13日
发明者T·阿恩博尔格, T·约翰松 申请人:因芬尼昂技术股份公司