专利名称：用于SiGe RF－BiCMOS技术的集成SiCr金属薄膜电阻器的制作方法
技术领域：
本发明大体上涉及半导体器件。更具体地，本发明涉及用于SiGeRF-BiCMOS(射频双极型互补金属氧化物半导体)技术的集成SiCr金属薄膜电阻器的形成。
背景技术：
无线通信的出现以及毫米波方式的相应高频使用的开始成长，不但对于增强性能而且对于同时减小封装和模块尺寸已经带来了新的需求。这些需求要求针对高频应用的高集成封装和模块。
诸如薄膜电阻器之类的集成无源元件的使用显著地减小了高频时的表面安装寄生效应，增加了封装密度，并且改善了可制造性。这驱动了对于无线应用的系统级集成所需的无源元件的RF和模拟性能中的改进的需要。
与注入的硅或多晶硅电阻器相比，未来技术要求具有高精度电阻率、低TCR(电阻温度系数)、高线性、低噪声、以及改进匹配的集成RF薄膜电阻器。然而，通常用于产生集成金属薄膜电阻器的材料，例如TaN、NiCr和TaSi具有显著的缺点它们的薄膜电阻值局限于小于150-200ohms/square。
发明内容
本发明提出了一种用于SiGe RF BiCMOS技术的集成SiCr金属薄膜电阻器。集成SiCr薄膜电阻器的使用增加了封装密度，并且减小了由表面安装结构所导致的高频处的寄生效应。根据本发明，SiCr薄膜电阻器的薄膜电阻可以通过选择性地控制SiCr沉积条件，以小于2％的均匀度在约400-2500ohms/square的较宽范围内变化。此外，根据本发明形成的SiCr薄膜电阻器分别具有小于约100ppm/℃和-0.9ppm/℃2的线性TCR系数和二次TCR系数。
本发明的第一方面涉及一种用于形成SiCr金属薄膜电阻器的方法，包括在电介质衬底的平面化表面上沉积SiCr膜；对SiCr膜进行退火；在SiCr膜上涂光致抗蚀剂；使用单独的掩模使光致抗蚀剂形成图案以限定SiCr薄膜电阻器；以及对SiCr膜进行刻蚀以形成SiCr金属薄膜电阻器；其中选择性地控制针对SiCr膜的沉积和退火条件以提供大于约400ohms/square的薄膜电阻。
本发明的第二方面涉及一种半导体结构，包括具有大于约400ohms/square的薄膜电阻的SiCr金属薄膜电阻器。
本发明的第三方面涉及一种用于形成SiCr金属薄膜电阻器的方法，包括在电介质衬底的平面化表面上沉积SiCr膜；对SiCr膜进行退火；在SiCr膜上涂光致抗蚀剂；使用单独的掩模使光致抗蚀剂形成图案以限定SiCr薄膜电阻器；以及对SiCr膜进行刻蚀以形成SiCr金属薄膜电阻器；其中选择性地控制针对SiCr膜的沉积和退火条件以提供大于约400-2500ohms/square的薄膜电阻、分别小于约100ppm/℃和-0.9ppm/℃2的电子温度系数(TCR)的线性和二次系数、以及在约3588-13000μΩ-cm范围内的电阻率。
根据以下结合附图对本发明各个方面的详细描述，本发明的这些和其他特征将更加易于理解，其中图1是根据本发明实施例生产的SiCr薄膜电阻器的SEM(扫描电子显微镜)剖面图。
图2至图8示出了根据本发明实施例的用于形成SiCr薄膜电阻器的工艺。
图9和图10示出了在不同退火条件下SiCr膜的薄膜电阻。
图11示出了SiCr薄膜沉积时氩气流的影响。
图12示出了SiCr薄膜电阻作为沉积RF功率的函数。
图13示出了SiCr薄膜电阻作为厚度倒数的函数。
图14示出了根据本发明制作的各种SiCr薄膜电阻器的测量电阻。
图15示出了TCR的TC1和TC2系数作为退火的函数。
图16示出了SiCr和多晶硅电阻器的归一化TCR作为温度的函数。
图17示出了SiCr和多晶硅电阻器的归一化电阻作为偏压的函数。
应该注意的是，附图仅是示意性的代表，并非倾向于描绘本发明的特定参数。附图仅倾向于描绘本发明的典型方面，因此不应该将其理解为限制本发明的范围。
具体实施例方式
参考图1，示出了根据本发明实施例生产的SiCr金属薄膜电阻器10的SEM(扫描电子显微镜)剖面图。例如，在包括二氧化硅(SiO2)的高密度平面化电介质衬底12上形成SiCr薄膜电阻器10。SiCr薄膜电阻器10经由通孔16与上部金属级14直接相连。
参考图2至图8，示出了根据本发明实施例的用于形成SiCr薄膜电阻器10的方法。
在图2中，示出了包括通过通孔16互连的多个金属层14(例如，M2、M3)的高密度电介质衬底12。使用传统的光刻技术形成金属层14和通孔16。例如，可以使用高密度等离子体(HDP)化学气相沉积(CVD)工艺形成电介质衬底12。例如，还可以使用包括等离子体增强正硅酸乙酯(PETEOS)和选择性区域化学气相沉积(SACVD)的其他合适技术。
在沉积SiCr膜之前对电介质衬底12进行平面化(图3)。例如，可以使用公知的CMP(化学机械抛光)技术来提供平面化。随后，在电介质衬底12的平面化表面20上沉积SiCr膜18。因为在电介质衬底12的平面化表面20上沉积SiCr，改进了随后步骤中的SiCr RIE(反应离子刻蚀)工艺窗口。
使用氩气/氧气气体中的SiCr靶21(如虚线所示)的PVD(物理气相沉积)在电介质衬底12的平面化表面20上沉积SiCr膜18。为了获得高电阻率和低TCR，在靶21中使用高Si含量的Cr，例如72wt％的Si和28wt％的Cr。SiCr膜18的沉积速率可以取决于沉积期间使用的RF功率、气流和腔室压力而变化。SiCr膜18的厚度可以变化以达到SiCr膜18所需的薄膜电阻值。然后，在380-500℃的范围内执行沉积后退火。
接下来，如图4所示，使用单独的掩模步骤以限定SiCr薄膜电阻器。这提供了优于典型地用于制造集成金属薄膜电阻器的其他材料的优点，所述其他材料包括TaN、NiCr和TaSi，这些材料需要多于一个的掩模级。将光致抗蚀剂层22涂到SiCr膜18上，并且使用单独掩模23(如虚线所示)使其形成图案。例如，可以使用旋涂或其他合适的技术来涂敷光致抗蚀剂22。所得到的结构如图4所示。
然后，使用Cl2/BCl3/SF6的混合化学物质来执行SiCr薄膜18的等离子体干法刻蚀，以形成SiCr薄膜电阻器10。还可以使用例如包括CF4/CHF3的其他合适的刻蚀剂化学物质。在剥离光致抗蚀剂22之后所得到的结构如图5所示。根据本发明，可以通过选择性地控制SiCr沉积条件，SiCr薄膜电阻器10的薄膜电阻以小于2％的均匀度在约400-2500ohms/square的较宽范围内变化。此外，根据本发明形成的SiCr薄膜电阻器10分别具有小于约100ppm/℃和-0.9ppm/℃2的线性TCR系数和二次TCR系数。
如图6所示，然后在电介质衬底12的平面化表面20和SiCr薄膜电阻器10上沉积附加的电介质层24(例如，使用HDP-CVD工艺)。然后，使用公知技术对电介质层24进行平面化，并且使其形成图案。随后，如图7和图8所示，按照公知方式形成金属插头16，以便将SiCr薄膜电阻器10与随后形成的顶部金属互连14相连。
示例执行SiCr沉积的DOE(实验设计)。DOE的目的是为了理解针对SiCr沉积和退火的工艺条件，以便建立可制造的工艺。根据需要，改变SiCr膜的厚度以达到所需的薄膜电阻。DOD包括诸如RF功率、气流、沉积压力及随后的各种退火温度之类的各种SiCr沉积工艺参数。表1列出了SiCr沉积DOE的工艺窗口，以及每一个工艺参数如何影响SiCr膜的沉积。发现需要低功率、低压力和适当的Ar/O比以维持稳定的SiCr沉积工艺。
表1
图9和图10示出了SiCr膜的薄膜电阻(Rs)数据沉积时和以不同的温度进行退火之后。针对这两个工艺，Rs随退火温度而变化。该改变表示通过热退火推进了SiCr的结晶化。该结果证明了沉积时的SiCr膜是复合的无定形/结晶。热退火温度改变了电阻，并因此适用于集成无源结构中。针对未采用束晕发生器(Halo Generator)沉积的SiCr膜，电阻率在5000-13000μΩ-cm的范围内变化。
发现需要低功率、低压力和适当的Ar/O流量比以维持稳定的SiCr沉积工艺窗口。尽管用于氧气流速率的工艺窗口较窄，氧气含量仍是实现具有较低TCR值的稳定SiCr沉积的重要参数。高氧气含量将导致转换SiCr膜所需的较高退火温度，这使得电阻率转化更困难。在较高氧气流量或大于10％的较高氧气比例时，SiCr沉积是不稳定的。应该注意的是，Rs随着如图10所示的热退火增加，而随着如图9所示的Rs值减少。这两者之间的差别由低RF功率SiCr沉积工艺中束晕发生器的使用而产生。针对两种SiCr沉积工艺，在退火后，改进了晶片内均匀度。对于束晕发生器，极大地改进了晶片-晶片的SiCr厚度变化，并且将晶片内均匀度从4-5％减小到2％(1 sigma)。确定了束晕发生器的使用以四种方式影响SiCr膜(1)改进SiCr膜均匀度；(2)改进TCR；(3)使沉积工艺稳定；以及(4)改变电阻率。
图11总结了在维持其他SiCr沉积参数不变(SiCr膜在420℃退火60分钟)的同时，氩气流对SiCr薄膜沉积的影响。如图所示，SiCr膜的Rs和厚度随氩气流线性地变化。Rs和厚度之间的相关性作为氩气流的函数表示氩气流不会影响SiCr膜的组成。
图12示出了Rs作为沉积RF功率的函数。当RF功率增加时，SiCr膜的Rs在1000-2000ohms/square的范围内降低。因此，RF功率影响SiCr膜的Rs。该相关性允许在不改变SiCr靶的组成(即，通过改变沉积RF功率)的情况下，制造较宽范围的SiCr薄膜电阻器。
为了确定RF沉积功率对SiCr膜性质影响，改变沉积时间以改变SiCr膜厚度。如图13所示，针对不同RF沉积功率(使用来自束晕发生器沉积的数据)，Rs作为厚度倒数的函数变化。SiCr膜的外推电阻率介于约3588-13000μΩ-cm的范围之间。低RF功率SiCr沉积示出了比高RF功率沉积更高的电阻率。所述数据表示RF功率影响SiCr膜的组成(例如，电阻率)。
图14示出了根据本发明制作的各种SiCr薄膜电阻器的测量电阻(在1.7×4μm2至9.8×400μm2的范围内)。SiCr薄膜电阻器在高达100k欧姆的较宽范围内，作为宽度和长度的函数，表现出较好的线性电阻变化。与注入硅或多晶硅电阻器相比，SiCr薄膜电阻器还表现出较低的TCR值、较高的电阻率和改进的匹配。根据本发明制作的SiCr薄膜电阻器的电学特性描述了比20ppm/V更好的电压线性度以及比100ppm/℃更小的TCR。
如现有技术所公知的，将TCR定义为 TCR给出了关于额定电阻可以随温度变化多少的信息。图15示出了TC1和TC2系数作为退火温度的函数。如可以从图15看出的，随着退火温度的增加，TC1线性地增加，而TC2在所述范围中减小。当将退火温度从400℃增加到450℃时，TC1从400℃时的103ppm/℃改变到450℃时的126ppm/℃，TC2从-0.99改变到-1.04ppm/℃2。因此，退火温度越低，TCR值越好。在约400℃处达到最佳的TCR。Rs也作为退火温度的函数而增加。相信对SiCr膜的电学特性有贡献的因素包括膜氧化和组分。退火处理使膜氧化，并且改变了无定形和结晶的组成。400℃的退火处理将SiCr电阻增加小于4％。SiCr膜相对于温度变化的稳定性是无线应用所需的。
图16作为温度(-50℃至150℃)的函数，将归一化SiCr TCR与多晶硅电阻器进行比较。利用根据本发明、在优化PVD沉积条件下制作的SiCr薄膜电阻器，SiCr膜数据选自于9.8×400μm的SiCr薄膜电阻器。如图16所示，退火温度是用于控制TCR和使SiCr薄膜电阻器稳定的重要因素。SiCr薄膜电阻器具有正的线性系数TC1，而多晶硅电阻器具有负的系数TC1。
图17示出了SiCr和多晶硅电阻器的归一化电阻作为偏压的函数。偏置电压在-10至10V的范围内变化，其中SiCr数据也选自于9.8×400μm的SiCr薄膜电阻器。在表2中总结了电学特性，清楚地示出了根据本发明生产的SiCr薄膜电阻器表现出比多晶硅电阻器改进得多的电学特性。
表2
总之，已经发现本发明可以用于生产具有以下特征的SiCr薄膜电阻器1)400-2500ohms/square的较宽Rs范围以及3588-13000μΩ-cm的较高电阻率范围。
2)较低的TCR值，＜100ppm/℃的TC1和-0.9ppm/℃2的TC2。
3)可以通过控制沉积/退火条件，获得/调节所需的电阻率和TCR。
为了说明和描述的目的，示出了本发明各个方面的前述描述。并不倾向于穷举或限制本发明公开的精确形式，而且明显地，许多修改和变化是可能的。倾向于将对于本领域普通技术人员显而易见的此种修改和变化包括在由所附权利要求所限定的本发明的范围之内。
权利要求
1.一种用于形成SiCr金属薄膜电阻器(10)的方法，包括在电介质衬底(12)的平面化表面上沉积SiCr膜(18)；对SiCr膜进行退火；在SiCr膜上涂光致抗蚀剂(22)；使用单独的掩模(23)使光致抗蚀剂形成图案以限定SiCr薄膜电阻器；以及对SiCr膜进行刻蚀以形成SiCr金属薄膜电阻器(10)；其中，选择性地控制针对SiCr膜的沉积和退火条件，以提供大于约400ohms/square的薄膜电阻。
2.如权利要求1所述的方法，还包括在SiCr金属薄膜电阻器上沉积附加的电介质层(24)；对附加的电介质层的表面进行平面化；以及形成从SiCr金属薄膜电阻器到附加电介质层表面的导电通孔(16)。
3.如权利要求1所述的方法，还包括选择性地控制针对SiCr膜的沉积和退火条件，以提供约400-2500ohms/square范围内的薄膜电阻。
4.如权利要求1所述的方法，还包括选择性地控制针对SiCr膜的沉积和退火条件，以提供分别小于约100ppm/℃和-0.9ppm/℃2的线性和二次系数的电阻温度系数TCR。
5.如权利要求1所述的方法，还包括选择性地控制针对SiCr膜的沉积和退火条件，以提供约3588至13000μΩ-cm范围内的电阻率。
6.如权利要求1所述的方法，其中，沉积条件包括沉积期间的沉积功率、腔压力和气流。
7.如权利要求1所述的方法，其中，退火条件包括退火温度。
8.如权利要求1所述的方法，还包括选择性地控制沉积条件以改变SiCr膜的厚度。
9.如权利要求1所述的方法，其中，使用氩气/氧气气体中的SiCr靶(21)在电介质衬底的平面化表面上沉积SiCr膜，其中SiCr靶包括约72wt％的Si和28wt％的Cr。
10.一种半导体结构，包括具有大于约400ohms/square的薄膜电阻的SiCr金属薄膜电阻器(10)。
11.如权利要求10所述的半导体结构，其中，SiCr金属薄膜电阻器具有分别小于约100ppm/℃和-0.9ppm/℃2的线性和二次系数的电阻温度系数TCR。
12.如权利要求10所述的半导体结构，其中，SiCr金属薄膜电阻器具有约400-2500ohms/square范围内的薄膜电阻。
13.如权利要求10所述的半导体结构，其中，SiCr金属薄膜电阻器具有约3588至13000μΩ-cm范围内的电阻率。
14.一种用于形成SiCr金属薄膜电阻器(10)的方法，包括在电介质衬底(12)的平面化表面上沉积SiCr膜(18)；对SiCr膜进行退火；在SiCr膜上涂光致抗蚀剂(22)；使用单独的掩模(23)使光致抗蚀剂形成图案以限定SiCr薄膜电阻器；以及对SiCr膜进行刻蚀以形成SiCr金属薄膜电阻器(10)；其中，选择性地控制针对SiCr膜的沉积和退火条件以提供大于约400-2500ohms/square的薄膜电阻、分别小于约100ppm/℃和-0.9ppm/℃2的电子温度系数TCR的线性和二次系数、以及在约3588-13000μΩ-cm范围内的电阻率。
15.如权利要求14所述的方法，其中，沉积条件包括沉积期间的沉积功率、腔压力和气流。
16.如权利要求14所述的方法，其中，退火条件包括退火温度。
17.如权利要求14所述的方法，还包括选择性地控制沉积条件以改变SiCr膜的厚度。
18.如权利要求14所述的方法，其中，使用氩气/氧气气体中的SiCr靶(21)在电介质衬底的平面化表面上沉积SiCr膜，其中SiCr靶包括约72wt％的Si和28wt％的Cr。
全文摘要
本发明提出了一种用于SiGe RF BiCMOS技术的集成SiCr金属薄膜电阻器(10)。集成SiCr薄膜电阻器(10)的使用增加了封装密度，并且减小了由表面安装结构所导致的高频处的寄生效应。根据本发明，通过选择性地控制SiCr沉积条件，SiCr薄膜电阻器的薄膜电阻(Rs)可以以小于2％的均匀度在约400－2500ohms/square的较宽范围内变化。此外，根据本发明形成的SiCr薄膜电阻器分别具有小于约100ppm/℃和－0.9ppm/℃
文档编号H01L21/02GK101027752SQ200580032708
公开日2007年8月29日 申请日期2005年9月22日 优先权日2004年9月28日
发明者红江·孙, 卡曼·鲁, 佩吉·麦克唐纳, 南希·E·贝尔, 塔伊尔·纳什瓦特 申请人:皇家飞利浦电子股份有限公司