专利名称：用于半导体器件的金属线及其制造方法
技术领域：
本发明涉及一种用于半导体器件的铜线，更具体地，涉及一种用于半导体器件的金属线及其制造方法，其中用作铜线的防扩散层的阻挡金属使用CVD TiSiN来形成。
背景技术：
随着半导体器件的尺寸近来已减小，用于半导体器件的金属线的线宽和厚度也已减小。为了应对半导体器件的线宽和厚度的减小，铝(Al)已被广泛用作用于金属线的材料。
然而，因为Al具有相对高的电阻率，已公知Al不是用于超大规模集成电路(ULSI)和巨大规模集成电路(GSI)中的线的合适金属。
因此，近来具有低电阻率和良好电迁移的铜(Cu)已作为Al金属线的替换材料而得到广泛研究。
然而，当使用铜时，干蚀刻不能容易地执行，铜相对于氧化硅层(SiO2)的粘附特性不好，且铜的热力学稳定性和抗腐蚀性低。
此外，铜在硅(Si)和SiO2中迅速扩散并通过在Si中形成深施主能级而在pn-结中生成漏泄电流，造成半导体器件的故障。因此，需要防扩散层来有效地防止Cu的扩散。特别是，当铜被用于ULSI中的金属线时，该线的电阻必须被最小化并且防扩散层的厚度必须小于100埃。因此，即使当防扩散层的厚度是薄的时，研究防扩散层以发现控制铜扩散的有效途径也是必要的。
为了起到稳定的防扩散层的作用，为防止铜的扩散，阻挡金属必须在厚度上大于50埃。
当阻挡金属通过溅射法或物理汽相沉积(PVD)法被沉积时，阻挡金属必须以大于100埃的厚度被沉积，以在通路的侧壁上实现大于50埃的厚度。然而，当阻挡金属在尺寸小于65nm的半导体结构中通过溅射来沉积到大于100埃的厚度时，悬空(overhang)不可避免地产生在通路或沟槽的上部。因此，与铜集成时可发生例如空隙的问题。
结果，使用溅射法的阻挡金属形成被限制于尺寸为65nm或更大的半导体器件结构。
近来，为了解决以上提到的问题，一种使用原子层沉积(ALD)和化学汽相沉积(CVD)的用于阻挡金属层的沉积方法己被积极研究。
与使用PVD方法的沉积相比，己发现使用ALD方法或CVD方法的沉积具有好得多的阶梯覆盖，且由此甚至可以在尺寸小于65nm的通路中沉积薄的和均匀的阻挡金属层。
现在将描述根据现有技术的铜金属线的结构及其制造方法。
在下文中，将参考附图描述根据现有技术的用于半导体器件的金属线以及金属线形成方法。
图1A到1D为根据用于形成金属线的现有技术工艺制造的半导体器件的截面视图。
如图1所示，杂质离子被注入半导体基片1中以形成半导体器件2。
接着，绝缘层3例如氮化物氧化物层、氧化物层或BPSG形成在包括半导体器件2的半导体基片1的整个表面上。
第一光阻剂(photoresist)4被涂覆在绝缘层3上，然后通过曝光和显影工艺来图案化第一光阻剂4而限定接触区。
接着，接触孔5通过使用图案化的第一光阻剂4作为掩模来选择性地移除绝缘层3而形成。
如图1B所示，第一光阻剂4被移除，第二光阻剂6被涂覆在包括接触孔5的半导体基片1的整个表面上，然后第二光阻剂6通过曝光和显影工艺而经受图案化。
接着，沟槽7通过使用图案化的第二光阻剂6作为掩模来以预定深度选择性地移除绝缘层3而形成。
沟槽7被形成为具有比接触孔5更宽的宽度。
如图1C所示，其上层压有氮化钛(TiN)和钛(Ti)的阻挡金属层8形成在包括沟槽7和接触孔5的半导体基片1的整个表面上。
阻挡金属层8使用PVD方法来形成，且TiN层和Ti层分别具有150埃的厚度。
然后Cu种子层形成在阻挡金属层8上，并且然后铜薄层9使用电镀方法形成。
如图1D所示，铜薄层9和阻挡金属层8被研磨以暴露绝缘层3的表面，由此在沟槽7和接触孔5中形成铜线9a和阻挡线8a。
现有技术的在半导体器件中形成金属线的方法具有下面的问题。
首先，如以上提到的，因为阻挡金属层使用PVD方法来形成，所以阻挡金属层被不均匀地沉积。
其次，因为阻挡金属层使用PVD方法来形成，所以难以沉积厚度小于100埃的阻挡金属层。因此，其不能用于尺寸小于65nm的半导体器件结构。
发明内容
因此，本发明涉及一种用于半导体器件的金属线及其制造方法，其基本消除了由于相关技术的局限和缺点引起的一个或多个问题。
本发明的一个优点是提供了一种用于半导体器件的金属线及其制造方法，该金属线可被用于使用CVC TiSiN作为用于阻挡金属层的材料的小于65nm深的半导体器件结构。
本发明的另外的优点和特征将在下面的描述中被阐明，并且部分地从该描述而变得明显，或可以从本发明的实践中了解。本发明的这些和其它优点可以通过本书面描述和由此的权利要求以及附图中所特别指出的结构来实现和获得。
为了实现这些和其它优点并根据本发明的目的，如这里所体现和广泛描述的，一种用于半导体器件的金属线，包括半导体基片，在其上形成有半导体器件；绝缘层，其在对应于半导体器件的部分具有接触孔并且形成在半导体基片上；TiSiN阻挡金属层，形成在接触孔中；以及铜线，形成在TiSiN阻挡金属层上。
根据本发明的另一方面，一种用于半导体器件的金属线，包括半导体基片，在其上形成有半导体器件；绝缘层，在对应于半导体器件的部分具有接触孔并且在半导体基片上形成；阻挡金属层，包括在接触孔中形成的TiSiN层和在TiSiN上层压的Ta层；以及铜线，在阻挡金属层上形成。
根据本发明的另一方面，一种制造用于半导体器件的金属线的方法，包括如下步骤在半导体基片上形成半导体器件；通过在半导体基片上沉积绝缘层和选择性地移除该绝缘层来在对应于半导体器件的部分形成接触孔；形成在包括接触孔的半导体基片的整个表面上形成的TiSiN阻挡金属层；在TiSiN阻挡金属层上形成铜层；以及研磨铜层和TiSiN阻挡金属层以暴露绝缘层的表面。
在该方法的上述方面中，形成TiSiN阻挡金属层的步骤可以进一步包括第一步骤，使用四二甲基氨基钛(tetrakis dimethyl amino titanium)(TDMAT)材料来沉积热TiN层；第二步骤，通过在热TiN上执行等离子体工艺来形成CVD氮化钛(TiN)层；以及第三步骤，通过使SiH4气体与CVD TiN层反应来形成CVD TiSiN层。
根据本发明的另一方面，提供了一种制造用于半导体器件的金属线的方法，包括如下步骤在半导体基片上形成半导体器件；通过在半导体基片上沉积绝缘层并选择性地移除该绝缘层而在对应于半导体器件的部分形成接触孔；在包括接触孔的半导体基片的整个表面上形成TiSiN阻挡金属层；在TiSiN层上形成Ta层；在Ta层上形成铜层；以及研磨铜层、TiSiN层和Ta层以暴露绝缘层的表面。
应理解前面的概括描述和下面的详细描述都是示例性的和说明性的，并旨在提供对如权利要求的本发明的进一步说明。
附图被包括以提供对本发明的进一步理解以及被引入并构成本申请的一部分，说明本发明的实施例并连同描述一起用来解释本发明的原理。在所述图中图1A到1D是根据形成铜线的现有技术工艺所制造的半导体器件的截面视图；图2A到2F是根据本发明的一个示例性实施例的利用形成铜线的工艺所制造的半导体器件的截面视图；图3A到3C是曲线图，说明了相对于本发明的一个示例性实施例的阻挡金属层结构的铜扩散的结果，其中图3A是视图，说明了对于现有技术的金属线的结构Cu/Ta/TaN/FSG的结果；图3B是视图，说明了根据本发明的第一实施例的Cu/TiSiN/FSG的金属线的结构；以及图3C是视图，说明了根据本发明的第二实施例的Cu/TiSiN/FSG的金属线的结构；图4A和4B是曲线图，说明了在本发明的一个示例性实施例的阻挡金属层被退火之后铜扩散的结果，其中图4A示出本发明的示例性实施例的阻挡金属层的结构Cu/TiSiN/低k的结果，以及图4B示出现有技术的结构Cu/Ta/TiN/低k的结果；图5A到5C示出本发明的示例性实施例的阻挡金属层和铜粘附的分析特性的结果，其中图5A示出对于现有技术的金属线结构Cu/Ta/TiN的结果，图5B示出对于根据本发明的第一实施例的金属线结构Cu/TiSiN的结果，以及图5C示出对于根据本发明的第二实施例的金属线结构Cu/Ta/TiSiN的结果。
图6A和6D示出分析本发明的示例性的实施例的链电阻的结果，其中图6A示出在现有技术的Ta/TiN结构中不使用穿通(punch-through)工艺的情况，图6B示出在现有技术的Ta/TiN结构中使用穿通工艺的情况，图6C示出在本发明的TiSiN结构中不使用穿通工艺的情况，以及图6D示出在本发明的TiSiN结构中使用穿通工艺的情况。
图7A到7D示出分析本发明的示例性实施例的Kelvin电阻的结果，其中图7A示出对于在现有技术的Ta/TiN结构中不使用穿通工艺情况的结果，图7B示出对于在现有技术的Ta/TiN结构中使用穿通工艺情况的结果，图7C示出对于在本发明的TiSiN结构中不使用穿通工艺情况的结果，以及图7D示出对于在本发明的TiSiN结构中使用穿通工艺情况的结果。
图8A到8D示出分析本发明的示例性实施例的基于阻挡金属层的线宽的电阻分布的结果，其中图8A示出对于根据现有技术的Ta/TiN结构中不使用穿通工艺情况的结果，图8B示出现有技术的Ta/TiN结构中使用穿通工艺情况的结果，图8C示出对于本发明的TiSiN结构中不使用穿通工艺情况的结果，以及图8D示出对于本发明的TiSiN结构中使用穿通工艺情况的结果。
图9A到9C示出分析本发明的示例性的实施例的基于阻挡金属层的温度的漏泄电流的结果，其中图9A示出对于根据本发明的第一实施例的单个TiSiN结构情况的结果，图9B示出对于根据本发明的第二实施例的Ta/TiSiN结构情况的结果，以及图9C示出对于根据现有技术的Ta/TiN结构情况的结果。
具体实施例方式
现在将详细参考本发明的示例性的实施例，其实例在附图中说明。
图2A到2D是根据本发明的一个示例性实施例的利用形成铜线的工艺所制造的半导体器件的截面视图。
如图2A所示，杂质离子注入半导体基片11中以形成半导体器件12。
接着，绝缘层13如氮化物氧化物(nitride oxide)层、氧化物层、FSG或BPSG形成在包括半导体器件12的半导体基片11的整个表面上。
第一光阻剂14被涂覆在绝缘层13上，并且然后接触区通过曝光或显影工艺图案化第一光阻剂14而被限定。
接着，接触孔15通过使用图案化的第一光阻剂14作为掩模来选择性地移除绝缘层13而形成。
如图2B所示，第一光阻剂14被移除，第二光阻剂16被涂覆在包括接触孔15的半导体基片11的整个表面上，并且然后第二光阻剂16通过曝光和显影工艺来经受图案化。
接着，沟槽17通过使用图案化的第二光阻剂16作为掩模来以预定深度选择性地移除绝缘层13而形成。
以此方式，接触以双大马士革结构形成，其中沟槽17具有比接触孔15更宽的宽度。
如图2C所示，氮化钛硅(TiSiN)层18形成在包括沟槽17和接触孔15的半导体基片11的整个表面上。
将详细描述形成TiSiN层18的方法。
首先，热TiN层使用四二甲基氨基钛(TDMAT)材料以约50埃的厚度沉积在半导体基片11之上，然后CVD氮化钛(TiN)层由等离子体工艺形成。因为热TiN层的厚度在等离子体工艺中减小，所以CVD TiN层约为25埃厚。
上述工艺被重复以形成具有约50埃的厚度的CVD TiN层。当然，CVDTiN层可以通过只执行一次该工艺而具有所需的厚度，且CVD氮化物TiN可以通过控制热TiN层的厚度而具有15到100埃，优选地，30到100埃。
接着，通过在半导体基片的温度维持300到400℃(例如约350℃)的条件下使SiH4气体与CVD TiN层发生反应来形成CVD TiSiN层18。
优选地，TiSiN层18的厚度是15到100埃，优选地，30到100埃。
选择性地移除在接触孔15的底部形成的TiSiN层18的穿通工艺通过生成氩等离子体而在TiSiN层18上进行。但是，穿通工艺是可任选的。
如图2D所示，钽(Ta)层19在包括CVD TiSiN层18的半导体基片11的整个表面之上以约15到100埃、优选地，30到100埃的厚度(例如75埃)形成，以形成其中TiSiN层18和Ta层19被层压的阻挡金属层20。穿通工艺还可以用来通过使用氩等离子体而选择性地移除形成在接触孔的底部的Ta层。
可替换地，阻挡金属层20可以是单个TiSiN层，而不形成Ta层19。
如图2E所示，Cu种子层形成在阻挡金属层20上，并且然后Cu薄层21使用电镀方法形成。
如图2F所示，Cu薄层21和阻挡金属层20被研磨以暴露绝缘层13的表面，由此在沟槽20a和接触孔15中形成铜线21a和阻挡线20a。
如上所述形成了一种用于半导体器件的金属线，并且然后测试和比较了根据现有技术和本发明的金属线。这将在以下详细描述。
测试和比较了扩散、粘附、阶梯覆盖以及电阻特性。
热氧化物层以约1,000埃的厚度形成在P型半导体基片上，且其上沉积有FSG或低k电介质材料。接着，为了测试和比较阻挡金属层的特性，用于130nm级的阻挡金属层Ta(150埃)/TaN(150埃)以及本发明的阻挡金属层TiSiN(50埃)和Ta(75埃)/TiSiN(50埃)分别被沉积，然后阻挡金属层的特性被分析如下。
为了检查在阻挡金属层上沉积铜种子的工艺中铜的扩散程度，铜种子被沉积到600埃，然后Cu/阻挡金属通过CMP移除，并且然后保留在FSG中的Cu的量使用VPD方法来定量地分析。在以下退火工艺中用于铜的防扩散层的特性通过AES分析。对于不同的条件，退火工艺在FSG上以350℃、在低k电介质材料上以400℃、500℃和600℃进行30分钟。
以下的表1示出相对于在FSG上形成的现有技术的阻挡金属层Ta(150埃)/TaN(150埃)，以及本发明的阻挡金属层TiSiN(50埃)和Ta(75埃)/TiSiN(50埃)，由VPD测得的铜沉积工艺中Cu的扩散程度。
表1
如表1所示，本发明的阻挡金属层具有好得多的扩散特性。
另外，Cu沉积在FSG上所形成的现有技术的阻挡金属层Ta(150埃)/TaN(150埃)上，以及本发明的阻挡金属层TiSiN(50埃)和Ta(75埃)/TiSiN(50埃)上，在FSG上执行退火工艺，且Cu扩散程度通过AES来分析，可在图3A到3C中看到。
退火工艺在350℃执行30分钟。在本发明的阻挡金属层TiSiN(50埃)和Ta(75埃)/TiSiN(50埃)中，Cu成份在14分钟的溅射时间消失，这是与现有技术的阻挡金属层类似的特性。
图3A是说明对于现有技术的金属线结构Cu/Ta/TaN/FSG的铜扩散结果的视图，图3B是说明对于根据本发明的第一实施例的Cu/TiSiN/FSG的金属线结构的结果的视图，以及图3C是说明对于根据本发明的第二实施例的Cu/TiSiN/FSG的金属线结构的结果的视图。
另外，为了了解相对于现有技术的阻挡金属层Ta/TiN，以及本发明的阻挡金属层TiSiN的低k材料中的Cu扩散程度，退火工艺在400℃、500℃和600℃执行30分钟，可在图4A和4B中看到。
即，图4A示出对于本发明的阻挡金属层的结构Cu/TiSiN/低k的结果，以及图4B示出对于现有技术的结构Cu/Ta/TiN/低k的结果。
如图4所示，可以看出，本发明的TiSiN阻挡金属层的Cu扩散程度响应于温度改变而在低k材料中变得稳定，如在现有技术的情况下。
接着，比较了粘附特性。
阻挡金属层的粘附特性通过带测试(tape test)确定。执行退火工艺之后的粘附特性使用SEM图像和反射率来间接地测量。根据结果，在中心部分和角落部分都未发现Cu剥离。
为了测试根据现有技术和本发明的阻挡金属层以及铜的粘附特性，金属线在350℃退火30分钟，且Cu的表面使用SEM图像来分析，这可在图5A到5C中看到。
图5A示出现有技术的金属线结构Cu/Ta/TiN的结果，图5B示出对于根据本发明的第一实施例的金属线结构Cu/TiSiN的结果。图5C示出对于根据本发明的第二实施例的金属线结构Cu/Ta/TiSiN的结果。
可以看出，与现有技术不同，未在本发明的示例性实施例中发现Cu凝聚。
另外，相对于现有技术和本发明的示例性实施例的阻挡金属层，在退火工艺之前和之后分析了反射率。根据结果，在本发明的示例性实施例的阻挡金属层中，TiSiN和Ta/TiSiN结构的反射率都大于90％。因此，确定未发生Cu凝聚。
本发明的示例性实施例的TiSiN(50埃)通过EELS来分析，以相对于接触孔的底部和侧壁确定阻挡金属层的阶梯覆盖。根据结果，证实Ti和N成份被均匀地沉积在接触孔的底部和侧壁。
另外，相对于根据现有技术和本发明的一个示例性实施例的阻挡金属层分析了链电阻，可在有和无穿通工艺的图6A到6D中看到。
图6A示出与在现有技术的Ta/TiN结构中不使用穿通工艺相关联的结果。图6B示出在现有技术的Ta/TiN结构中使用穿通工艺的结果。图6C示出在本发明的TiSiN结构中不使用穿通工艺的情况。图6D示出在本发明的TiSiN结构中使用穿通工艺的结果。
参考图6A和6B，当穿通工艺用于Ta/TaN结构时，在最小0.18μm CD尺寸的约2(欧姆/链)的链电阻减小到约1.5(欧姆/链)，减少了25％。
参考图6C和6D，当穿通工艺用在本发明的阻挡金属层上时，链电阻可从约2.7(欧姆/链)减小到1.5(欧姆/链)，减少了45％。此外，已证实如果穿通工艺被用于TiSiN结构，则发生在0.18μm CD尺寸的尾部(tail)减小。
而且，相对于图6的结构分析了Kelvin电阻，结果在图7A到7D中示出。
图7A示出与在现有技术的Ta/TiN结构中不使用穿通工艺相关联的结果。图7B示出在现有技术的Ta/TiN结构中使用穿通工艺的结果。图7C示出在本发明的TiSiN结构中不使用穿通工艺的结果。图7D示出在本发明的TiSiN结构中使用穿通工艺的结果。
如在上述的链电阻的情况中，已确定如果穿通工艺用于本发明的阻挡金属层TiSiN，则Kelvin电阻也可以得到减少。
另外，分析了基于图6的结构中的线宽的电阻分布，其可在图8A到8D中看到。
图8A示出与根据现有技术的Ta/TiN结构中不使用穿通工艺相关联的结果。图8B示出现有技术的Ta/TiN结构中使用穿通工艺的结果。图8C示出本发明的TiSiN结构中不使用穿通工艺的结果。图8D示出本发明的TiSiN结构中使用穿通工艺的结果。
已证实，最小电阻分布可在与其它情况不同的本发明的TiSiN结构中使用穿通工艺的情况中看到。
另外，基于相对于图6的结构的温度分析了漏泄电流，可在图9A到9C中看到。
图9A示出对于根据本发明的第一实施例的单个TiSiN结构情况的结果。图9B示出对于根据本发明的第二实施例的Ta/TiSiN结构情况的结果。图9C示出对于根据现有技术的Ta/TiN结构情况的结果。
已确认，根据本发明的第二实施例的结构具有最小漏泄电流。
因此，本发明的用于半导体器件的金属线及其制造方法可以具有下面的优点。
首先，即使TiSiN或Ta/TiSiN被浅形成作为用于本发明中的铜线的防扩散层，金属层也可被形成用于小于65nm深的半导体器件，因为铜扩散、粘附和电阻特性是卓越的。
第二，不需要另外的装置，因为CVD TiSiN可通过在当前用作阻挡金属层的TiN上添加简单的气体递送系统来形成。因此，用于小于65nm深的半导体器件的金属线可以最小成本在用于约90nm深的半导体器件的生产线中被制造。
对于本领域的技术人员将明显的是，可对本发明进行各种改型和变化而不脱离本发明的精神或范围。因此，意味着如果对本发明的修改和变化在所附的权利要求及其等效形式的范围内，本发明覆盖所述修改和变化。
权利要求
1.一种用于半导体器件的金属线，包括半导体基片，在其上形成有半导体器件；绝缘层，在对应于所述半导体器件的部分具有接触孔并且在所述半导体基片上形成；TiSiN阻挡金属层，其在所述接触孔中形成；以及铜线，其在所述TiSiN阻挡金属层上形成。
2.根据权利要求1的金属线，其中所述TiSiN阻挡金属层在除接触孔的底部之外的部分上形成。
3.根据权利要求1的金属线，其中所述TiSiN阻挡金属层具有30到100埃的厚度。
4.根据权利要求1的金属线，其中所述接触孔具有双大马士革结构。
5.一种用于半导体器件的金属线，包括半导体基片，在其上形成有半导体器件；绝缘层，其在对应于所述半导体器件的部分具有接触孔并且在所述半导体基片上形成；阻挡金属层，其包括在所述接触孔中形成的TiSiN层和在所述TiSiN上层压的Ta层；以及铜线，其在所述阻挡金属层上形成。
6.根据权利要求5的金属线，其中所述TiSiN阻挡金属层在除所述接触孔的底部之外的部分上形成。
7.根据权利要求5的金属线，其中所述TiSiN层具有30到100埃的厚度。
8.根据权利要求5的金属线，其中所述Ta层具有30到100埃的厚度。
9.根据权利要求5的金属线，其中所述接触孔具有双大马士革结构。
10.一种制造用于半导体器件的金属线的方法，包括如下步骤在半导体基片上形成半导体器件；通过在所述半导体基片上沉积绝缘层和选择性地移除该绝缘层而在对应于所述半导体器件的部分形成接触孔；在包括所述接触孔的所述半导体基片的整个表面上形成TiSiN阻挡金属层；在所述TiSiN阻挡金属层上形成铜层；以及研磨所述铜层和所述TiSiN阻挡金属层以暴露所述绝缘层的表面。
11.根据权利要求10的方法，进一步包括在所述铜层形成之前通过穿通工艺而将所述TiSiN层从所述接触孔的底部移除的步骤。
12.根据权利要求10的方法，其中所述TiSiN阻挡金属层具有30到100埃的厚度。
13.根据权利要求10的方法，其中所述形成TiSiN阻挡金属层的步骤进一步包括第一步骤，使用四二甲基氨基钛(TDMAT)材料来沉积热TiN层；第二步骤，通过在所述热TiN上执行等离子体工艺而形成CVD氮化钛(TiN)层；以及第三步骤，通过使SiH4气体与所述CVD TiN层反应而形成CVDTiSiN层。
14.根据权利要求13的方法，进一步包括重复所述第一和第二步骤以形成具有所需厚度的CVD TiN层的步骤。
15.根据权利要求13的方法，其中所述第三步骤在所述半导体基片的温度维持在300到400℃的条件下执行。
16.一种制造用于半导体器件的金属线的方法，包括如下步骤在半导体基片上形成半导体器件；通过在所述半导体基片上沉积绝缘层和选择性地移除该绝缘层而在对应于所述半导体器件的部分形成接触孔；在包括所述接触孔的所述半导体基片的整个表面上形成TiSiN阻挡金属层；在所述TiSiN层上形成Ta层；在所述Ta层上形成铜层；以及研磨所述铜层、TiSiN层和Ta层以暴露所述绝缘层的表面。
17.根据权利要求16的方法，进一步包括在所述铜层形成之前通过穿通工艺而将所述Ta层从所述接触孔的底部移除的步骤。
18.根据权利要求16的方法，其中所述TiSiN层和所述Ta层分别具有30到100埃的厚度。
19.根据权利要求16的方法，其中所述形成TiSiN阻挡金属层的步骤进一步包括第一步骤，使用四二甲基氨基钛(TDMAT)材料来沉积热TiN层；第二步骤，通过在所述热TiN上执行等离子体工艺而形成CVD氮化钛(TiN)层；以及第三步骤，通过使SiH4气体与所述CVD TiN层反应而形成CVDTiSiN层。
20.根据权利要求1的金属线，其中所述TiSiN阻挡金属层具有15到100埃的厚度。
21.根据权利要求5的金属线，其中所述TiSiN层和所述Ta层分别具有15到100埃的厚度。
22.根据权利要求10的方法，其中所述TiSiN阻挡金属层具有15到100埃的厚度。
23.根据权利要求16的方法，其中所述TiSiN层和所述Ta层分别具有15到100埃的厚度。
全文摘要
提供了一种金属线及其制造方法，该金属线可通过使用CVD TiSiN形成用于铜线的防扩散层的阻挡金属而用于尺寸小于65nm的半导体器件结构。所述金属线包括半导体基片，在其上形成有半导体器件；绝缘层，在对应于所述半导体器件的部分具有接触孔并且在所述半导体基片上形成；TiSiN阻挡金属层，在所述接触孔中形成；以及铜线，在所述TiSiN阻挡金属层上形成。
文档编号H01L21/70GK1925150SQ20051009752
公开日2007年3月7日 申请日期2005年12月30日 优先权日2005年8月29日
发明者朱星中, 李汉春 申请人:东部亚南半导体株式会社