半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本实用新型涉及半导体器件。
背景技术：
在如LSI器件的半导体器件中，在半导体芯片表面上形成诸如晶体管和各种电子元件的集成电路，因此当其工作时会产生热量。为了避免由于半导体芯片中产生的过度的热量而引起错误和故障，已经开发了用于从半导体器件有效散热的各种热沉(hearsink)结构和散热结构。例如，日本专利申请公开No.2002-158310讲授了一种配备有散热结构的半导体器件，其中与板连接的散热电极通过绝缘树脂(或绝缘层)朝向板散发由半导体芯片的表面产生的热量。在该半导体器件中，半导体芯片的表面区域和侧面区域由绝缘树脂(或绝缘层)覆盖。
另外，日本专利申请公开No.2001-77236讲授了一种配备有散热结构的半导体器件，其中由用作电源的衬垫(pad)所产生的相对大量的热通过薄膜基底的散热图形(对应于布线部分)的方式经由在半导体元件表面形成的下填充(under-fill)材料而被耗散，该散热图形设置在半导体元件表面的周边部分中。在该半导体器件中，布线部分形成在其中形成集成电路的半导体芯片表面的旁边。
制造晶片级芯片尺寸封装(WLCSP)，使得在晶片被切割为大量的单个半导体芯片之前，在半导体芯片表面上形成用于在半导体芯片和板之间建立电连接的布线部分和电极部分，并将其密封在树脂中。在WLCSP中，在预期位置形成布线部分、电极部分和绝缘部分，使得它们并不伸出半导体芯片的侧面区域。这实现了半导体芯片的尺寸降低。
在其中半导体芯片的侧面区域被封入绝缘层中的日本专利申请公开No.2002-158310中所公开的半导体器件以及在日本专利申请公开No.2001-77236中所公开的半导体器件都不适合于WLCSP。
传统上，WLCSP不配备允许有效散发由半导体芯片产生的热的散热结构。所以，为了提高半导体器件的可靠性，强烈要求WLCSP配备有效的散热结构。
由于非常先进的以实现高速处理和电路元件高度集成的关于IC器件和LSI器件的最近的发展，已经开发了实现从半导体器件有效散热的关于芯片和封装的各种类型的结构，并已投入实际使用。
在减小如笔记本电脑和具有数字相机的便携式电话的电子器件的尺寸、厚度和重量上已经获得了很大的进步。至于用于半导体元件的芯片外壳，近来芯片尺寸封装(CSP)代替了常规的双列直插式封装(dual in-line package，DIP)。
例如，将芯片尺寸封装(CSP)设计成使得半导体元件通过金属凸块(metal bump)连接到载体基底，在载体基底的下表面上形成用于将半导体元件附着到印刷电路板上的金属凸块。最近的发展使晶片级芯片尺寸封装(WLCSP)具有金属衬垫，其允许与在其上形成有电子电路的半导体基底的预定表面(或电子电路制造表面)上所形成的外部器件的连接。
另外，已经开发了各种结构以提高在常规芯片尺寸封装中的半导体元件的散热性能。例如，日本专利申请公开No.H10-321775讲授了一种热沉结构，其中附着到与CSP的预定表面相对的平坦表面的导热片与具有多个通道(channel)的金属热沉接触，这些通道与金属热沉板结合以散发由半导体元件产生的热。日本专利申请公开No.H11-67998讲授了一种热沉结构，其中在与CSP的预定表面相对的平坦表面上形成具有实现高度差的不规则区的不规则膜，由此散发由半导体元件产生的热。
在日本专利申请公开No.H10-321775中公开的热沉结构中，金属热沉板附着到与CSP的预定表面相对的平坦表面，由于平坦表面的有限面积，其散热效果也受到限制。
在日本专利申请公开No.H11-67998中公开的热沉结构中，由于在平坦表面上形成的不规则区会引起总面积的增加，因此可以提高散热效果；然而，因为其有限的散热效果，所以仍然存在问题。
常规的WLCSP具有非常窄的表面区域，使得不能提供用于在其上设置标记间隔(marking space)的空间。这在操作者区别半导体元件的方向时引起困难。
传统上，通过两个步骤将半导体芯片安装到板上，即，使用粘合剂实现暂时连接的第一步骤和使用焊料实现固定连接的第二步骤。这使得生产者降低制造半导体芯片的生产周期和降低其生产成本变得非常困难。另外，很难减小生产机器的尺寸，这在降低制造成本上引起瓶颈。由于此原因，已经开发了使用磁性材料将半导体芯片有效安装到板上的各种方法，并将其投入实际使用，例如，这些方法在下面的文献中公开。
日本专利申请公开No.2002-57433；日本专利No.2699938；日本专利申请公开No.H04-113690；以及日本专利申请公开No.H02-134894。
通过使用磁性材料将半导体芯片安装到板上的常规方法将参考图20和21来进行描述。
图35是示出安装方法的第一个例子的横截面图，其中附图标记201表示芯片模块，附图标记202表示在其上安装芯片部件201的布线板。将芯片模块201设计成一对电极端子204附着到其上形成有电子电路的芯片基底203的两侧；永久磁铁205粘附到芯片基底203的底部；在芯片基底203的上表面上形成密封部件206。将布线板202设计成在其上形成有布线图形(未示出)的基底207上的预定位置形成电极图形208；将磁性材料209设置在电极图形208之间。
在将芯片模块201安装到布线板202的过程中，将芯片模块201设置在布线板202的上方以在电极端子204和电极图形208之间建立定位；然后，向下移动芯片模块201而使电极端子204与电极图形208接触，由此可以完成安装过程。这里，芯片模块201的永久磁铁205吸引布线板202的磁性材料209，由此可以按照它们之间预定的定位将芯片模块201牢固地固定到布线板202。
图36是示出安装方法的第二个例子的横截面图，其中附图标记211表示IC芯片，附图标记212表示印刷电路板。这里，在IC芯片211的预定表面211a上形成多个电极衬垫213，并且磁性材料214嵌入IC芯片211的预定表面211a中。在印刷电路板212上形成布线图形215，磁性材料216嵌入印刷电路板212。另外，用于与布线图形215建立电连接的焊料球217贴附在电极衬垫213上。
在将IC芯片211安装到印刷电路板212上的过程中，将焊料球217贴附在IC芯片211的电极衬垫213上；然后，将IC芯片211定位在印刷电路板212之上以在焊料球217和布线图形215之间建立定位；此后，熔化焊料球217使IC芯片211牢固安装在印刷电路板212上。这里，磁性材料214和216均是被磁化的，由此以它们之间预定的定位将IC芯片211固定到印刷电路板212。
上面提到的方法需要定位永久磁铁205和磁性材料209、214和216的工艺以及使磁性材料209、214和216磁化的工艺。这增加了制造工艺的零件数量和数目，随之增加制造成本。当永久磁铁205和磁性材料209、214和216在定位上改变时，就必须重新设计产品，这在设计上会导致额外的成本。
如图35所示，在布线板202上安装芯片模块201之前，必须将永久磁铁205附着到芯片模块201并相应地将磁性材料209附着到布线板202，其中因为永久磁铁205和磁性材料209的提供，产品在总体高度和体积上应该增加了，这引起对降低产品尺寸和减小厚度的不希望的限制。
为了将包括磁性材料214的IC芯片211安装到包括磁性材料216的印刷电路板212上，就必须增加IC芯片211的厚度使其大于磁性材料214的厚度，而且必须增加印刷电路板212的厚度使其大于磁性材料216的厚度。这引起对产品的尺寸减小和厚度降低的不希望的限制。
在WLCSP中，根据薄膜形成技术、光刻技术和蚀刻技术，在硅晶片(或半导体晶片)的表面上以矩阵形式形成集成电路，该晶片经过镜面处理，其中在集成电路上形成凸块和保护绝缘膜；此后，利用划片刀等沿划片线将半导体晶片切割成单个芯片。
在上述制造工艺中，为了以批量单位管理WLCSP，就必须识别半导体晶片。日本专利申请公开No.H02-125412讲授了一种具有条形码的半导体晶片，并将其投入实际使用。
图41是示出具有条形码的半导体晶片的一个例子的透视图，其中划片刀302用于在半导体晶片301的定向平面301a附近的预定区域或在半导体晶片301的周边区域上进行切割，由此形成条状空洞303a、303b，……，所有这些空洞合起来用作条形码303。
为了管理单个的WLCSP产品，在与其中形成有电子电路的封装的预定表面相对的表面上形成用于产品管理的识别码。
图42为示出具有识别码的封装(即WLCSP 304)的一个例子的透视图，其中墨点激光打印机用于在与其上形成有凸块305的WLCSP 4的预定表面相对的背侧表面304a上印刷表示生产编码和特征的识别码306。
图43为示出具有识别码的封装(即WLCSP 307)的另一个例子的透视图，其中激光处理机用于在与其上形成有凸块305的WLCSP 307的预定表面相对的背侧表面307a上形成表示生产编码和特征的不规则区(即识别码308)。
其中使用油墨打印识别码306的WLCSP 304可能遭受各种问题，其中由于各种因素，例如油墨打印的分散、油墨的退化以及墨点激光打印机的电源波动，识别码306在浓度上显示出偏差，并且读起来不清晰。对于识别码306，这引起阅读上的错误、故障和困难。另外，为了打印出识别码306，WLCSP 304需要特别设计的机器，即墨点激光打印机，这很麻烦。
其中使用激光处理机形成识别码308的WLCSP 307可能遭受各种问题，其中由于各种因素，例如不规则区的分散、激光处理机的电源波动，识别码308在浓度上显示出偏差，并且读起来不清晰。对于识别码308，这引起阅读上的错误、故障和困难。另外，为了通过不规则区形成识别码308，WLCSP307需要特别设计的机器，即激光处理机。
由于在尺寸和重量上减小并在性能上高度发展的便携式电话和信息终端的技术进步，要求LSI器件和半导体器件以电路和元件的高集成度和高密度来封装。设计晶片级芯片尺寸封装(WLCSP)以获得高度集成的半导体器件，其中在制造上使晶片处理和封装一体化。
图50为示出密封在WLCSP中的半导体器件的横截面图，其中再布线层(re-wiring layer)477与在半导体芯片453上形成的衬垫电极(未示出)相连；在再布线层477上形成封入在密封树脂473中的金属支柱480；并将例如焊料球的外部端子481附着到金属支柱480的表面。这公开在日本出版的名为“Nikkei Micro Device”，p.p.44-71，1998年8月的期刊中。日本专利申请公开No.2000-216184讲授了适合于半导体器件的第一变型，其中金属支柱嵌入形成在树脂开口内部的屏蔽层中。日本专利申请公开No.2001-244372讲授了适合于半导体器件的第二变型，其中金属支柱具有球状。
然而，上述半导体器件及其第一变型讲授了将其直径大于金属支柱的外部端子附着到“柱状”金属支柱上，其中用于再布线层的支柱基部直径(参见477b)与金属支柱的直径基本相等。这表明支柱基部占有再布线层面积的相对大的比例，由此再布线层就会在用于连线再引出(re-drawing of wires)的面积上受限。由于对于再布线(或连线再引出)的这种相对小的自由度，上述结构在处理LSI器件中外部端子的复杂设置时就存在困难。另外，这限制了外部端子的总密度(即每单位面积的外部端子数量)。
通过对再布线层采用多层结构可以提高对于再布线的自由度。然而，这可能显著增加制造成本，这对于制造者是不利的。
第二变型的优点在于通过形成球状金属支柱，减小了用作端子底部的金属支柱靠近外部端子的表面面积。然而，端子底部的减小引起外部端子连接强度的降低，由此会降低半导体器件的可靠性。另外，“球状”金属支柱可能容易被破坏或容易与半导体芯片分离。
日本专利申请公开No.2001-94000讲授了一种以芯片尺寸封装(CPS)密封的半导体器件的一个例子，其中半导体芯片通过与印刷电路板建立电连接的外部端子与底部基底相连。
日本专利申请公开No.2003-124389讲授了一种进一步实现包括半导体基底的半导体器件的尺寸减小的晶片级芯片尺寸封装(WLCPS)的一个例子，其中在用于制造电子电路的预定表面上形成外部端子。
图61是表示芯片尺寸封装(CSP)501的透视图；图62是CSP 501的横截面图，其中半导体芯片503与在底部基底502表面上形成的电路和线电连接；绝缘树脂带504粘附到底部基底502的背侧；用于与半导体芯片503建立电连接的金属凸块505在树脂带504上露出；在底部基底502的表面和背侧形成有V形通道部分506并且其二维地延伸。
由于在底部基底502的表面和背侧形成V形通道部分506，CSP 501的缺点在于底部基底502的刚性略微降低，且其端部容易变形。当通过热回流将CSP 501安装到印刷电路板上时，响应于印刷电路板的弯曲，底部基底502的端部容易变形，由此金属凸块505不容易被破坏，并且不大可能朝向印刷电路板上邻近的着陆区(lands)而严重变形。
图63是表示WLCSP 511的传统公知例子的横截面图，其中在硅基底512的表面512a上形成集成电路513；形成由绝缘树脂构成的树脂包围层514以完全覆盖包括集成电路513的表面512a；在树脂包围层514的表面514a上部分地露出用于与集成电路513建立电连接的焊料凸块(或电极)515。
WLCSP 511所占用的面积基本上等于硅基底512的总表面积。与CSP501相比，WLCSP 511在用于制造电子电路的面积上减小了，并且其尺寸减小。
其中在底部基底502的表面和背侧上形成V形通道部分506的上述CSP501可以可靠地阻止由于印刷电路板弯曲而引起焊料桥和线被损坏并破裂。然而，它很难避免包括半导体芯片503的CSP 501整体弯曲的发生。
也就是说，在底部基底502的表面和背侧上形成V形通道部分506不能充分地避免包括半导体芯片503的CSP 501的整体弯曲。
与CSP 501类似，很难避免包括硅基底512的WLCSP 511的整体弯曲的发生。
实用新型内容本实用新型的一个目的是提供一种半导体器件，它能够以WLCSP的形式制造，并能够有效地将半导体芯片产生的热散发到其外部。
本实用新型的另一个目的是提供一种半导体元件及其晶片级芯片尺寸封装，它能够在不增加半导体元件有效面积的情况下提高散热性能，它很容易区分半导体元件的方向，并能够被处理以提供由半导体元件具体标明的信息。
本实用新型的进一步的目的是提供一种半导体元件及其板，它能够在不增加零件数量和制造工艺以及在不增加产品的总体高度和体积的情况下实现产品的尺寸降低和厚度减小。
本实用新型的进一步的目的是提供一种半导体元件，其中识别信息可以容易地施加给半导体元件而不引起任何损坏。
本实用新型的进一步的目的是提供一种封入WLCSP中的半导体器件，其中提高了再布线的自由度而不使用用于再布线层的多层结构，它处理了外部端子的复杂布置并提高了外部端子的密度，它保证了与金属支柱连接的外部端子的高连接强度。
本实用新型的进一步的目的是提供一种半导体器件，它可靠地避免了半导体基底弯曲的发生，并由此增加了强度并改善了散热。
在本实用新型的第一方面中，提供了一种半导体器件，其包括具有矩形形状的半导体芯片、其中在其表面上形成多个衬垫电极；第一绝缘层，其形成为覆盖除了对应于衬垫电极的预定区域以外的半导体芯片的表面；在半导体芯片的表面上设置以与外部器件建立电连接的多个连接电极；在半导体芯片的表面上设置并与外部器件连接的至少一个散热电极；在第一绝缘层的表面上形成以在衬垫电极和连接电极之间建立电连接的第一布线部分；在第一绝缘层的表面上形成并与散热电极连接的第二布线部分；以及以连接电极和散热电极在半导体芯片的表面被露出的方式密封第一布线部分和第二布线部分的第二绝缘层，其中第二布线部分设置在半导体芯片的热部(heatportion)附近并形成为覆盖除了对应于第一布线部分的预定区域以外的第一绝缘层的表面。
以上，在第一绝缘层的表面的中心区域中形成第一布线部分，在第一绝缘层表面的周边区域中形成第二布线部分。可选择地，在第一绝缘层表面的中心区域中形成第二布线部分。另外，使用附着到具有至少一个着陆区的板上的上述半导体来构造半导体单元，该着陆区与散热电极接触。
即使以WLCSP的形式实现半导体器件，由于第二布线部分的面积增大，也可以通过散热电极有效地散发由半导体芯片产生的热。可以形成与多个散热电极相连的多个第二布线部分。另外，当形成啮合部分以在第二布线部分与第一或第二绝缘层之间建立相互啮合时，可以防止第二布线部分与第一或第二绝缘层分离。所以，就能够提高半导体器件的散热效率和可靠性。
在本实用新型的第二方面中，半导体元件包括在与形成有电子电路的半导体基底的预定表面相对的背侧表面上形成的多个通道或空洞(例如孔)。其中在其宽度方面或在其间的距离方面可以将通道或空洞形成得彼此不同。
晶片级芯片尺寸封装包括具有多个通道或空洞的上述半导体元件，可以适当改变上述通道或空洞的宽度或其间的距离以提高用于散热的总面积。所以，可以提高散热特性并容易区分封装的方向，其中也可以通过适当改变通道或空洞的形状和尺寸来实现识别信息，这使得可以容易地识别和管理封装。
在本实用新型的第三方面中，半导体元件包括用于与外部器件建立电连接的多个第一端子和不与外部器件连接并配备有第一磁性材料的至少一个第二端子，该第一磁性材料由铁磁材料或弱磁性材料构成。该铁磁材料由从铁(Fe)、钴(Co)、镍(Ni)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)和铥(Tm)中选择的至少一种元素构成。可以另外将用于感测物理量的传感器附着到与半导体元件的预定表面相对的另一表面上。
使用附着到板上的上述半导体元件来构成电子器件，其中将第二磁性材料附着到与半导体元件的预定表面直接相对的板的表面上以对应于第一磁性材料，由此通过在第一磁性材料和第二磁性材料之间发生的磁性吸引将半导体元件以其间的预定定位固定到板，因而提高了可靠性和制造产量。
在本实用新型的第四方面中，半导体元件包括具有用于制造电子电路的预定表面的半导体基底，其中与半导体基底的预定表面相对的表面被分成多个区域，它们在表面粗糙度上彼此不同以标明识别标识。可选择地，在与半导体基底的预定表面相对的表面上形成具有用于标明识别标识的预定图形的光敏感层。光敏感层由光敏感聚酰亚胺树脂、聚氨酯树脂、丙烯酸树脂或光敏感SOG构成，其中通过光刻技术实现预定图形。识别标识表示为字符、数字、符号、编码或图像。
在本实用新型的第五方面中，封入晶片级芯片尺寸封装(WLCSP)的半导体器件包括密封在树脂中并在与衬垫电极连接的再布线层上形成的金属支柱，其中外部端子与金属支柱的预定表面连接，该预定表面大于靠近再布线层的与之相对的表面。例如，金属支柱具有锥形形状，其截面积在从再布线层到外部端子的方向上逐渐增加。
因为位于外部端子附近的金属支柱的预定表面被制造得大于位于再布线层附近的金属支柱的相对表面，所以可以降低再布线层上支柱基部所占的面积比率。因此，在不使用用于再布线层的多层结构的情况下，就可以提高关于再布线的自由度，由此使半导体器件可以应付外部端子的复杂设置以及外部端子增大的密度。另外，半导体器件能够充分确保位于外部端子附近的金属支柱的预定表面。与具有球形形状的常规金属支柱比较，上述金属支柱不会因为应力而可能被损害并与半导体芯片分离。因此可以提高半导体器件的可靠性。在外部端子与金属支柱连接之前进行的预先测试中，可以容易地在金属支柱与测试探针之间建立对准。
在本实用新型的第六方面中，半导体器件包括具有用于制造电子电路的第一表面的半导体基底；由绝缘树脂构成的树脂包围层，其形成在半导体基底的第一表面上；与电子电路相连并在树脂包围层上部分露出的多个外部端子；在树脂包围层上形成的多个通道或空洞；以及在与半导体基底的第一表面相对的第二表面上形成的多个通道或空洞。所述通道沿预定方向延伸，或者将其形成为彼此成直角地相交。另外，通道或空洞可以在形状和尺寸上被适当地改变。而且，可以在有限的区域中设置空洞，而在其它区域中不形成空洞。
由于形成通道或空洞，所以可以提高半导体器件表面的总面积，由此提高半导体器件的散热性能。另外，可以避免半导体器件的弯曲。


现将参考以下附图更具体地描述本实用新型的这些和其它目的、方面和实施例，其中图1是表示根据本实用新型第一实施例的包括半导体芯片的半导体器件的平面图；图2是表示半导体器件的基本部件的横截面图；图3是表示关于半导体芯片和布线部分之间连接的基本部件的横截面图；图4A是表示用于制造该半导体器件的第一步骤的横截面图，其中在半导体芯片的表面上形成绝缘层；图4B是表示用于制造该半导体器件的第二步骤的横截面图，其中在绝缘层的表面上形成第一抗蚀剂层；图4C是表示用于制造该半导体器件的第三步骤的横截面图，其中除去第一抗蚀剂层；图4D是表示用于制造该半导体器件的第四步骤的横截面图，其中形成第二抗蚀剂层以形成支柱；图4E是表示用于制造该半导体器件的第五步骤的横截面图，其中除去第二抗蚀剂层；图4F是表示用于制造该半导体器件的第六步骤的横截面图，其中形成模制树脂，并将焊料球附着到支柱的上端；图5是表示半导体单元总体结构的横截面图，其中在板上安装半导体器件；
图6是表示第一实施例的第一修改实例的横截面图，其中在半导体芯片中晶体管的栅电极之上形成散热衬垫；图7是表示第一实施例的第二修改实例的平面图，其中在绝缘层的表面上形成多个第二布线层；图8是表示图7中所示的第一实施例的第二修改实例的横截面图；图9是表示第一实施例的第三修改实例的平面图，其中第二布线部分由薄片构成；图10是表示图9中所示的第一实施例的第三修改实例的横截面图；图11是表示第一实施例的第四修改实例的平面图，其中在绝缘层的中心区域形成第一布线部分，在绝缘层的周边区域形成第二布线部分；图12是表示第一实施例的第五修改实例的横截面图，它是对于建立第二布线部分和模制树脂之间相互啮合的啮合部分的修改；图13是表示第一实施例的第六修改实例的横截面图，它是对于建立第二布线部分和绝缘层之间相互啮合的啮合部分的修改；图14是表示第一实施例的第七修改实例的横截面图，其中在板上将相邻的着陆区整体连接在一起；图15A是表示与支柱一起整体形成的凸起(projection)的横截面图，其用于形成电极；图15B是表示垂直延伸的凸起的横截面图；图15C是表示在支柱上形成的凸起的横截面图，其用于形成电极；图16是表示根据本实用新型第二实施例的晶片级芯片尺寸封装(WLCSP)的外观的透视图；图17是第二实施例的WLCSP的正视图；图18是第二实施例的WLCSP的侧视图；图19是WLCSP的第一修改实例的正视图；图20是WLCSP的第二修改实例的正视图；图21是WLCSP的第三修改实例的正视图；图22是WLCSP的第四修改实例的正视图；图23是WLCSP的第五修改实例的平面图；图24是沿图23中A-A线得到的横截面图；图25是WLCSP的第六修改实例的平面图；
图26是表示根据本实用新型第三实施例在印刷电路板上安装的晶片级芯片尺寸封装(WLCSP)的侧视图；图27是表示WLCSP预定表面的平面图；图28是表示印刷电路板的预定表面的平面图，其设置为与WLCSP的预定表面直接面对；图29是表示根据第三实施例的第一修改实例附着到板上的WLCSP的侧视图；图30是表示用于第三实施例的第一修改实例的板的平面图；图31是表示根据第三实施例的第二修改实例附着到板上的WLCSP的侧视图；图32是表示用于根据第三实施例的第三修改实例的WLCSP的焊料球的横截面图；图33是表示根据第三实施例的第四修改实例附着到板上的WLCSP的侧视图；图34是表示WLCSP预定表面的平面图，其直接面对图33中所示的板的预定表面；图35是表示通过利用永久磁铁和磁性材料将芯片模块安装到布线板上的方法的横截面图；图36是表示通过利用磁性材料和焊料球将IC芯片安装到印刷电路板上的方法的横截面图；图37是表示根据本实用新型第四实施例的晶片级芯片尺寸封装(WLCSP)的外观透视图；图38是其中光入射到WLCSP的硅基底的背侧表面上、由此实现识别由预定字符构成的识别标识的透视图；图39A是用于制造WLCSP的第一步骤的横截面图，其中在硅基底的背侧上形成掩模层；图39B是用于制造WLCSP的第二步骤的横截面图，其中掩模层经过曝光和显影，然后被除去以留下与形成识别标识的预定字符的形状相匹配的掩模层；图39C是用于制造WLCSP的第三步骤的横截面图，其中利用掩模层，对背侧表面进行喷沙。
图39D是用于制造WLCSP的第四步骤的横截面图，其中除去掩模层以露出表示识别标识的预定字符的平坦表面区域；图40是根据第四实施例的修改实例的WLCSP的透视图；图41是表示具有条形码的半导体晶片的透视图；图42是表示具有识别码的WLCSP的一个例子的透视图；图43是表示具有识别码的WLCSP的另一个例子的透视图；图44A是表示根据本实用新型第五实施例封入晶片级芯片尺寸封装(WLCSP)的半导体器件的平面图；图44B是沿图44A中A1-A1线得到的横截面图；图45是沿图44A中B1-B1线得到的横截面图；图46A是表示金属支柱第一实例的横截面图，在其上安装有外部端子；图46B是表示金属支柱第二实例的横截面图；图46C是表示金属支柱第三实例的横截面图；图46D是表示金属支柱第四实例的横截面图；图46E是表示金属支柱第五实例的横截面图；图46F是表示金属支柱第六实例的横截面图；图46G是表示金属支柱第七实例的横截面图；图46H是表示金属支柱第八实例的横截面图；图47A是表示用于制造图45所示的半导体器件的第一步骤的横截面图；图47B是表示用于制造该半导体器件的第二步骤的横截面图；图47C是表示用于制造该半导体器件的第三步骤的横截面图；图47D是表示用于制造该半导体器件的第四步骤的横截面图；图47E是表示用于制造该半导体器件的第五步骤的横截面图；图48A是表示用于制造该半导体器件的第六步骤的横截面图；图48B是表示用于制造该半导体器件的第七步骤的横截面图；图48C是表示用于制造该半导体器件的第八步骤的横截面图；图48D是表示用于制造该半导体器件的第九步骤的横截面图；图48E是表示用于制造该半导体器件的第十步骤的横截面图；图48F是表示用于制造该半导体器件的第十一步骤的横截面图；图48G是表示用于制造该半导体器件的第十二步骤的横截面图；图49A是表示在制造半导体器件中形成金属支柱的横截面图；
图49B是表示在制造半导体器件中形成金属支柱的横截面图；图50是表示封入WLCSP的半导体器件的一个例子的横截面图；图51是表示根据本实用新型第六实施例的晶片级芯片尺寸封装(WLCSP)的平面图；图52是WLCSP的后视图；图53是沿图51中A2-A2线得到的横截面图；图54A是表示用于制造该WLCSP的第一步骤的横截面图；图54B是表示用于制造该WLCSP的第二步骤的横截面图；图54C是表示用于制造该WLCSP的第三步骤的横截面图；图54D是表示用于制造该WLCSP的第四步骤的横截面图；图55是根据第六实施例的第一修改实例的WLCSP的平面图；图56是WLCSP的后视图；图57是沿图55中B2-B2线得到的横截面图；图58是表示用于形成凹坑的金属模具的横截面图；图59是根据第六实施例的第二修改实例的WLCSP的平面图；图60是根据第六实施例的第三修改实例的CSP的横截面图；图61是表示包括安装在具有V形通道部分的底部基底上的半导体芯片的芯片尺寸封装(CSP)的一个例子的透视图；图62是图61所示的CPS的横截面图；以及图63是传统上公知的晶片级芯片尺寸封装(WLCSP)的一个例子的横截面图。
具体实施方式
现将参考附图通过实例进一步具体描述本实用新型。
1、第一实施例现将参考图1、2、3、4A-4F和5来描述根据本实用新型第一实施例的半导体器件。如图1和2所示，半导体器件1包括在平面图中具有矩形板状形状的半导体芯片3；在半导体芯片3的表面3a上形成的绝缘层5(用作第一绝缘层)；在半导体芯片3的表面3a上设置的多个连接电极7和散热电极9；在绝缘层5的表面5a上形成以在半导体芯片3与连接电极7或散热电极9之间建立相互连接的多个布线部分11、13和15；以及模制树脂17(用作第二绝缘层)，该模制树脂在电极7和9暴露于半导体芯片3的表面3a的条件下覆盖绝缘层5的表面5a，并且将电极7和9以及布线部分11、13和15密封在其中。
也就是说，半导体器件1具有WLCSP状结构，其中绝缘层5、模制树脂17、电极7和9以及布线部分11、13和15形成为不从半导体芯片3的表面3a水平突出。
在半导体芯片3中，在于平面图中为矩形形状的基底19的表面上形成信号衬垫电极21、电源衬垫电极23、接地衬垫电极25和散热衬垫27。在由硅(Si)构成的基底19的表面上形成包括晶体管和其它电子元件的电子电路。
信号衬垫电极21、电源衬垫电极23、接地衬垫电极25和散热衬垫27都由铝(Al)构成，并设置在半导体芯片3的表面3a的周边。与用于QFP型半导体器件的常规半导体芯片相类似的构成半导体芯片3。
信号衬垫电极21对于在基底19上形成的各种元件输入和输出电信号。电源衬垫电极23将电源提供给半导体芯片3中包括的电子电路。
接地衬垫电极5用于使半导体芯片3的电子电路接地。信号衬垫电极21、电源衬垫电极23和接地衬垫电极25一起用作衬垫电极以在半导体芯片3的电子电路和用于安装半导体芯片1的印刷电路板(未示出)上的其他电子电路(或外部电路)之间建立电连接。
散热衬垫27从半导体芯片3散发由在基底19上形成的各种元件产生的热，由此它们与基底19的热部相邻设置。
具体而言，如图3所示，包括在基底19的表面19a上所形成的晶体管31中的源极扩散区31a和漏极扩散区31b分别与电极33和35连接。这些电极33和35通过在钝化膜41中形成的连线而连接，并通过电子电路和连线(未示出)与电源衬垫电极23和接地衬垫电极25相连。在基底19的表面19a上邻近晶体管31的漏极扩散区31b形成与散热衬垫27相连的散热扩散区37。形成每个均由场氧化膜(SiO2)或浅沟槽(SiO2)构成的绝缘区39以包围散热扩散区37，由此使漏极扩散区31b与散热扩散区37电绝缘。在该结构中，由晶体管31的栅电极31c的下部沟道所产生的热通过散热扩散区37被传送到散热衬垫27，散热扩散区37形成为与漏极扩散区31b相邻。
可以通过以下方式来修改上述结构散热扩散区37形成为经由绝缘区39与晶体管31的源极扩散区31a相邻。另外，可以适当地调整散热衬垫27的电势和散热扩散区37的杂质的极性，由此用作将电源提供给半导体芯片3的电子电路的电极或者使半导体芯片3接地的电极。
半导体芯片3包括钝化膜41，其形成为覆盖除了散热衬垫27的基底19的表面19a。在钝化膜41中形成空洞43使得散热衬垫27暴露于钝化膜41的表面41a外部。另外，在钝化膜41中形成其它空洞(未示出)，使得电源衬垫电极23和接地衬垫电极25分别暴露于钝化膜41的表面41a外部。
钝化膜41由薄绝缘膜的叠层构成，即二者都由二氧化硅(SiO2)构成的第一绝缘膜41b和第二绝缘膜41c、以及由氮化硅(SiN)构成的第三绝缘膜41d。钝化膜41具有高的耐热性和高电绝缘性。钝化膜41的表面41a用作半导体芯片3的表面3a。
使用作为电绝缘材料的聚酰亚胺(PI)构成的绝缘树脂来形成绝缘层5。形成绝缘层5以覆盖半导体芯片3的表面3a和由散热衬垫27和钝化膜41限定的空洞43的内壁。另外，绝缘膜5覆盖其它空洞(未示出)的内壁，所述其他空洞分别由信号衬垫电极21、电源衬垫电极23、接地衬垫电极25和钝化膜41限定。
如图2所示，连接电极7和散热电极9用于在半导体芯片3和用于安装半导体器件1的板(未示出)的电子电路之间建立电连接。这些电极7和9每个都由支柱45和焊料球47构成，其中具有圆柱形的支柱45从预定表面(即与衬垫电极21、23和25连接的第一布线部分11和13的表面11a和13a，以及与散热衬垫27连接的第二布线部分15的表面15a)延长到模制树脂17的表面17a，焊料球47附着到支柱45的上端45a以便从模制树脂17的表面17a突出。每个支柱45由铜(Cu)构成，其中调节其上端45a的高度以与模制树脂17的表面17a一起形成平坦表面。每个焊料球47通过将焊接材料大体成形为球体而形成。
如图1所示，在绝缘层5的表面5a的周边区域形成与第一布线部分11和13相连的连接电极7，并且其与半导体芯片3的衬垫电极21、23和25相邻设置。与第二布线部分15相连的散热电极9不设置在周边区域，而设置在绝缘层5的表面5a的中心区域中，其中散热电极9还设置在散热衬垫27和中心区域之间的中间区域。
连接电极7和散热电极9彼此相邻设置，其间具有相等的距离，这样不会引起半导体芯片3的电子电路的短路。
如图2所示，与散热衬垫27相连的第二布线部分15部分地嵌入在散热衬垫27和绝缘层5之间所限定的空洞49中，其中其形成在绝缘层5和模制树脂17之间并从空洞49的开口延长到达散热电极9的支柱45的下端。如图3所示，第二布线部分15由下阻挡金属51和布线层52构成，它们依次形成在绝缘层5的表面5a上。布线层52由铜(Cu)构成。为了增加散热衬垫27和布线层52之间的粘附力，下阻挡金属51由钛(Ti)或铬(Cr)构成，其中与布线层52的厚度比较，适当地减小其厚度。
在类似于第二布线部分15结构的结构中形成与信号衬垫电极21、电源衬垫电极23和接地衬垫电极25相连的第一布线部分11和13，其中它们被延长以达到连接电极7(有关信号输入/输出、电源和地)的下端，连接电极7设置在绝缘层5的表面5a的周边区域。
如图1所示，第二布线部分15由在平面图中具有矩形形状的薄片15b和连接布线部分15c构成，其中薄片15b形成在绝缘层5的表面5a的中心区域，连接布线部分15c形成在半导体芯片3的周边区域并与散热衬垫27连接。如图1和2所示，形成多个孔54以在其厚度方向穿过第二布线部分15，其中在平面图中它们每个都形成在散热电极9之间的预定位置。连接布线部分15c形成为与半导体芯片3中的热部29相邻。
第一布线部分11和13将连接电极7与信号衬垫电极21、电源衬垫电极23和接地衬垫电极25电连接。这里，邻近信号衬垫电极21、电源衬垫电极23和接地衬垫电极25设置连接电极7，与第二布线部分15的连接布线部分15c的长度相比，第一布线部分11和13均在长度上减小。这使得可以在连接电极7与信号衬垫电极21、电源衬垫电极23和接地衬垫电极25之间实现电信号的高速传输。
有必要使相对大的电流量流过与电源衬垫电极23和接地衬垫电极25连接的第一布线部分11。因此，与和信号衬垫电极21相连的其它第一布线部分13的厚度相比，第一布线部分11在厚度上增大。
模制树脂17由电绝缘材料构成，其中它覆盖了绝缘层5的表面5a，且密封了电极7和9的支柱45以及布线部分11、13和15。模制树脂17由其硬度低于布线部分11、13和15硬度的树脂材料构成。以在平面图中基本上和半导体芯片3相同的矩形形状来形成模制树脂17。
模制树脂17具有嵌入第二布线部分15的孔54中的凸起51。一对孔54和凸起51形成用于在第二布线部分15和模制树脂17之间建立相互啮合的啮合部分53。
接下来，将描述半导体器件1的制造方法。
首先，如图4A所示，在半导体芯片3的表面3a上形成绝缘层5，从而在每个衬垫电极21、23和25以及散热衬垫27的正上方形成开口5b。如图4B所示，在除了用于形成每个布线部分11、13和15的预定位置的绝缘层5的表面5a上形成第一抗蚀剂层55，其中它包括用于形成第二布线部分15的孔54的预定区域。
将铜材料置于其中不形成第一抗蚀剂层55的预定部分中，换句话说，在绝缘层5的暴露部分中，由此形成每个布线部分11、13和15。这里，与第一抗蚀剂层55的表面55a的厚度相比，布线部分11、13和15的每个表面11a、13a和15a在厚度减小。在完成布线部分11、13和15的形成之后，如图4C所示除去第一抗蚀剂层55。
如图4D所示，在除了用于形成支柱45的预定位置之外的布线部分11、13和15的每个表面11a、13a和15a上形成第二抗蚀剂层57。在该状态下，部分露出布线部分11、13和15的每个表面11a、13a和15a。将铜材料置于其中不形成第二抗蚀剂层57的预定部分中，换句话说，在其中露出布线部分27的预定部分中，由此形成支柱45。在完成支柱45的形成之后，如图4E所示除去第二抗蚀剂层57。
最后，如图4F所示，以露出支柱45的上端45a的方式形成模制树脂17以覆盖绝缘层5的表面5a，并密封布线部分11、13和15以及支柱45。然后，将焊料球47附着到支柱45的上端45a上。由此完成半导体器件1的制造。
将上述半导体器件1安装到板59以制造图5所示的半导体单元61。在板59的表面59a上形成多个着陆区63并使其与附着到电极7和9的焊料球47接触。
当半导体器件1在半导体单元61中工作时，由半导体芯片3的热部29产生的热被传递到与其相邻的散热衬垫27，通过它经由第二布线部分15和散热电极9将热进一步传递到板59的着陆区63。因而可以将半导体芯片3的热散发到半导体器件1的外部。
在半导体器件1中，除了其中设置与衬垫电极21、23和25相连的第一布线部分11和13的周边区域以外，将用于散热的第二布线部分15设置在绝缘层5的表面5a的中心区域，由此可以增大用于形成第二布线部分15的薄片15b的面积。另外，第二布线部分15的连接布线部分15c和散热衬垫27形成为与半导体芯片3的热部29相邻。
这使第二布线部分15通过绝缘层5和散热衬垫27有效地吸收由半导体芯片3产生的热。所以，即使以WLCSP的形式构成半导体器件1，也可以向散热电极9有效地散发半导体芯片3的热。
利用啮合部分53将第二布线部分15和模制树脂17彼此啮合。所以，即使第二布线部分15和模制树脂17由具有不同热膨胀系数的不同材料构成，第二布线部分15也会变形以适应模制树脂17的热变形。也就是说，即使第二布线部分15在绝缘层5的表面5a上以相对大的面积形成，也可以防止第二布线部分15由于模制树脂17的热变形而与模制树脂17分离。因此可以提高半导体器件1的可靠性。
可以使用适合于半导体芯片的常规结构来实现本实施例，其中在半导体芯片3的表面3a的周边区域形成衬垫电极21、23和25以及散热衬垫27，其中在绝缘层5的表面5a的周边区域额外地形成第一布线部分11和13。这使得可以在绝缘层5的表面5a上容易地形成第二布线部分15而不改变半导体芯片3中的衬垫电极21、23和25以及散热衬垫27的设置。因此可以降低半导体器件1的制造成本。
在半导体器件1和半导体单元61中，可以将热从与第二布线部分15相连的散热电极9散发至在板59上形成的电子电路。这使第二布线部分15有效地把从半导体芯片3吸收的热散发到半导体器件1的外部。即，对于半导体器件1可以提高散热效率。
可以用各种方式修改本实施例，这将在下面描述。
在本实施例中，散热衬垫27通过连线与基底19电连接。当然，散热衬垫27不必与基底19连接。例如，如图6所示，可以这样修改本实施例在晶体管31的栅电极31c之上形成散热衬垫27。在这种情况下，对于半导体器件1可以进一步提高散热效率，因为散热衬垫27设置在栅电极31c附近，与半导体芯片3的其它元件相比栅电极31c的热量最高。
可以这样修改本实施例在基底19的散热扩散区37之上形成散热衬垫27，其中散热衬垫27不与散热扩散区37电连接。可选择地，可以分别在栅电极31c和散热扩散区37之上形成散热衬垫27。
在本实施例中，在绝缘层5的表面5a上形成单一第二布线部分15。当半导体芯片3包括多个热部时，可以这样如此修改本实施例如图7和8所示，在绝缘层5的表面5a上形成多个第二布线部分(即第二布线部分14和16)。这样，第二布线部分14和16分别设置在不同的热部26和28附近；即，它们可以有效地吸收分别由热部26和28产生的热。
以上，散热衬垫27邻近热部26和28设置并分别与第二布线部分14和16相连。第二布线部分14和16彼此互相绝缘；所以对于半导体芯片3的电子电路，可以避免散热衬垫27之间的短路的发生。所以，可以避免在半导体器件1中错误和故障的发生，由此可以提高半导体器件1的可靠性。
在本实施例中，由薄片15b和连接布线部分15c构成第二布线部分15。当热部30存在于半导体芯片3的中心区域时，可以这样修改本实施例如图9和10所示，第二布线部分18由设置成仅覆盖绝缘层5中心区域的薄片构成。这使第二布线部分18通过绝缘层5吸收由热部30产生的热。
在本实施例中，在绝缘层5的表面5a的中心区域形成第二布线部分15。这里，第二布线层15不是必须形成在中心区域，而可以形成为覆盖除了对应于第一布线层11和13的区域以外的绝缘层5的表面5a的预定区域。当在半导体芯片3的中心区域设置衬垫电极21、23和25以及散热衬垫27时，可以这样修改本实施例如图11所示，在衬垫电极21、23和25以及散热衬垫27内侧的绝缘层5的中心区域形成第一布线部分12，在衬垫电极21、23和25以及散热衬垫27外侧的绝缘层5的周边区域形成具有片状形状的第二布线层20。
根据图11所示的半导体器件2，即使每个绝缘层5和模制树脂17均经受热变形，发生在绝缘层5和模制树脂17的中心区域的热变形量也会小于发生在绝缘层5和模制树脂17的周边区域的热变形量。由于这个原因，在第一布线部分12上产生的热应力量就会变得小于在第二布线层20上产生的热应力量。即，甚至当第一布线部分12厚度减小时，也可以避免由于热应力引起的第一布线层12的断裂的发生。
与第一布线部分12相比，可以在绝缘层5的表面5a上更大的区域中形成第二布线部分20。这使第二布线层20充分地吸收相对大量的热应力，其大于第一布线部分12的热应力。所以可以避免由于热应力引起的第二布线部分20的断裂的发生。由此可以提高半导体器件2的可靠性。
在本实施例中，由在第二布线部分15中形成的孔54和在模制树脂17中形成的凸起51构成啮合部分53。这里，啮合部分53不必按如上所述方式构成，但必须以保证第二布线部分15和模制树脂17之间的相互啮合的形状构成。也就是说，可以如此修改本实施例如图12所示，啮合部分60由孔56和模制树脂17的凸起58构成，其中孔56形成为穿过第二布线部分15和绝缘层5，凸起58与孔56啮合。可选择地，凸起由第二布线部分15形成并朝向模制树脂17，从而提供与所述凸起啮合的空洞，由此形成啮合部分。
所述啮合不必通过在第二布线部分15和模制树脂17之间建立啮合的啮合部分53和60实现。可以提供在第二布线部分15和绝缘层5之间实现相互啮合的啮合部分。例如，如图13所示，可以提供由孔62和凸起64构成的啮合部分66，其中孔62形成为在厚度方向穿过绝缘层5，而凸起64形成在第二布线部分15中以便与孔62啮合。
以上，即使第二布线部分15和绝缘层5由具有不同热膨胀系数的不同材料构成，第二布线部分15也变形来适应绝缘层5的热变形。这可靠地防止了第二布线部分15与绝缘层5分离。所以，可以提高半导体器件1的可靠性。
图5示出在半导体单元61内的板59上形成多个着陆区63。可以这样修改本实施例如图14所示，在板59的表面上，彼此相互邻接的着陆区64和65整体连接在一起。
上述修改允许由散热电极9吸收的热从着陆区64有效地传递到其它着陆区65。这实现了有效散热，其中由半导体芯片3产生的热从散热电极9有效地传递到板59。
在本实施例中，电极7和9每个都配备有圆柱形的支柱45，它们从布线部分11、13和15的表面11a、13a和15a延长到模制树脂17的表面17a。可以这样修改本实施例不形成支柱45，将焊料球47直接附着到布线部分11、13和15上。这种修改减小了用于密封布线部分11、13和15的模制树脂17的厚度。因此，能够减小半导体器件1总体厚度。
因为仅需要至少电极7和9的预定部分突出到模制树脂17的表面17a之上，所以电极7或9不必配备有焊料球47。例如，如图15A和15B所示，从模制树脂17突出的凸起67可以与支柱46整体形成。为了形成凸起67，可以使用通过镀敷(plating)生长和铜糊料的应用而实现的丝网印刷。可选择地，如图15C所示，在形成支柱45和模制树脂17之后，进行抗蚀剂构图从而通过镀敷生长形成凸起68，其在平面图中具有矩形形状。
电极7和9不必由支柱45和46、焊料球47以及凸起67和68构成。也就是说，电极7和9可以仅使用支柱45和46形成。这样，当将半导体器件1安装在板59上时，进行焊接以在支柱45和46与板59的电子电路之间建立电连接。
2、第二实施例图16是表示根据本实用新型第二实施例的晶片级芯片尺寸封装(WLCSP)的透视图。图17是WLCSP的正视图。图18是WLCSP的侧视图。附图标记101表示硅基底(或半导体基底)，其在平面图中具有矩形形状，在其上形成有集成电路(或电子电路，未示出)。附图标记102表示实现与外部器件的连接的金属衬垫，其沿硅基底101的预定表面101a的周边部分以矩形形式进行设置，并且其每一个都具有半椭圆形横截面。附图标记103表示通道，其在与预定表面101a相对的背侧表面101b上彼此平行地形成，并且其每一个都具有矩形形状的横截面。如图17所示，每个通道103以使用深度“d”和宽度“w”以及其间的距离“s”的尺寸限定。
当将每个通道103制造为更深的深度d时，可以提高背侧表面101b的总面积；然而，当深度d提高得很大时，硅基底101的刚性就会下降。所以，优选深度d在硅基底101厚度t的20％到50％的范围内。
例如，当硅基底101为长度为5mm，厚度t为500μm的正方形时，通道103的深度d在100μm到250μm的范围内，优选设定在150μm±30μm的范围内。宽度w在200μm到500μm的范围内，优选设定在250μm±25μm的范围内。相邻通道103之间的距离s的范围从200μm到500μm，优选设定在250μm±25μm的范围。
根据上述尺寸，在硅基底101上可以形成五到十个通道103。
在WLCSP的制造中，在硅基底101的预定表面101a上形成集成电路(以及其它元件，如必要的传感器)，在预定表面101a的周边部分中形成用于形成金属衬垫102的凸块(未示出)。在除凸块以外的预定表面101a上形成钝化膜以保护集成电路和其它元件。
然后，使用如研磨机的切割机在硅基底101的背侧表面101b上形成通道103。由此可以制造WLCSP。
在本实施例的WLCSP中，在与硅基底101的预定表面101a相对的背侧表面101b上彼此平行地形成多个通道103，可以在不增加半导体基底101的有效面积的情况下提高背侧表面101b的总面积。这提高了WLCSP的散热性能。
另外，这样制造出本实施例的WLCSP使用如研磨机的切割机在硅基底101背侧表面101b上形成通道103。即，使用简单和廉价的机器来形成通道103，这样不增加制造成本。
可以以各种方式修改本实施例，下面将对其进行描述。
(a)第一修改实例图19是表示根据本实施例的第一修改实例的晶片级芯片尺寸封装(WLCSP)的正视图。与其中使用如研磨机的切割机来形成通道103以使其具有矩形形状横截面的图17所示的上述WLCSP相比，图19中示出的WLCSP的特征在于沿着硅基底101的晶面(crystal plane)进行各向异性蚀刻，由此在背侧表面101b上形成每个均具有三角形横截面的通道111。
为了实现与上述WLCSP基本相同的散热特性，有必要适当调整每个具有三角形横截面的通道111的尺寸，该尺寸由宽度“w”和深度“d”限定。
可以通过适当改变腐蚀溶液的成分和各向异性蚀刻的条件来调整宽度w和深度d。
例如，形成二氧化硅膜以部分覆盖与硅基底101的预定表面101a相对的背侧表面101b，其中没有覆盖二氧化硅的硅基底101的预定部分在90℃下经受蚀刻。
结果，第一修改实例的WLCSP表现出和上述WLCSP基本相同的预定效果。
(b)第二修改实例图20是表示根据本实施例的第二修改实例的晶片级芯片尺寸封装(WLCSP)的正视图。与图17所示的其中对于在硅基底101两端附近形成的最外侧的通道103设置相同距离的上述WLCSP相比，图20所示的WLCSP的特征在于，在最右侧通道103和硅基底101的右端之间所测量的距离D1与在最左侧通道103和硅基底101的左端之间所测量的距离D2不同。
第二修改实例的WLCSP表现出和上述WLCSP基本相同的预定效果。
其中最右侧通道103和基底101右端之间的距离D1与最左侧通道103和基底101左端之间的距离D2不同的WLCSP的结构特征，使得可以利用用于检测距离D1和D2之间的差异的半导体激光器来容易地区分背侧表面101b的方向。
(c)第三修改实例图21是表示根据本实施例的第三修改实例的晶片级芯片尺寸封装(WLCSP)的正视图。与其中所有通道103具有相同的宽度w的图17所示的上述WLCSP相比，图21所示的WLCSP的特征在于，在基底101的左端附近形成的最左侧通道121具有不同于其它通道103的宽度w的宽度w2。
第三修改实例的WLCSP表现出和上述WLCSP基本相同的预定效果。
其中最左侧通道121具有不同于其它通道103的宽度w的宽度w2的WLCSP结构特征，使得可以利用用于检测宽度w和w2之间差异的半导体激光器来容易地区分背侧表面101b的方向。
(d)第四修改实例图22是表示根据本实施例的第四修改实例的晶片级芯片尺寸封装(WLCSP)的正视图。与其中所有通道103具有相同的宽度w的图17所示的上述WLCSP相比，图22所示的WLCSP的特征在于，形成具有不同宽度的多种类型的通道131-133，其间具有预定距离。即，通道131-133的设置可以用作实现信息识别功能的条形码。
具体而言，通道131、132和133分别具有宽度w1、w2和w3，其中它们根据预定规则设置以用作实现信息识别功能的条形码。
第四修改实例的WLCSP表现出和上述WLCSP基本相同的预定效果。
其中根据预定规则设置具有不同宽度三类通道131-133的WLCSP的结构特征，使得可以容易地利用用于检测宽度w1到w3之间差异的半导体激光器来区分背侧表面101b的方向。即，通过使用用于检测包括通道131-133的WLCSP的总体形状的半导体激光器，可以容易地读取施加到WLCSP的各个识别信息。另外，可以容易地识别和管理WLCSP，并可以容易地识别和管理安装在WLCSP中的芯片。
还可以进一步修改其中根据预定规则设置具有不同宽度三类通道131-133的图22所示的WLCSP，使得所有通道131-133具有相同的宽度但形成为其间具有不同的距离，其中可以利用131-133来实现识别信息。
在上面描述的进一步修改中，可以利用用于检测通道131-133之间距离差的半导体激光器来读取由通道131-133实现的识别信息。
(e)第五修改实例图23是表示根据本实施例的第五修改实例的晶片级芯片尺寸封装(WLCSP)的平面图；图24是沿图23中A-A线得到的横截面图。与其中在硅基底101的背侧表面101b上彼此平行形成多个通道103的上述WLCSP相比，图23和24所示的WLCSP的特征在于，以矩阵形式在硅基底101的背侧表面101b上形成具有相同深度“d”和相同半径“r”的多个孔141，它们之间具有相同的距离“s”，其中在预定的角部区域142没有形成孔，因此该区域被做成平坦的。
孔141的深度d优选在硅基底101厚度t的20％到50％的范围内。
例如，当硅基底101为长度是5mm且厚度t为500μm的正方形时，孔141的深度d在100μm到250μm的范围内，优选设定在180μm±30μm的范围内。半径r在200μm到300μm的范围内，优选设定在250μm±25μm的范围内。相邻孔141之间的距离在100μm到200μm的范围内，优选设定在250μm±25μm的范围内。
根据上述尺寸设定孔141，在背侧表面101b上可以形成五到十个孔。
在WLCSP的制造中，在硅基底101的预定表面101a上形成集成电路(和其它元件，例如必要的传感器)，在预定表面101a的周边部分形成用于形成金属衬垫102的凸块(未示出)。在除凸块以外的预定表面101a上形成钝化膜以保护集成电路和其它元件。
然后，硅基底101的背侧表面101b经受公知的光刻，其中它被光敏感树脂涂覆，然后经过构图，由此形成由光敏感树脂构成的掩模。此后，硅基底101的背侧表面101b经过各向同性蚀刻或各向异性蚀刻以形成孔141。
以上，可以使用干法蚀刻或湿法蚀刻中的任何一种。与上述图16-18中的WLCSP类似，可以使用切割机而不进行蚀刻来形成孔141。
第五修改实例的WLCSP表现出和上述WLCSP基本相同的预定效果。
其中在对应于硅基底101的背侧表面101b的一个角部的平坦角部区域142中不形成孔的WLCSP结构特征，使得可以利用用于检测平坦角部区域142位置的半导体激光器来区分背侧表面101b的方向。
可以进一步修改其中以矩阵方式形成每个具有相同半径的多个孔141的WLCSP，使得以矩阵方式形成具有不同半径的多个孔。
以上，可以将识别信息施加到具有不同半径的孔的布置上。即，可以利用检测孔之间的半径差的半导体激光器来读取施加到WLCSP的识别信息。
(f)第六修改实例图25是表示根据本实施例的第六修改实例的晶片级芯片尺寸封装(WLCSP)的平面图。与其中在对应于硅基底101的背侧表面101b一个角部的平坦角部区域142中不形成孔的第五修改实例的WLCSP相比，图25所示的WLCSP的特征在于，在硅基底101的背侧表面101b的一个角部中形成其半径不同于其它孔141半径的孔151。
第六修改实例的WLCSP表现出和第五实施例的WLCSP基本相同的预定效果。
如上所述，第二实施例和它的修改实例具有简单的结构，其中为了在与其中形成有集成电路的硅基底101的预定表面101a相对的背侧表面101b上散热，适当地形成空洞，如通道103、111、121和131-133以及孔141。如此简单的结构可以应用到除WLCSP以外的例如CSP和BGA(即球栅阵列)的任何类型的封装以及任何其他类型的半导体芯片。
3、第三实施例图26是表示根据本实用新型第三实施例在印刷电路板上安装的晶片级芯片尺寸封装(WLCSP)的侧视图；图27是表示WLCSP预定表面的平面图；图28是表示印刷电路板预定表面的平面图。
WLCSP 221包括在平面图中具有矩形形状的硅基底(或半导体基底)222，在其中形成集成电路(或电子电路，未示出)。在硅基底222的预定表面222a上，在所选择的栅格点处设置连接插脚(connection pin)(用作第一端子)223，其由如铜(Cu)和铝(Al)的导电材料构成以便与外部器件建立电连接。在不与连接插脚223的位置重叠的栅格的其它选定位置设置非连接插脚(用作第二端子)224，其不与外部器件电连接。焊料球225粘附在连接插脚223上。每个具有盘状形状的磁性材料226通过粘合剂227粘结到非连接插脚224上。
本实施例的WLCSP 221设计为当安装到印刷电路板上时，均匀的接合强度施加给预定表面222a上的所有插脚，其中除连接插脚223以外设置根本与同印刷电路板的电连接无关的非连接插脚224，由此对于预定表面222a的总体区域，建立关于电连接的结合强度的适当平衡。
为了通过磁性材料226实现基本上相同的磁力，与磁性材料226结合的非连接插脚224设置在五个位置，即，预定表面222a的四个角和近似预定表面222a的中心。即磁性材料226关于预定表面222a的中心轴彼此对称设置。
印刷电路板(简称为板)231具有预定表面231a，其设置为直接面对WLCSP 221的预定表面222a。这里，在对应于WLCSP 221的连接插脚223的板231的预定表面231a的选定位置设置电极图形232；在对应于WLCSP221的非连接插脚224的板231的预定表面231a的其它选定位置设置磁性材料233。
作为磁性材料226和233，可以使用铁磁材料和弱磁性材料或软磁性材料中的一种。
作为铁磁材料，优选使用从下列预定元素中选取的一种元素，例如铁(Fe)、钴(Co)、镍(Ni)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)和铥(Tm)；或者优选使用从预定元素中选取的两种或更多元素构成的合金。
作为弱磁性材料，优选使用例如铁(Fe)、钴铁(Fe-Co合金)、镍铁(Fe-Ni合金)和硅铁(Fe-Si合金)。
作为用于焊料球225的材料，优选使用例如由63重量百分比的Sn和37重量百分比的Pb构成的低共溶焊料(eutectic solder)、由60重量百分比的Sn和40重量百分比的Pb构成的焊料、由95重量百分比的Pb和5重量百分比的Sn构成的高温焊料以及由95重量百分比的Sn和5重量百分比的Sb构成的高温焊料。除了上述焊料材料之外，还可以使用主要由Ag、Sb和In构成的无Pb焊料。
所以，在WLCSP 221和板231之间施加磁力，使得在与预定表面222a的四个角和中心对应的五个位置设置的磁性材料226吸引在与磁性材料226对应的预定表面231a上设置的磁性材料233，由此可以用预定定位将WLCSP221固定到板231的预定表面231a。
接下来描述如何将WLCSP 221精确安装到板231上的方法。
首先，在WLCSP 221的连接插脚223上分别设置焊料球225，然后其经过加热，使得焊料球225分别固定粘附到连接插脚223。另外，磁性材料226通过粘合剂227分别附着到非连接插脚224上。
在对应于WLCSP 221的连接插脚223的板231的预定表面231a的选定位置处设置电极图形232。在对应于WLCSP 221的非连接插脚224的板231的预定表面231a的其它选定位置设置磁性材料233。当磁性材料226或磁性材料233由铁磁材料构成时，不必从外部施加磁场。当磁性材料226和磁性材料233都由弱磁性材料构成时，必须磁化磁性材料226或磁性材料233。
接着，以预定表面222a直接面对预定表面231a的方式在板231上方设置WLCSP 221。当WLCSP 221与板231紧密接触时，磁性材料226和磁性材料233由于其磁力而彼此相互吸引，使得磁性材料226与磁性材料233紧密接触，由此使磁性材料226和磁性材料233按定位固定在一起。
将由WLCSP 221和板231构成的上述组件放入焊料回流炉(solderreflow furnace)或热处理炉，将其以预定温度加热预定时间，使得焊料球225被熔化从而在连接插脚223和电极图形232之间建立电连接。在加热和熔化期间，磁性材料226和磁性材料233由于其磁力而按定位固定在一起；所以，即使当焊料球熔化时，在连接插脚223和电极图形232之间也不可能发生位置偏离。
在适合于组装在一起的WLCSP 221和板231的上述结构中，磁性材料226分别连接WLCSP 221的预定表面222a上的非连接插脚224，在对应于非连接插脚224的板231的预定表面231a的选定位置设置磁性材料233，使得由于磁力WLCSP 221的磁性材料226按定位固定连接板231的磁性材料233。所以，在WLCSP 221和板231之间可以容易地建立固定的定位。与其中利用插槽使封装与板连接的常规方法相比，本实施例的优点在于WLCSP221可以容易地附着到板231并从板231脱开。
如上所述，磁性材料226和233具有定位功能；因此，利用磁性材料226和233可以在WLCSP 221和板231之间容易地建立定位和固定。这消除了在WLCSP 221和板231之间调整定位的必要。
本实施例可以以多种下面描述的方式进行修改。
(a)第一修改实例图29是表示根据本实施例的第一修改实例附着到印刷电路板上的晶片级芯片尺寸封装(WLCSP)的侧视图；图30是表示印刷电路板的预定表面的平面图，其直接面对WLCSP的预定表面。与图28所示的使用磁性材料233的板231相比，图30所示的板241的特征在于，多个永久磁铁242代替磁性材料233并附着到预定表面241a上。
在对应于板241的预定表面241a的四个角和中心的五个位置设置永久磁铁242，其中它们吸引附着到WLCSP 221的预定表面222a的磁性材料226，使得磁性材料226与永久磁铁242紧密接触以建立在它们之间的固定定位。
如何将WLCSP 221精确安装到板241的方法与结合本实施例描述的上述方法相同。
第一修改实例表现出与本实施例相同的预定效果和作用。
因为永久磁铁242代替了磁性材料233，就不必在外部磁场中磁化板241。
(b)第二修改实例图31是表示根据本实施例的第二修改实例的附着到印刷电路板上的晶片级芯片尺寸封装(WLCSP)的侧视图。与其中磁性材料226通过粘合剂227仅连接到非连接插脚224的图26所示的WLCSP 221比较，图31所示的WLCSP 251的特征在于焊料球252附着到所有的连接插脚223和非连接插脚224，其中每个焊料球252形成为将磁粉末分散到焊料(或导体)的复合体(complex)部件。
每个焊料球252由其中将铁磁粉末分散到焊料中的复合体焊料构成。作为铁磁粉末，优选使用从例如铁(Fe)、钴(Co)、镍(Ni)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)和铥(Tm)的预定元素中选取的一种元素；或者优选使用从所述预定元素中选取的两种或更多元素构成的合金。将铁磁粉末分散到例如由63重量百分比的Sn和37重量百分比的Pb构成的焊料、由60重量百分比的Sn和40重量百分比的Pb构成的焊料、由50重量百分比的Sn和50重量百分比的Pb构成的焊料、由95重量百分比的Pb和5重量百分比的Sn构成的焊料、以及由95重量百分比的Sn和5重量百分比的Sb构成的焊料。
优选铁磁粉末的含量在复合体焊料总重量的10重量百分比到50重量百分比的范围内；更优选设定为35重量百分比。
当铁磁粉末的含量小于10重量百分比时，磁力将大大降低以至于很难将WLCSP 251固定到板231上。当铁磁粉末的含量超过50重量百分比时，就可能降低焊料的粘附性、熔化能力和强度。
也可以使用例如由铁(Fe)、钴铁(Fe-Co合金)、镍铁(Fe-Ni合金)和硅铁(Fe-Si合金)构成的弱磁粉末来代替铁磁粉末。
第二修改实例表现出与本实施例相同的预定效果和作用。
因为复合体焊料球252连接所有的连接插脚223和非连接插脚224，可以通过在WLCSP 251的预定表面222a上设置复合体焊料球252的简单步骤来实现第二修改实例。这省去了将磁性材料226设置到板231的预定表面231a上的步骤；由此可以减少制造工艺。
(c)第三修改实例图32是表示根据本实施例的第三修改实例的用在晶片级芯片尺寸封装(WLCSP)中的焊料球的横截面图。与磁粉末分散到焊料中的图31所示的复合体焊料球252相比，图32所示的焊料球261具有双层结构，其中球状磁性部件262被焊料层(或导电层)263包围。
作为磁性部件262，优选使用从例如铁(Fe)、钴(Co)、镍(Ni)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)和铥(Tm)的预定元素中选择的一种元素构成的铁磁粉末；或者优选使用从所述预定元素中选择的两种或更多元素构成的合金。作为焊料层163，优选使用例如由63重量百分比的Sn和37重量百分比的Pb构成的焊料、由60重量百分比的Sn和40重量百分比的Pb构成的焊料、由50重量百分比的Sn和50重量百分比的Pb构成的焊料、由95重量百分比的Pb和5重量百分比的Sn构成的焊料以及由95重量百分比的Sn和5重量百分比的Sb构成的焊料。
适当地确定焊料球261的尺寸和形状以适合连接插脚223和非连接插脚224，由此不专门地确定它们的尺寸。在如图32所示的具有球形的焊料球261的情况下，磁性部件262的直径在50μm到300μm的范围内；焊料层263的厚度在70μm到200μm的范围内。
用于焊料球261内的磁性部件262的磁粉末的优选含量与前述铁磁粉末的含量类似。
第三修改实例表现出与本实施例相同的预定效果和作用。
(d)第四修改实例图33是表示附着到板上的晶片级芯片尺寸封装(WLCSP)的侧视图；图34是表示WLCSP预定表面的平面图。与将WLCSP 221安装到板231上的图26所示的本实施例比较，第四实施例的特征在于，在板231上安装对应于配备有巨磁阻元件(即用于检测物理量的GMR元件)的WLCSP 221的WLCSP 272。
如图34所示，除了通过WLCSP 221的厚度与GMR元件271的位置垂直相对的预定区域之外，在WLCSP 221的预定表面222a上规则设置由弱磁性材料构成的多个非连接球273。这提高了GMR元件271响应外部磁场的灵敏度。
可以用其它元件，例如霍尔效应变换器、隧道磁阻元件(即TMR元件)、压力传感器和温度传感器来替代GMR元件271，这些元件集成到WLCSP221中以同时检测如霍尔效应、磁场、压力和温度的物理量。
例如，当用在垂直方向对磁敏感的霍尔效应变换器(或TMR元件)来代替GMR元件271时，必须在预定位置处的预定表面222a上设置非连接球273，所述预定位置通过WLCSP 221的厚度与霍尔效应变换器(或TMR元件)的位置垂直相对。
另外，通过将由坡莫合金(即铁镍合金)构成的磁性板粘附在WLCSP 221的预定表面222a上，可以进一步提高感测能力。
第四修改实例表现出与本实施例相同的预定效果和作用。
由于在板231上安装对应于配备有GMR元件271的WLCSP 221的WLCSP 272，可以实现具有能够集成在一起的WLCSP 221和GMR元件271的两种功能的高级器件。
如上所述，本实施例及其修改实例具有简单的结构，其中磁性材料226连接到非连接插脚224，所述插脚设置在其上形成有集成电路的硅基底222的预定表面222a上的栅格的选定位置。这种简单结构可以应用到除WLCSP以外的例如CSP和BGA的任何类型的封装以及应用到任何类型的半导体芯片。
4、第四实施例图37是表示根据本实用新型第四实施例的晶片级芯片尺寸封装(WLCSP)的外观透视图，其中附图标记311表示硅基底(或半导体基底)，其在平面图中具有矩形形状，且在其中形成有集成电路(或电子电路，未示出)；附图标记312表示具有半球形横截面的金属衬垫，其用于建立与外部器件的连接并设置在硅基底311的预定表面311a的周边区域；附图标记313表示粗糙表面区域，其表面粗糙度‘Ra’大于预定值并在与预定表面311a相对的背侧表面上通过喷沙而形成；附图标记314表示平坦表面区域，其在除了粗糙表面区域313之外的背侧表面上不经过表面粗糙化，因此其确保了硅基底311的初始平坦度。
平坦表面区域314标明两个字符314a和314b(代表“A”和“B”)，其形成WLCSP的识别标识(或识别符)315。
适合于粗糙表面区域313的表面粗糙度Ra优选在10μm到100μm的范围内；更优选为10μm到50μm的范围内，进一步优选设定为20μm。适合于平坦表面区域314的表面粗糙度Ra优选在0.05μm到5μm的范围内；更优选为1μm到3μm的范围内，进一步优选设定为2μm。
如图38所示，当光L入射到WLCSP的背侧表面上时，在粗糙表面区域313上就会发生光的不规则反射，而在平坦表面区域314上发生光的规则反射(在其上光沿单一方向被反射)。这就引起粗糙表面区域313和平坦表面区域314之间的光泽差异。这种光泽差异能被人眼可视地识别，并使人工操作者能够在粗糙表面区域313和平坦表面区域314之间容易地区分。所以，人工操作者就可以轻松可视地识别出由平坦表面区域314实现的字符314a和字符314b构成的识别标识315。
接下来，将描述本实施例的WLCSP的制造方法，特别是有关粗糙表面区域313的形成。
如图39A所示，提供硅基底311，在其预定表面311a上具有多个金属衬垫312。根据旋涂方法，具有高喷沙抵抗性的光敏感材料(其不同于用于形成硅基底311的材料)，例如光敏感聚酰亚胺树脂、聚氨酯树脂、丙烯酸树脂以及光敏感SOG(玻璃上硅)被涂敷到硅基底311的背侧表面311b，然后将其干燥以形成掩模层(或光敏感层)321。
如图39B所示，具有实现识别标识的开口322的掩模323被设置在掩模层321上，然后经过曝光和显影，使得掩模层321的预定部分被选择性的留下，而其它部分被去除。由此，可以形成对应于识别标识的掩模层321a。
如图39C所示，利用掩模层321a，硅基底311的背侧表面311b经过根据喷沙的粗糙表面处理。具体而言，将例如氧化硅微粒和钠玻璃微粒的无机微粒324喷涂在掩模层321a上和背侧表面311b的露出部分上，其中由于高喷沙抵抗性，掩模层321a排斥无机微粒324使得其下的背侧表面311b的预定部分未受损伤，而不具有喷沙抵抗性的背侧表面311b的露出部分容易通过喷在其上的无机微粒324而被喷沙并变得粗糙。
结果，背侧表面311b的露出部分经过喷沙，由此形成粗糙表面区域313，其表面粗糙度Ra在50μm到100μm的范围内。由掩模层321a覆盖的背侧表面311b的预定部分不经过喷沙，由此形成平坦表面区域314，其表面粗糙度Ra在0.05μm到10μm的范围内。
如图39D所示，掩模层321a与背侧表面313分离，使得平坦表面区域314露出来。
如上所述，在硅基底311的背侧表面311b上形成粗糙表面区域313和平坦表面区域314。通过成形平坦表面区域314而形成上述字符314a和314b，可以实现由字符314a和314b构成的识别标识315。
根据本实施例的WLCSP，在与硅基底311的预定表面311a相对的背侧表面311b上形成经过喷沙的粗糙表面区域313和平坦表面区域314，其中成形平坦表面区域314以形成由字符314a和314b构成的识别标识315。因为表面粗糙度的不同，操作者可以轻易地在视觉上区分识别标识315。这消除了关于识别标识315的识别的困难和错误。
由于形成部分占有背侧表面311b的总面积的粗糙表面区域313，可以增加相对于硅基底311的背侧表面311b的总表面面积，由此提高了散热性能。
以上，根据表面粗糙度的不同进行每个WLCSP的识别，这可以被人眼容易地识别。另外，本实施例并没有为了实现识别而劣化半导体元件。
根据本实施例的WLCSP的制造方法，在硅基底311的背侧表面311b上形成掩模层321，然后其经过曝光和显影以形成掩模层321a，通过掩模层321a使背侧表面311b经过表面粗糙度处理，然后将掩模层321a与背侧表面311b分开。因此，利用简单的机器便可以在硅基底311的背侧表面311b上容易地形成粗糙表面区域313和平坦表面区域314。
本实施例可以以多种方式修改，下面将进行描述。
图40是表示根据本实施例修改实例的WLCSP的透视图。与其中掩模层321a与硅基底311的背侧表面311b分开的图37和38所示的WLCSP比较，图40所示的WLCSP的特征在于，形成由具有高喷沙抵抗性和热传导性的光敏感材料(其不同于形成硅基底311的材料)，例如光敏感聚酰亚胺树脂、聚氨酯树脂、光敏感SOG(玻璃上硅)构成的掩模层(或光敏感层)331以覆盖平坦表面区域314并且该掩模层不与硅基底311的背侧表面311b分离。
修改实例表现出与本实施例相同的预定效果和作用。
由于掩模层331由具有高喷沙抵抗性和热传导性的光敏感材料构成，所以可以增加硅基底311的背侧表面311b的总表面积，由此提高了散热性能。
识别标识315不必由平坦表面区域314形成。即，由预定字符构成的识别标识可以通过适当地成形粗糙表面区域313而形成。
粗糙表面区域313不必由喷沙形成。例如，可通过划片刀等方法在粗糙表面区域313上形成表示条、岛和点的不规则物，由此可以改善散热性能。当然，在粗糙表面区域313的不规则物上可以附加进行喷沙。
当硅晶片经过切片并切割为单个封装(每个对应于WLCSP)时，使用划片刀使硅晶片的划线区经过半切割，由此形成识别标识，然后其经受喷沙。这样，在经过半切割的硅晶片的预定部分上就形成了圆边。这使得来自硅晶片的封装很难被部分切割并破裂；所以可以提高半导体元件的可靠性。
表面粗糙化处理不是必须由喷沙实现。也就是说，可以使用用于表面粗糙化处理的各种喷射方法，例如喷空气方法、喷丸(shot-blasting)方法和微喷射(micro-blasting)方法。
喷射材料(或抛光材料)不必限于无机微粒324。即，可以使用如石榴石的矿物材料，如氧化锆和玻璃珠的陶瓷材料，如铁粉末、钢珠、不锈钢珠、钢丝和不锈钢丝的金属材料，以及如尼龙和聚碳酸酯的树脂材料。
在本实施例中，使用掩模层321a使硅基底311的背侧表面311b经过表面粗糙化处理。不使用掩模层321a，背侧表面311的全部区域经过喷射并变得粗糙；然后通过微喷射在该“粗糙”背侧表面311b上直接绘出识别标识，或者使其它区域经受微喷射。
顺便提及，可以将识别标识适当地成形为表示字符、数字、符号、编码和图像的任何类型。
如上所述，本实施例可以应用于除WLCSP以外的例如CSP和BGA的任何类型的封装，在本实施例中，在与硅基底311的预定表面311a相对的背侧表面311b上进行喷沙以形成粗糙表面区域313和平坦表面区域314，其实现由字符314a和314b构成的识别标识315。
5、第五实施例图44A是表示根据本实用新型第五实施例的从再布线层观察的封入与外部端子连接的晶片级芯片尺寸封装(WLCSP)的半导体器件的平面图；图44B是沿图44A中A1-A1线得到的横截面图；图45是沿图44A中B1-B1线得到的横截面图。这些图式并未在比例和尺寸方面精确绘制，其中为了清楚地表示其突出的形状，金属支柱被部分地变形。
图45示出了包括衬垫电极415的半导体芯片403，其中再布线层427与衬垫电极415相连，金属支柱430(用作电极407)与再布线层427相连；外部端子431附着到金属支柱430上。
更具体而言，半导体芯片403包括其上形成有集成电路的硅基底413和在硅基底413上形成的多个衬垫电极415。在半导体芯片403的表面上形成钝化膜419使得衬垫电极415的上表面被敞开。通过由具有高耐热性和电绝缘性的SiO2和SiN构成的叠层来形成钝化膜419。
通过在钝化膜419上依次形成的保护膜421和密封树脂423来实现绝缘部分411。
保护膜421由聚酰亚胺构成，其中其形成为覆盖钝化膜419的表面419a和开口422的内壁，所述开口由衬垫电极415和钝化膜419限定。
形成密封树脂423以覆盖保护膜421的表面421a和半导体芯片403的表面403a以及下面将要描述的金属支柱430和布线部分409。
布线部分409部分地嵌入在于衬垫电极415和保护膜421之间限定的开口424中，其中其被形成为穿过绝缘部分411内的保护膜421和密封树脂423，并朝向金属支柱430的下端延长。布线部分409由在保护膜421的表面421a上依次形成的下阻挡金属(UBM)层425和再布线层427的叠层形成。通过由钛(或铬)和铜构成的叠层形成下阻挡金属层425；再布线层427由铜构成。如图44A和44B所示，再布线层427由从衬垫电极415引出的再布线427a和附着到再布线427a的预定端的支柱基部427b构成，其中与再布线427a相比增加了支柱基部427b的宽度，并且每个支柱基部在平面图中形成为圆形。下阻挡金属层425与再布线层427相比在厚度上适当减小。例如，通过0.18μm的下层和0.6μm的上层的叠层来形成下阻挡金属层425；再布线层427的厚度在4μm到5μm的范围内。
在再布线层427的支柱基部427b上形成电极407，其中电极407由金属支柱430和例如焊料球的外部端子431构成，金属支柱430由铜构成并在平面图中形成为圆形，外部端子431附着到金属支柱430的上端。金属支柱430在其周边密封在密封树脂423中，其中靠近外部端子431的金属支柱的表面430b与密封树脂423的表面423a基本在同一平面上匹配。外部端子431从密封树脂423的表面423a突出。
金属支柱430具有锥形形状(在表面430a和430b之间限定)，其中其直径在从再布线层427到外部端子431的方向上逐渐增加。所以，金属支柱430的截面面积在从靠近再布线层427的表面430a到靠近外部端子431的表面430b的方向上逐渐增加。简而言之，使表面430b大于表面430a。
另外，外部端子431的最大直径大于金属支柱430的最大直径(即靠近外部端子431的表面430b的直径)。因此，外部端子431的最大截面面积大于靠近外部端子431的金属支柱430的表面430b。
顺便提及，用于本实施例的术语“直径”在平面图中表示长度，其位于横穿与金属支柱相邻设置的再布线(即线和空间)的方向上，即，沿图44A中的线A1-A1的方向。
本实施例的特征在于，金属支柱430具有锥形形状，其中靠近再布线层427的表面430a小于靠近外部端子431的表面430b。这减小了支柱基部427b占据再布线层427的面积的比率，由此在不使用用于再布线层427的多层结构的情况下增加了关于再布线427a引出的自由度。因此，即使当外部端子之间的间距基本上符合再布线的宽度和间距时，也可以提高存在于相邻外部端子431之间的再布线427a的总数，这通过在图44B和图50之间的比较而被清楚地示出。
如上所述，本实施例对于外部端子的设计和布置表现出相对高的自由度；因此，本实施例足够应对外部端子的复杂设置，并能处理高集成度和密度的封装，其中减小外部端子之间的间距以增加外部端子的总密度。特别是，本实施例的半导体器件401可以保证用于靠近外部端子431的金属支柱430的表面430b的足够大的面积，因而保证金属支柱430和外部端子431之间足够的连接强度。与“球形”金属支柱相比，金属支柱430不可能由于应力而被破坏或分离。也就是说，半导体器件401具有优越的可靠性。
在将外部端子431附着到金属支柱430之前进行的预先测试中，本实施例容易保证测试探针和金属支柱430之间的对准。
在本实施例中，使外部端子431的最大截面面积大于靠近外部端子431的金属支柱430的表面430b。这使得人工操作者容易在金属支柱430上安装外部端子431；所以，可以增加金属支柱430和外部端子431之间的连接强度。在将外部端子431附着到金属支柱430之前进行的预先实验中，本实施例容易在测试探针和金属支柱430之间建立对准。
由于对再布线427a引出的相对高的自由度，本实施例可以扩大WLCSP型半导体器件的使用。例如，可以设计具有相对小数量的再布线427a的半导体器件，其基本上与在传统公知的半导体器件中引出的线的数量相匹配，其中可以在宽度上扩宽再布线427a，这允许相对大的电流量流过其中，由此本实用新型可以适合于要求相对大的电流量的集成电路。
本实用新型可以以各种方式修改，这将在下面具体描述。
在本实施例中，以锥形形状来形成金属支柱430，但不限于此。也就是说，仅通过减小位于再布线层427附近的表面430a使其小于位于外部端子431附近的表面430b就可以获得类似的效果。满足上述条件就可以容易地形成金属支柱430。这里，优选将金属支柱430形成为使得其截面面积在从再布线层427到外部端子431的方向上增加。
优选用于金属支柱430的各种形状。例如，图46A示出具有凹坑状(dimple-like)形状的金属支柱430，其中壁的倾角在从下部到上部的方向上逐渐增加。图46B示出了金属支柱430的第二实例，其中下部具有锥形，上部具有柱形。图46C示出了金属支柱430的第三实例，其中下部具有柱形，上部具有凹坑形状。图46D示出了金属支柱430的第四实例，其中上部和下部分别形成为具有不同直径的柱形。图46E示出了金属支柱430的第五实例，其中下部具有柱形，上部具有锥形。图46F示出了金属支柱430的第六实例，其与图46A所示的金属支柱相反，其中壁的倾角在从下部到上部的方向上逐渐减小。图46G示出了金属支柱430的第七实例，其中上部和下部分别形成为具有不同倾角的锥形。图46H示出了金属支柱430的第八实例，其中上部和下部分别形成为具有不同倾角的锥形。
接着，参考图47A-47E和图48A-48G描述半导体器件401的制造方法，对应于图45来说明每幅图。
首先，如图47A-47C所示，在半导体芯片403的表面上，形成钝化膜419以在衬垫电极415上方提供开口；形成保护膜421以覆盖钝化膜419的表面419a以及开口422的内壁；形成下阻挡金属(UBM)层425以覆盖保护膜421的表面421a以及开口424的内壁和底部。
如图47D所示，涂敷光致抗蚀剂并且其经过曝光和显影以便在除了用于形成再布线层427的预定区域的下阻挡金属层425的表面425a上形成第一抗蚀剂膜441。通过使用第一抗蚀剂膜441作为掩模，强迫电流流过下阻挡金属层425以使用铜执行选择性电场电镀，由此形成再布线层427(即再布线427a和支柱基部427b)。此后，如图47E所示，使第一抗蚀剂膜441从下阻挡金属层425分离。
接着，如图48A和48B所示，涂敷用于形成金属支柱的光致抗蚀剂443并且其经过曝光和显影，由此在再布线层427的金属基部427b上形成“直”的开口432，其中开口432的直径与位于再布线层427附近的金属支柱430的表面430a的直径相同。然后，将紫外辐射照射到光致抗蚀剂443上，由此使其硬化。光致抗蚀剂443不限于特定材料，优选使用酚醛树脂(novolakresin)。
如图48C所示，对开口432进行氧等离子体灰化，由此通过扩大其上部而使开口432形成为锥形。如图48D所示，开口432在90℃到200℃的温度范围下经受加热回流，优选在130℃到170℃的温度范围下，进一步优选在160℃下，由此使灰化的表面变平滑。
替代氧等离子体灰化，可以通过使用CF4/CHF3/He(或使用Ar或N2)的干法蚀刻将开口432形成为锥形。当然，也可以同时使用氧等离子体灰化和干法蚀刻。
除了干燥处理以外也可以使用预定的方式。例如，如图48B所示，光致抗蚀剂443经过构图，然后在其边缘处经过加热回流，由此就可以对开口432的表面应用缓变的锥形形状。
可选择地，光致抗蚀剂443以包括具有不同特性的两层的双层结构形成，其中仅光致抗蚀剂443的上部经过处理从而与下部相比提高其溶解度。这里，上部和下部在相同的条件下经受显影，由此可以在形成开口时同时实现锥形形状。
由此，形成第二抗蚀剂膜并将其用作掩模，其中如图48D所示，对开口432进行使用铜的选择性电场电镀，由此使由铜构成的金属支柱430生长。然后，如图48E所示，将第二抗蚀剂膜分离以便保留具有锥形形状的金属支柱430。
接下来，如图48F所示，使用再布线层427作为掩模进行离子铣削(ionmilling)、湿法蚀刻或干法蚀刻，以去除下阻挡金属层425的不需要的区域，由此将再布线层427划分成隔离的部件。
最后，如图48G所示，形成密封树脂423以覆盖保护膜421的表面并密封布线部分409和金属支柱430，以露出位于外部端子431附近的金属支柱430的表面430b。而且，将例如焊料球的外部端子431附着到金属支柱430上。这样就可以完成半导体器件401的制造。
可以通过适当地修改第二抗蚀剂膜的形成步骤来容易地形成具有锥形形状的金属支柱430，这结合图48A到48D来进行描述。类似地，可以容易地形成图46A和46F所示的金属支柱430。简言之，将本实施例设计成使得金属支柱430的截面面积在从再布线层427到外部端子431的方向上逐渐增加。这有助于金属支柱430的简单形成，同时更好地满足其中位于外部端子431附近的表面430b大于位于再布线层427附近的表面430a的预定条件。
类似地，通过形成两级抗蚀剂膜，可以容易地形成图46B-46E和图46G-46H所示的其它类型的金属支柱430。
在形成如46D所示的金属支柱430时，如图49A所示，形成具有不同直径的“直”开口的两级抗蚀剂膜443a和443b，然后其经过选择性电场电镀，由此允许金属支柱430的生长。
在形成如图46B、46C、46E、46G和46H所示的金属支柱430时，形成如图49A所示的两级抗蚀剂膜443a和443b，然后两级抗蚀剂膜经过氧等离子体灰化或如图49B所示的使用CF4/CHF3/He的干法蚀刻，由此扩大它们中的至少一个的开口，其中两级抗蚀剂膜经过选择性电场电镀，由此获得金属支柱430。图49B与图46C所示的金属支柱430的形成有关。
与具有锥形形状和凹坑形状的金属支柱相比，形成关于图46B-46E和图46G-46H所示的金属支柱430需要用于形成两级抗蚀剂膜的复杂制造步骤。然而，每个上述金属支柱430的优点在于，可以使位于外部端子431附近的表面430b的直径大于支柱基部427b的直径。在对于再布线的自由度方面这是优选的，它充分保证了再布线层427中再布线的宽度；在金属支柱430和外部端子431之间的连接强度方面这也是优选的。
6、第六实施例图51是表示根据本实用新型第六实施例的晶片级芯片尺寸封装(WLCSP)的平面图；图52是WLCSP的后视图；图53是沿图51中A2-A2线得到的横截面图。附图标记521表示硅基底(或半导体基底)，其在平面图中具有矩形形状，附图标记522表示在硅基底521的表面521a上形成的集成电路(或电子电路)；附图标记523表示在包括集成电路522的表面521a上形成的树脂包围层；附图标记524表示与集成电路522建立电连接并在树脂包围层523的表面523a上部分露出的外部端子。
在与硅基底521的表面521a相对的背侧表面521b上以矩阵形式形成多个通道527(例如在图51中的八个通道)。如果必要可以改变通道527的数量。
由于通道527的深度变得更深，所以可以提高硅基底521的背侧表面521b的总表面面积。然而，当通道527的深度变得太深时，就会降低硅基底521的机械强度。所以，优选通道527的深度在硅基底521厚度的5％到20％的范围内。
对于通道527的宽度和深度的尺寸，可以相对于硅基底521的预定尺寸而确定，硅衬底521的边为5mm且其厚度为500μm，例如，其中通道527的宽度在20μm到150μm的范围内，优选从50μm到100μm；且通道527的深度在25μm到100μm的范围内，优选从40μm到70μm。
在树脂包围层523的表面523a上以矩阵形式形成多个外部端子524；以栅格状方式形成多个通道528(例如图52中的八个通道)以便为外部端子524划分单个的正方形部分。这里，通道527之间的交叉点基本上与树脂包围层523的表面523a上的外部端子524的位置相一致。如果必要可以改变通道528的数量。
由于通道528的深度变得更深，所以可以提高树脂包围层523的表面523a的总表面面积。当通道528的深度变得太深时，就会降低树脂包围层523的机械强度。所以，优选通道528的深度在树脂包围层523厚度的5％到20％的范围内。
对于通道528的宽度和深度的尺寸，可以相对于树脂包围层523的预定尺寸而确定，树脂包围层的厚度为100μm，其中通道528的宽度在20μm到150μm的范围内，优选从50μm到100μm；通道528的深度在5μm到20μm的范围内，优选从10μm到15μm。
接着，描述WLCSP的制造方法。
首先，如图54A所示，在硅基底521的表面521a上形成集成电路522(包括电子电路和各种必要的传感器)；在集成电路522的周边区域形成与外部端子524建立电连接的连接衬垫(未示出)；形成绝缘膜(未示出)以覆盖除了与连接衬垫相对应的预定区域之外的集成电路522，由此保护电路和元件。
如图54B所示，在硅基底521的表面521a上形成再布线层(未示出)和树脂包围层523。使用例如研磨机的切割机在硅基底521的背侧表面521b上形成通道527并在树脂包围层523的表面523a上形成通道528。
如图54C所示，在树脂包围层523的表面523a上形成与再布线层相连的外部端子524。
取代使用如研磨机的切割机，如图54D所示，使具有冲头533的金属模具532向下移动，从而使冲头533按压树脂包围层523的表面523a，由此形成通道528，其中冲头533从预定位置的下表面532a突出，并且其形状与通道528的形状互补。所以，就能够制造出本实施例的WLCSP。
根据本实施例，在硅基底521的背侧表面521b上形成多个通道527，在树脂包围层523的表面523a上形成多个通道528，由此可以降低包括硅基底521和树脂包围层523的WLCSP的整体弯曲，或者可以避免WLCSP的整体弯曲的发生。
由于形成通道527和528，可以增加相对于硅基底521的背侧表面521b和树脂包围层523的表面523a的有效表面面积。这可以提高与印刷电路板相连的WLCSP的连接强度。
由于相对于硅基底521的背侧表面521b和树脂包围层523的表面523a而增加了有效表面面积，所以可以提高关于WLCSP的散热性能，由此稳定WLCSP的性能并提高其可靠性。
可以以多种方式修改本实施例，下面将进行描述。
图55是WLCSP的第一修改实例的平面图；图56是WLCSP的后视图；图57是沿图55中B2-B2线得到的横截面图。与其中在硅基底521的背侧表面521b上以矩阵形式形成多个通道527，以栅格状方式形成多个通道528以在树脂包围层523的表面523a上划分外部端子524的正方形部分的本实施例的WLCSP相比，第一修改实例的WLCSP的特征在于，在硅基底521的背侧表面521b上以矩阵形式形成多个半球形凹坑(或空洞)541；在树脂包围层523的表面523a上的外部端子524之间的预定位置形成具有小曲率半径的多个小凹坑(或小空洞)542；在由四个外部端子524包围的每个中心位置形成具有大曲率半径的多个大凹坑(或大空洞)。
由于凹坑541的最大深度变得更深，所以可以提高硅基底521的背侧表面521b的总表面面积。然而，当凹坑541的深度变得太深时，就会降低硅基底521的机械强度。所以，优选凹坑541的深度在硅基底521厚度的5％到20％的范围内。如果必要可以改变凹坑541的数量。
对于凹坑541的开口直径和最大深度的尺寸可以相对于硅基底521的预定尺寸而确定，硅基底521的长度为5mm，其厚度为500μm，其中凹坑541的开口直径在30μm到300μm的范围内，优选从100μm到200μm；凹坑541的最大深度在25μm到100μm的范围内，优选从40μm到70μm。
顺便提及，如果必要，可以改变在树脂包围层523的表面523a上形成的凹坑542和543的形状、尺寸和数量。
对于大凹坑543的开口直径和最大深度的尺寸，可以相对于树脂包围层523的预定尺寸来确定，树脂包围层523的长度为5mm，其厚度为100μm，其中大凹坑543的开口直径在100μm到300μm的范围内，优选从150μm到200μm；且大凹坑543的最大深度在25μm到100μm的范围内，优选从40μm到70μm。
优选小凹坑542的开口直径和最大深度小于大凹坑543的开口直径和最大深度。例如，小凹坑542的开口直径在30μm到100μm的范围内，优选从50μm到80μm；小凹坑542的最大深度在10μm到50μm的范围内，优选从20μm到40μm。
接下来，将描述WLCSP的第一修改实例的制造方法，其中下面的描述仅相对于与本实施例的WLCSP制造方法相比的差别而给出。
在硅基底521的表面521a上形成集成电路522和绝缘膜，然后硅基底521经过干法蚀刻、湿法蚀刻、喷沙和激光处理，由此形成凹坑541。
在硅基底521的表面521a上形成树脂包围层523。然后，使用图58所示的金属模具551，在树脂包围层523的表面523a上形成小凹坑542和大凹坑543。
金属模具551提供其形状与小凹坑542的形状互补的多个冲头552和其形状与大凹坑543的形状互补的多个冲头553，所有这些冲头形成在下表面551a的预定位置。向下移动金属模具551使得冲头552和553按压树脂包围层523的表面523a，由此可以形成小凹坑542和大凹坑543。
第一修改实例表现出与本实施例相同的预定效果。
图59是表示WLCSP的第二修改实例的平面图。与其中在硅基底521的背侧表面521b上形成半球形凹坑541的第一修改实例相比，第二修改实例的WLCSP的特征在于，在硅基底521的背侧表面521b的四个角上形成多个半球形凹坑561，并在硅基底521的背侧表面521b的中心区域形成多个半球形凹坑562。
凹坑561和562的形状和尺寸基本上与用于第一修改实例的WLCSP的凹坑541相同。
第二修改实例表现出与第一修改实例基本相同的预定效果。
由于在可能易于弯曲的硅基底521的背侧表面521b的四个角上形成半球形凹坑561，所以能够可靠地避免硅基底521的弯曲的发生。
由于在难于从其散发热量的硅基底521的背侧表面521b的中心区域形成半球形凹坑562，所以可以对于硅基底521提高散热性能。
图60是表示根据第六实施例的第三修改实例的芯片尺寸封装(CSP)的横截面图。附图标记571表示其中在表面571a上形成有集成电路(或电子电路，未示出)的硅基底；附图标记572表示具有与半导体芯片571电连接的表面572a的底部基底(或第二基底)；附图标记573表示在底部基底572的背侧表面572b上形成并与集成电路电连接的外部端子。
在半导体芯片571上，可以形成除集成电路以外的各种薄膜元件，例如薄膜温度传感器和薄膜磁传感器。
在半导体芯片571的背侧表面571b上以栅格状方式形成多个通道527；在底部基底572的背侧表面572b上以栅格状方式形成多个通道528。
根据第三修改实例的CSP表现出与本实施例的WLCSP相同的预定效果。
如上所述，本实施例有助于改善对于弯曲的避免、改善连接强度和散热性能，其中在提供满意效果的预定位置适当地形成具有所需形状和尺寸的多个通道和多个凹坑。
如果必要可以改变通道的数量和设置以及通道的形状。例如，除了栅格状方式，还可以以百叶窗状的方式以及网状的方式来设置通道。
而且，如果必要，除半球形以外，可以适当改变凹坑的尺寸和形状，其中它们可以以例如立方体形和长方体形来形成。
可以将本实施例及其修改实例应用于除CSP和WLCSP以外的任何类型的封装，例如BGA，在本实施例中为了避免弯曲并提高连接强度和散热性能，在半导体基底上或在树脂包围层上形成通道或空洞。
因为在不脱离其精神或基本特征的情况下，可以以多种形式实现本实用新型，所以实施例是说明性的而非限制性的，由于本实用新型的范围由所附权利要求限定而不是由说明书限定，所以落入权利要求的边界和范围、或者这些边界和范围的等同物之内的所有变化，都将包括在权利要求中。
本申请要求日本专利申请No.2004-158984、2004-72375、2004-80837、2004-172562、2004-173986和2004-351806的优先权，其全部内容在此引入作为参考。
权利要求1.一种半导体器件，其特征在于包括半导体基底，其具有用于制作电子电路的第一表面；由绝缘树脂构成的树脂包围层，其形成在所述半导体基底的所述第一表面；多个外部端子，其与所述电子电路连接并且部分暴露在所述树脂包围层上；形成在所述树脂包围层上的多个通道或者空洞；以及形成在与所述半导体基底的所述第一表面相对的第二表面上的多个通道或者空洞。
2.根据权利要求1所述的半导体器件，其特征在于所述多个通道在预定方向上延长。
3.根据权利要求1所述的半导体器件，其特征在于所述多个通道形成为彼此直角交叉。
4.根据权利要求1所述的半导体器件，其特征在于所述多个通道在形状或尺寸上改变。
5.根据权利要求1所述的半导体器件，其特征在于所述多个空洞规则地布置。
6.根据权利要求1所述的半导体器件，其特征在于所述多个空洞随机地布置。
7.根据权利要求1所述的半导体器件，其特征在于所述多个空洞在形状或尺寸上改变。
8.根据权利要求1所述的半导体器件，其特征在于所述多个空洞形成在局限的区域中。
9.一种半导体器件，其特征在于包括半导体基底，其上形成有电子电路；第二基底，其具有第一表面，与该半导体基底的表面电连接；多个外部端子，其与所述电子电路电连接并且形成在与该第二基底的该第一表面相对的第二表面上；形成在所述半导体基底的表面上的多个通道或者空洞；以及形成在所述第二基底的第二表面上的多个通道或者空洞。
10.根据权利要求9所述的半导体器件，其特征在于所述多个通道在预定方向上延长。
11.根据权利要求9所述的半导体器件，其特征在于所述多个通道形成为彼此直角交叉。
12.根据权利要求9所述的半导体器件，其特征在于所述多个通道在形状或尺寸上改变。
13.根据权利要求9所述的半导体器件，其特征在于所述多个空洞规则地布置。
14.根据权利要求9所述的半导体器件，其特征在于所述多个空洞随机地布置。
15.根据权利要求9所述的半导体器件，其特征在于所述多个空洞在形状或尺寸上改变。
16.根据权利要求9所述的半导体器件，其特征在于所述多个空洞形成在局限的区域中。
专利摘要提供了一种半导体器件，其包括具有用于制造电子电路的第一表面的半导体基底；由绝缘树脂构成的树脂包围层，其形成在半导体基底的第一表面上；与电子电路相连并在树脂包围层上部分露出的多个外部端子；在树脂包围层上形成的多个通道或空洞；以及在与半导体基底的第一表面相对的第二表面上形成的多个通道或空洞。所述通道沿预定方向延伸，或者将其形成为彼此成直角地相交。由于形成通道或空洞，所以可以提高半导体器件表面的总面积，由此提高半导体器件的散热性能。另外，可以避免半导体器件的弯曲。
文档编号H01L23/34GK2909532SQ200620121220
公开日2007年6月6日 申请日期2005年3月11日 优先权日2004年3月15日
发明者野本健太郎, 井川郁哉, 齐藤博, 佐藤隆志, 大桥敏雄, 大仓喜洋 申请人:雅马哈株式会社