专利名称：：栅氧化层的制造方法
技术领域：
：本发明涉及一种栅氧化层的制造方法，且特别涉及一种适于线宽小于0.3微米的半导体元件的栅氧化层的制造方法。
背景技术：
：随着半导体工艺技术的持续进步，半导体集成电路的线宽也随着持续缩小，使得半导体元件对于栅氧化层厚度的敏感度也随之提升。请参考图1A-1F,其绘示现有浅沟渠隔离结构的制造流程剖面结构示意图。在图1A中，先在衬底100之上依序形成垫氧化层105与氮化硅层110。然后对氮化硅层110、垫氧化层105与衬底100进行光刻蚀刻的步骤，在衬底100中形成沟渠115。在图IB中，以热磷酸溶液对氮化硅层110进行湿蚀刻，让氮化硅层110的边缘往沟渠115的外侧后退。在图1C中，进行热氧化法，让沟渠115的表面氧化形成衬氧化层120。在图1D中，以高密度等离子体化学气相沉积法全面地在衬底100的表面以及沟渠115之中沉积一层氧化硅层。然后进行化学机械抛光法，将高于氮化硅层110表面的氧化硅层去除，形成氧化硅插塞130。在图1E中，以湿蚀刻法依序去除氮化硅层110与垫氧化层105。在图1F中，进行热氧化法，氧化暴露出的衬底100表面，在衬底100上形成栅氧化层135。然而，依据上述现有的方法，在栅氧化层135的表面并不平整，在氧化硅插塞130的边缘(亦即有源区的边缘)，栅氧化层135有明显增厚的现象。以目前动态存储器的发展趋势来说，140纳米工艺的周边逻辑元件的有源区最小线宽约为0.37纟鼓米，120纳米工艺的周边逻辑元件的有源区最小线宽约为0.33微米，110纳米工艺的最小线宽约为0.29微米。因此，当动态存储器周边逻辑元件的有源区线宽小于0.3微米时，半导体元件驱动电流也将随着本发明的运用而能有效地全面提升主存储区及周边逻辑元件的驱动电流，进而使存储器产品性能作进一步的提升。
发明内容因此本发明的目的之一就是提供一种栅氧化层的制造方法来解决上述的问题。依照本发明一实施例，先在衬底上依序形成緩冲层与硬掩模层，然后依序图案化硬掩模层、緩冲层与衬底，以于衬底中形成沟渠，并定义出有源区。接着，去除部分的硬掩模层，以使硬掩模层的侧壁自沟渠的边缘往外后退，以暴露出沟渠的边缘。然后，于沟渠的表面上形成遮蔽层，再对沟渠的边缘进行氮离子注入步骤。接着，在沟渠中填满绝缘插塞之后，再依序去除硬掩模层与緩沖层。最后，在有源区上形成栅氧化层。为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细iJt明如下图1A-1F是绘示现有浅沟渠隔离结构的制造流程剖面结构示意图。图2A-2F是绘示依照本发明一优选实施例的一种栅氧化层的制造流程剖面结构示意图。附图标记说明100:衬底105垫氧化层110:氮化硅层115沟渠120:衬氧化层130氧化硅插塞135:栅氧化层140边缘200:斥于底205,緩沖层210:硬掩模层215沟渠217:有源区220遮蔽层225:氮离子注入230绝缘插塞235:栅氧化层具体实施例方式请参照图2A-2F,其是绘示依照本发明一优选实施例的一种栅氧化层的制造流程剖面结构示意图。在图2A中，先在衬底200上依序形成緩冲层205与硬掩模层210。然后图案化硬掩模层210、緩冲层205与衬底200,以于衬底200中形成沟渠215,并同时在衬底200上定义出有源区217。上述的村底200例如可为硅衬底或其它已知的半导体衬底；缓沖层205例如可为以热氧化法形成的垫氧化层；硬掩模层210例如可为以化学气相沉积法所形成的氮化硅层。在图2B中，去除部分的硬掩模层210,以使硬掩^f莫层210的侧壁自沟渠215的边缘往有源区217后退，以暴露出有源区217的边缘。上述的去除方法例如可为湿蚀刻法；以氮化硅层为例，可使用热磷酸溶液或其它适合溶液来独刻之。在图2C中，先在沟渠215的表面上形成遮蔽层220，再对有源区217的边缘衬底200进行氮离子注入225,注入角度约为20-24度，注入剂量约为6xI014-2.6x10"cm气上述的遮蔽层220例如可为以热氧化法所形成的子进入距离沟渠215表面太深的区域。在图2D中，将绝缘层填入沟渠215之中，再进行平坦化处理(如化学机械抛光法)而形成位于沟渠215中的绝缘插塞230。上述的绝缘层的材料例如可为氧化硅，其形成方法例如可为化学气相沉积法。在图2E中，依序去除硬掩模层210与緩冲层205。在图2F中，利用热氧化法在有源区217的衬底200表面上形成栅氧化层235。由于对有源区217边缘的衬底200多进行了一次氮离子注入步骤(即图2C所示的225)，减少其热氧化的速率，因此可依据需求适度地减少位于有源区217边缘245的栅氧化层235的厚度，使栅氧化层235的整体厚度更加均匀，改善有源区边缘低驱动电流的弱点，进而增加金属氧化物半导体晶体管的驱动电流。后续，可在有源区217上形成栅极以及在栅极两侧的有源区217的衬底200中形成离子掺杂区，作为源极/漏极之用。由于此为本领域内的技术人员所熟知者，在此不再赘述。以下列出依照上述实施例所得的实验结果，不论是位于有源区中央或边缘的栅氧化层的厚度测量值，皆为在二至三个不同位置测量所得的平均值。对位于有源区边缘的衬底进行氮离子注入角为偏离法线倾斜24度，朝四个方向(O、90、180、270度)进行四次氮离子注入步骤。由表l的数据可看出，依照上述实施例所提供的方法，随着有源区边缘的摻杂剂量的提升，的确可以随之减少位于有源区边缘的栅氧化层的厚度。表1<table>tableseeoriginaldocumentpage7</column></row><table>虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定者为准。权利要求1.一种栅氧化层的制造方法，适于制造线宽小于0.3微米的半导体元件，包括提供一衬底，该衬底之上依序具有一垫氧化层与一氮化硅层，该衬底之中亦具有一沟渠；去除部分的该氮化硅层，以使该氮化硅层的侧壁自该沟渠的边缘外退，以暴露出该沟渠的边缘；形成一热氧化层在该沟渠的表面上；对该沟渠的边缘进行一氮离子注入步骤；形成氧化硅插塞以填满该沟渠；依序去除该氮化硅层与该垫氧化层；以及形成一栅氧化层于该有源区上。2.如权利要求1所述的栅氧化层的制造方法，更包括形成一栅极于该有源区上；以及形成二掺杂区于该栅极两侧的该衬底中作为源极/漏极之用。3.—种栅氧化层的制造方法，适于制造线宽小于0.3微米的半导体元件,包括依序形成一緩冲层与一硬掩模层于一衬底上；依序图案化该硬掩模层、该緩冲层与该衬底，以形成一沟渠于该村底中并定义出一有源区于该衬底上；去除部分的该硬掩模层，以使该硬掩模层的侧壁自该沟渠的边缘外退，以暴露出该沟渠的边缘；形成一遮蔽层在该沟渠的表面上；对该沟渠的边缘进行一氮离子注入步骤；形成绝缘插塞以填满该沟渠；依序去除该硬掩模层与该緩沖层；以及形成一栅氧化层于该有源区上。4.如权利要求3所述的栅氧化层的制造方法，更包括形成一栅极于该有源区上；以及形成二掺杂区于该栅极两侧的该衬底中作为源极/漏极之用。5.如权利要求3所述的栅氧化层的制造方法，其中该緩冲层为氧化硅层。6.如权利要求5所述的栅氧化层的制造方法，其中该氧化硅层的形成方法为热氧化法。7.如权利要求3所述的栅氧化层的制造方法，其中该硬掩模层为氮化硅层。8.如权利要求7所述的栅氧化层的制造方法，其中该氮化硅层的形成方法为化学气相沉积法。9.如权利要求3所述的栅氧化层的制造方法，其中该遮蔽层为氧化硅层。10.如权利要求9所述的栅氧化层的制造方法，其中该氧化硅层的形成方法为热氧化法。11.如权利要求3所述的栅氧化层的制造方法，其中该绝缘插塞为氣化硅插塞。12.如权利要求11所述的栅氧化层的制造方法，其中该氧化硅插塞的形成方法依序为化学气相沉积法与化学机械抛光法。全文摘要在传统的栅氧化层工艺中，位于有源区边缘的栅氧化层会长得比较厚，是因为在有源区的上表面以及侧面会同时生长栅氧化层之故。在浅沟渠隔离工艺中填入绝缘层于沟渠内的步骤之前，加入对有源区边缘的衬底进行自对准的氮离子注入步骤来抑制有源区边缘的栅氧化层的成长速度。如此可达成后续对于有源区边缘的栅氧化层厚度的局部控制，这对于高密度存储器元件十分重要。文档编号H01L21/316GK101350328SQ20071013711公开日2009年1月21日申请日期2007年7月19日优先权日2007年7月19日发明者陈民良申请人:茂德科技股份有限公司