专利名称：制造感应器的方法
技术领域：
本发明涉及一种制造半导体器f^的方法，更尤其涉及一种使用系统级封装 (system-in-package, SIP)制造感应器的方法。
背景技术：
一种半导体器件，诸如射频(RF)器件，可能包括多个电路元件，诸如 晶体管、感应器、电容器、电阻器和变容二极管。其中，感应器可能在RF芯 片中是必须的。感应器，作为单一器件，通常在RF芯片中占据最大面积。由于RF芯片 应该与电路元件高度集成，所以需要使感应器所占据的面积最小，同时保持感 应器的电感值。在无源电路元件中，诸如感应器，由于不需要的寄生电阻和不需要的寄生 电容，感应器中的主要特性因子即特征系数(Q)和自谐振频率(fcoo)降低。 因此，当应用到RF集成电路(IC)时，无源电路元件的特征可退化。为了防止感应器的主要特征因子降低，减小寄生电阻和寄生电容很重要。 因此，当制造感应器时，可通过使用低电阻(例如，金(Au))的金属形成 金属线、增加金属线的厚度或增加介电膜的厚度而降低寄生电阻和寄生电容。然而，在传统的半导体器件制造工艺中，由于当制造感应器时形成具有较 大厚度的金属膜，因此难以防止以上情形发生。特别地，由于晶体管和金属线 还形成于其上形成有感应器的衬底上，工艺条件复杂化。另外，当错误地形成 感应器时，在衬底上形成的其它元件就不能使用。当电流流入到感应器中时，感生磁场。磁场可能影响流入位于感应器下面 的金属线中的电流。由于感应器还可用作电阻器，所以由于感应磁场的存在而
极大地影响了半导体器件的性能。 发明内容因此，本发明针对一种制造感应器的方法，其基本避免了由于现有技术的 局限和缺点所造成的一个或多个问题。在一个方案中，提供一种制造感应器的方法，该方法能独立制造感应器和晶体管，并且经由SIP连接感应器到晶体管。在以下说明中将描述本发明的其它特征，并且这些特征对于本领域的普通 技术人员在以下的参考或者通过对本发明的实践是显而易见的。通过在书面描 述以及所附的权利要求书和附图中特别指出的结构可实现并得到本发明的特 征。根据本发明，提供一种使用系统级封装(SIP)技术制造感应器的方法，该方法包括构图硅衬底以形成第一穿孔，在所述第一穿孔的内壁中沉积第一 屏障金属，在所述穿孔中掩埋第一金属材料，以及平坦化所述金属材料以形成 第一穿透电极；在包括所述第一穿透电极的所述第一硅衬底的第一表面上沉积 绝缘膜，以及构图所述绝缘膜以形成感应孔和与所述第一穿孔对齐的第二穿 孔；在所述感应孔和所述第二穿孔的内壁中沉积第二屏障金属，在所述感应孔 和所述第二穿孔中掩模第二金属材料，以及平坦化所述第二金属材料以形成感 应器和第二穿透电极；以及在所述绝缘膜上沉积保护膜以及执行晶背研磨(back grind)工艺，使得所述第一穿透电极从所述硅衬底的第二表面暴露， 所述第二表面与所述第一表面相对。应该理解，本发明上面的概述和下面的详细说明都是示例性和解释性的， 仅意欲对所要求保护的本发明提供进一步解释。
包括于本申请提供对本发明更好的理解并在此结合为本申请的一部分的附图示出了本发明的实施方式，并且与具体实施方式
一起用于解释本发明的原 理。图1A至图1C是横截面视图，其示出了根据本发明的示例性实施方式使 用SIP制造感应器的方法。
具体实施方式
在以下文中，将参照图1A至图1C详细描述本发明的优选实施方式。在 整个附图中，尽可能使用相同的附图标记表示相同或相似的特征。将参照图1A至图1C描述根据本发明的各种实施方式的配置和操作。将 在至少一个实施方式中描述在图1A至图1C中示出并做以下文中描述的配置 和操作，但是不意欲限制本发明的精神和范围。图1A至图1C是横截面视图，其示出了根据本发明的实施方式使用SIP 制造感应器的方法。如图1A所示，构图硅衬底100以形成第一穿孔。第一穿孔的深度为约50 至500pm，以及第一穿孔的临界尺寸(CD)为约1至10pm。随后，使用金属 薄膜沉积方法，诸如物理气相沉积(PVD)方法、溅射方法、蒸发方法、激光 烧蚀方法、原子层沉积(ALD)方法或气相沉积(CVD)方法，将屏障(barrier) 金属102，诸如Ti、 TiN、 Ti/TiN、 Ta、 TaN、 Ta/TaN、 TaN/Ta、 Co、 Co化合 物、Ni、 Ni化合物、W、 W化合物或氮化物，以约20至1000埃的厚度沉积 于第一穿孔的内壁上。之后，基于平板，使用金属薄膜沉积方法，诸如PVD方法、溅射方法、 蒸发方法、激光烧蚀方法、电镀铜(ECP)方法、ALD方法或CVD方法，将 诸如A1、 Al化合物、Cu、 Cu化合物、W或W化合物的金属材料以约50至 900|im厚度掩埋入第一穿孔中，并且使用化学机械抛光(CMP)方法或反蚀 刻方法平坦化以形成第一穿透电极104。如图1B所示，使用CVD装置(或PVD装置)和电炉，将绝缘膜106沉 积于硅衬底100的第一表面上，其中在硅衬底100中形成第一穿透电极104。 通过沉积介电材料，诸如Si02、 BPSG (硼磷硅玻璃)、TEOS (四乙基原硅 酸盐)、SiN或低k材料，形成具有约l至10nm的厚度的绝缘膜106。之后， 构图绝缘膜106以形成感应孔和与第一穿孔对齐第二穿孔。使用金属薄膜沉积 方法，诸如PVD方法、溅射方法、蒸发方法、激光烧蚀方法、ALD方法或 CVD方法，以约20至1000埃的厚度，将屏障金属102，诸如Ti、 TiN、 Ti/TiN、 Ta、 TaN、 Ta/TaN、 TaN/Ta、 Co、 Co化合物、Ni、 Ni化合物、W、 W化合 物或氮化物沉积在感应孔和第二穿孔的内壁上。
之后，基于平板，使用金属薄膜沉积方法，诸如PVD方法、溅射方法、蒸发方法、激光烧蚀方法、ECP方法、ALD方法或CVD方法，将金属材料， 诸如A1、 Al化合物、Cu、 Cu化合物、W或W化合物以2至2(^im的厚度掩 埋入感应孔和第二穿孔中，并且使用CMP方法或反蚀刻(etch-back)方法平 坦化以形成感应器110和第二穿透电极108。如图1C所示，将保护膜112，诸如Si02、 BPSG、 TEOS、 SiN沉积于绝 缘膜106上，其中在该绝缘膜106中使用CVD方法(或PVD方法)和电炉以 约0.3至5pm的厚度形成感应器110和第二穿透电极108。之后，通过对硅衬 底IOO执行晶背研磨工艺，将第一穿透电极104从硅衬底100的第二薄膜暴露， 第二表面与第一表面相对。同时，硅衬底100的厚度变为约50至50(Him。如上所述，根据使用SIP装置感应器的方法，有可能简化RF器件的设计 和制造工艺并可能产生感应器库(library)。很显然，在不脱离本发明的精神或者范围的情况下，本领域的普通技术人 员可以对本发明进行各种修改和变型。因此，本发明旨在覆盖所有落入所附权 利要求及其等效物范围内的对本发明进行的修改和变型。
权利要求
1、 一种使用系统级封装技术制造感应器的方法，该方法包含 构图硅衬底以形成第一穿孔，在所述第一穿孔的内壁中沉积第一屏障金属，在所述穿孔中掩埋第一金属材料，以及平坦化所述金属材料以形成第一穿 透电极；在包括所述第一穿透电极的所述第一硅衬底的第一表面上沉积绝缘膜，以 及构图所述绝缘膜以形成感应孔和与所述第一穿孔对齐的第二穿孔；在所述感应孔和所述第二穿孔的内壁中沉积第二屏障金属，在所述感应孔 和所述第二穿孔中掩埋第二金属材料，以及平坦化所述第二金属材料以形成感 应器和第二穿透电极；以及在所述绝缘膜上沉积保护膜以及执行晶背研磨工艺，使得所述第一穿透电 极人人所述硅衬底的第二表面暴露，所述第二表面与所述第一表面相对。
2、 根据权利要求1所述的方法，其特征在于，所述第一穿孔的深度为约 50至500pm，以及所述第一穿孔的临界尺寸为约1至10pm。
3、 根据权利要求1所述的方法，其特征在于，沉积第一和第二屏障金属 的步骤包含沉积包括Ti、 TiN、 Ti/TiN、 Ta、 TaN、 Ta/TaN、 TaN/Ta、 Co、 Co化合物、Ni、 Ni化合物、W、 W化合物和氮化物的至少其中之一的金属， 以及使用包括物理气相沉积(PVD)方法、溅射方法、蒸发方法、激光烧蚀方法、 原子层沉积(ALD)方法和化学气相沉积(CVD)方法的至少其中之一，沉积具有 约20至1000埃厚度的所述第一和第二屏障金属。
4、 根据权利要求1所述的方法，其特征在于沉积第一屏障金属包含基于平板，使用包括PVD方法、溅射方法、蒸 发方法、激光烧蚀方法、电镀铜(ECP)方法、ALD方法和CVD方法中的至 少其中一种薄膜沉积方法，以约50至900pm厚度掩埋包括Al、 Al化合物、 Cu、 Cu化合物、W或W化合物的至少其中之一的所述第一金属材料于所述第一 穿7L中；以及平坦化所述第一金属材料的步骤包含使用化学机械抛光(CMP)或反蚀刻 方》去以形成所述第一穿透电极。
5、 根据权利要求1所述的方法，其特征在于，所述绝缘膜包含SiQ2、BPSG、 TEOS、 SiN、和低k材料的至少其中之一，并且使用电炉和包括CVD方法和 PVD方法的任意一种金属薄膜沉积方法形成具有约1至10pm的厚度。 6、根据权利要求1所述的方法，其特征在于沉积第二屏障金属的步骤包含基于平板，使用包括PVD方法、溅射方 法、蒸发方法、激光烧蚀方法、ECP方法、ALD方法和CVD方法中的至少其 中一种薄膜沉积方法，以约2至20m的厚度掩埋包括Al、 Al化合物、Cu、 Cu 化合物、W或W化合物于所述感应孔和所述第二穿孔中；以及使用CMP方法或反蚀刻方法平坦化所述金属材料以形成感应器和所述第 二穿透电极。
全文摘要
本发明提供了一种使用系统级封装(SIP)技术制造感应器的方法，该方法包括在硅衬底中形成第一穿透电极；在硅衬底的第一表面上沉积绝缘膜。以及构图该绝缘膜以形成感应孔和与第一穿透孔对齐的第二穿透孔；在该感应孔中形成感应器和在该第二穿孔中形成第二穿透电极；以及在该绝缘膜上沉积保护膜并执行晶背研磨工艺，使得第一穿透电极从硅衬底的第二表面暴露，第二表面与第一表面相对。
文档编号H01L21/02GK101145511SQ20071014568
公开日2008年3月19日 申请日期2007年9月13日 优先权日2006年9月13日
发明者韩载元 申请人:东部高科股份有限公司