专利名称：感应器及其制造方法
技术领域：
本发明的实施例涉及一种感应器及其制造方法。
技术背景随着无线移动通信领域的快速发展，已经需要高频电源，并且对 以高频工作的器件和电路的需求增加了。高频区域中使用的器件可以被分为射频(RF)部件和/或集成电路(IC's)。此外，随着高级制造工艺的发展，互补金属氧化物半导体(CMOS) 电路具有好的高频特性。因为CMOS的制造技术基于硅，所以它可以 使用成熟的制造工艺制造低成本芯片，并可以集成以中频带工作的电 路和数字电路和/或逻辑电路，作为系统，例如芯片上系统(SOC)的一部 分。因此，CMOS技术已经被认为是用于制造单一RF芯片的合适的工 艺技术。同时，该RF IC技术结合了器件制造技术、电路设计技术和高频 封装技术。只有当各个技术平衡发展时，才可以开发出有竞争力的 RF-CMOS器件。为了保持竞争力， 一个重要的事情是减少制造成本。 为此，工艺可以被简单化和稳定化。RF-CMOS或双极/双CMOS器件 的主要组成部分是RF MOSFET、感应器、变抗器、金属-绝缘体-金属 (MIM)电容和电阻。具体地说，虽然感应器在射频芯片是不可缺少的，但它占据了任 何单一器件的芯片的最大区域。感应器在它的高频特性上还具有许多限制，这是由于取决于周边材料、结构和内部材料的寄生电容和电阻 部件。
现有技术通常应用平面螺旋几何结构以制造感应器。换句话说， 使用某些几何结构在二维平面上实现器件或IC的顶层金属层，这些几 何结构由长方形类型、八角形类型和圆形类型等表示。虽然这样各种 类型的感应器可以稍微改进基于类型的感应系数，但每种感应器占据 了高频芯片中相对大的面积。发明内容本发明的实施例提供一种具有简单制造方法的感应器。一个实施例提供一种在芯片内占用小的面积的感应器。各种其它 实施例提供了由于寄生电容的减少而具有优秀电性能的感应器。根据一个实施例的一种用于制造感应器的方法包括以下步骤形 成第一光致抗蚀剂图案；使用第一光致抗蚀剂图案作为掩模将杂质离 子注入衬底，以形成感应器区和衬垫区，该衬垫区被配置为在感应器 区两端施加电流；形成第二光致抗蚀剂图案，以暴露与感应器区具有 预定间隔的位置；以及通过使用第二光致抗蚀剂图案作为掩模注入与感应器区中相同类型的杂质离子来形成暴露位置中的安全区。根据本发明的实施例的感应器包括第一杂质注入区，其包括多 个蛇形图案，该蛇形图案中，每个蛇形图案的至少一部分与另一蛇形部分的一部分在特定方向上重叠；以及衬垫区，其包括具有与第一杂质注入区相同的杂质离子(以及，在一个实施例中，具有相同的剂量) 的第二杂质注入区，该衬垫区被配置为施加电流在该第一杂质注入区 的两端。
图1至图4是说明根据实施例的用于制造感应器的方法的图；以及
图5至图7是从感应器的上端观察的图。
具体实施方式
在下文，将参考附图详细地描述根据本发明的实施例的感应器及 其制造方法。在一个实施例中，感应器是通过以预定图案向晶片注入杂质离子而形成的。感应器是RF IC中使用的核心部件，该RF IC用于各种电子 设备，例如移动电话、电子笔记本和个人数字助理(PDA)、摄录一体机 和数字摄像机。通常根据微型化、减少的重量和减少的厚度的趋向在 晶片的表面上实现该感应器。因为可以通过离子注入的方法形成感应器，所以感应器可以被小 型化，并且它的制造过程很简单。此外，因为该感应器形成在晶片上， 所以现有的无源器件可以被制造在单一芯片上。图1至图4是说明根据本发明的一个实施例的用于制造感应器的 方法的图；以及图5和6是从该感应器的上端观察的图。如图1所示，用于保护衬底IO(例如，硅片)的表面的氧化膜11首 先形成在衬底10上。氧化膜11可以通过热氧化工艺、化学气相淀积 (CVD)、等离子辅助CVD工艺等形成大约100A的厚度。同时，诸如 晶体管、电容、电阻等的各种器件可以形成在该衬底10上。并且，如图2所示，可以以预定形状形成用于形成感应器区的光 致抗蚀剂图案12。然后，在杂质离子被注入到感应器区之后，移除光 致抗蚀剂图案12。该杂质离子执行与现有技术的金属感应器图案相同 的功能，并且感应器是通过将杂质离子注入由光致抗蚀剂图案12暴露 的区域中而形成的。 该感应器可以具有其中形成多个弯曲部分(例如，蛇形图案)的平面 螺旋几何结构，其中该几何结构可以具有各种形状，例如长方形、八 角形和圆形等。作为杂质离子，可以使用P型杂质硼(B)，或也可以使 用N型杂质磷(P)和/或砷。优选地，用于以高剂量或高浓度注入感应器区的杂质离子，例如，从lxl0"至lxl021/cm2、从lxlO"至lxl021/cm2、 或从lxl(T至lxl()2Vcm2等。感应器杂质离子区的蛇形形状由光致抗蚀剂图案12提供，其被示 于图6中。如图6所示，杂质离子的注入形成感应器杂质区13和用于 有线连接的电连接的衬垫16。图3示出沿图6的线A-A'的横截面。图6的轴线A-A'还定义 了感应器杂质区13(例如，感应器杂质区13的下半区)的蛇形图案的长 轴(或预定方向)。可以在图6中看到，当沿着页面平面观察时，感应器 杂质区13的下半区中的蛇形图案与感应器杂质区13的上半区中的蛇 形图案重叠。如上所述，根据一个实施例的用于制造感应器的方法以预定图案 将杂质离子注入衬底10中，以形成感应器杂质区13和被配置为施加 电流到杂质区13两端的衬垫16，使得可以形成感应器。然后，金属线被连接到衬垫16，并且可以选择使用公知的技术用 于形成该金属线，这里省略它的详细说明。同时，由于形成感应器的杂质区13之间的寄生电容的增加，所以 感应器的Q因数变低，并且自谐振频率性能恶化，以致于感应器难以 满足RF器件的某些预定性能要求。换句话说，本发明的另一实施例形 成安全区，用于最小化杂质区13的不同部分之间的干扰。如图4所示，形成用于形成安全区的具有预定形状的光致抗蚀剂
图案14，然后在注入杂质离子之后移除该光致抗蚀剂图案14。这时候， 注入杂质离子的衬底10的区域是与形成感应器的杂质区13以预定间隔分隔开来的区域。通常，该预定间隔是至少一个临界尺寸(CD)，或光致抗蚀剂图案的最小宽度，可以通过用于制造工艺的光刻法设备形 成该光致抗蚀剂图案。此外，作为用于形成安全杂质区的杂质离子，可以使用硼(B)、磷 (P)和砷(as)，如上所述。该杂质是导电杂质，其通常与注入形成感应器 的杂质区13的杂质相同(或相同类型)。图5示出安全区是通过注入杂质离子形成的。杂质离子在安全区 15中的散布深度优选地是从杂质区13的深度的40%至60%。安全区 15的形状(由光致抗蚀剂图案14定义)示于图7中。如图7所示，通过 离子注入形成安全区15。图5示出沿图7的线B-B'的横截面。安全区15可以减少杂质区13之间的互相干扰，其中它抑制杂质 区13之间的电场和磁场。换句话说，在杂质区13和安全区15中，发 生相同的电场，减少或防止杂质区13中的电场的损失。如上所述，本发明的实施例形成预定图案的感应器区，其在衬底 IO上具有多个蛇形部分或曲线，以形成感应器。此外，在一些实施例中，形成具有相同杂质离子的安全区15以减 少或防止感应器区13中的电场的损失，改进感应器的性能。具体地说，安全杂质区15的散布深度可以在杂质区13的深度的 40%到60%的范围之内，最小化杂质区13中的电场的损失。
通过根据本发明的实施例的制造感应器的方法，通过将杂质离子 注入到衬底中来形成感应器，其优点是制造方法简单。此外，本发明 可以提供一种在芯片内占用最小面积的感应器，以及由于寄生电容的 减少或最小化，可以提供具有优秀电性能的感应器。本说明书中所指的任何"一个实施例"、"实施例"、"示例实 施例"等是指结合实施例描述的特定的特征、结构或特性被包含于本 发明的至少一个实施例中。说明书中的各个位置出现的这些术语不是 必须都指相同的实施例。另外，当结合任何实施例描述特定的特征、 结构或特性时，可以认为结合其他实施例来实现这样的特征、结构或 特性是落入本领域技术人员理解的范围内的。尽管已参考许多示例的实施例描述了实施例，但应当理解，本领 域技术人员可设计出许多落入本发明公开原理的精神和范围内的其他 修改和实施例。更具体地，在本公开、附图和附加权利要求的范围内 对部件部分和/或元件结合布局进行多种变化和修改都是可能的。除了 对部件部分和/或布局的变化和修改之外，替换的使用对于本领域技术 人员也是显而易见的。
权利要求
1.一种用于制造感应器的方法，包括形成第一光致抗蚀剂图案；使用所述第一光致抗蚀剂图案作为掩模将第一杂质离子注入到衬底，以形成感应器区和衬垫区，所述衬垫区被配置为在所述感应器区的两端施加电流；形成第二光致抗蚀剂图案，以暴露与所述杂质区具有预定间隔的位置；以及通过使用所述第二光致抗蚀剂图案作为掩模注入与第一杂质离子相同类型的第二杂质离子来形成暴露位置中的安全区。
2. 根据权利要求1所述的方法，进一步包括在所述衬底上形成氧 化膜。
3. 根据权利要求l所述的方法，其中，所述感应器区包括多个蛇 形部分。
4. 根据权利要求3所述的方法，其中，每个蛇形部分的至少一部 分与另一蛇形部分的一部分在特定方向上重叠。
5. 根据权利要求l所述的方法，其中，所述第一和第二杂质离子 包含硼(B)或磷(P)。
6. 根据权利要求1所述的方法，其中，所述感应器区包括平面螺 旋几何结构。
7. 根据权利要求1所述的方法，其中，所述安全区具有所述感应 器区的散布深度的从40%到60%的深度。
8. —种感应器，包括第一杂质注入区，其包括多个蛇形图案，在所述蛇形图案中，每 个蛇形图案的至少一部分与另一蛇形部分的一部分在特定方向上重 叠；以及衬垫区，其包括具有与第一杂质注入区相同的第二杂质注入区， 所述衬垫区被配置为施加电流在所述第一杂质注入区的两端。
9. 根据权利要求8所述的感应器，进一步包括安全区，其与所述 第一杂质注入区隔开，并包含与所述第一杂质注入区相同的杂质离子。
10. 根据权利要求8所述的感应器，其中，所述杂质离子是硼(B) 或磷(P)。
11. 根据权利要求8所述的感应器，其中，所述第一杂质注入区 包括平面螺旋几何结构。
12. 根据权利要求9所述的感应器，其中，所述安全区具有所述 第一杂质注入区的散布深度的从40%到60%的深度。
全文摘要
一种感应器及其制造方法，根据一个实施例的一种用于制造感应器的方法包括以下步骤形成第一光致抗蚀剂图案；通过第一光致抗蚀剂图案的方式将杂质离子注入衬底，以形成形成感应器的杂质区，并形成衬垫区，该衬垫区施加电流在杂质区的两端；形成第二光致抗蚀剂图案，以暴露与杂质区区具有预定间隔的位置；以及通过第二光致抗蚀剂图案的方式注入与所述杂质离子相同的杂质离子来形成与杂质区隔开的位置中的安全杂质区。
文档编号H01L21/02GK101159231SQ200710148558
公开日2008年4月9日 申请日期2007年8月29日 优先权日2006年8月29日
发明者郑智薰 申请人:东部高科股份有限公司