专利名称：影像感测芯片封装结构及其方法
技术领域：
本发明涉及一种半导体封装结构及其方法，且特别涉及一种影像感测芯
片(image sensor chip )封装结构及其方法。
背景技术：
近年来由于多媒体的蓬勃发展，数字影像使用愈趋频繁，相对应许多影 像处理装置的需求也愈来愈多。现今许多数字影像产品，包括电脑网路摄影 机(web camera),数字照相机(digital camera),甚至光学扫描器(scanner) 及影像电话等，皆是通过影像传感器(image sensor)来撷取影像。影像传感 器包括电荷耦合元件影像感测芯片(CCD image sensor chip)及互补式金属 氧化物半导体影像感测芯片(CMOS image sensor chip)等，可以灵敏地接 收影物(scene)所发出的光线，并将此光线转换为数字信号。由于这些影像 感测芯片需要接收光源，因此其封装方式与 一般电子产品有所不同。
传统影像感测芯片所使用的封装技术大部分是采用塑胶无接脚承载器 封装(Plastic Leadless Chip Carrier, PLCC )技术或是陶瓷无接脚承载器封装 (Ceramic Leadless Chip Carrier, CLCC )技术。以陶瓷无接脚承载器封装技 术为例，传统的影像感测芯片封装结构是由陶瓷基座、影像感测芯片及玻璃 盖板所构成。影像感测芯片配置于陶瓷基座上，并透过引线接合(wire bonding)使影像感测芯片与陶瓷基座电性连接。此外，玻璃盖板组装至陶瓷 基座，并与陶瓷基座形成封闭空间来容纳影像感测芯片，用以保护影像感测 芯片及导线，而光线则可穿过玻璃盖板而到达影像感测芯片。
发明内容
本发明提供一种影像感测芯片封装结构，以减少影像感测芯片封装结构 的体积与厚度。
本发明提供一种影像感测芯片封装方法，可减少影像感测芯片封装结构 的体积与厚度。本发明提出一种影像感测芯片封装结构，其包括透光基板、芯片、密封 环及多个导电柱。透光基板具有多个贯孔。这些贯孔贯穿透光基板。芯片具
有主动面、影像感测区(image sensitive area)及多个芯片垫，其中影像感测 区与这些芯片垫位于主动面。密封环配置于芯片与透光基板之间，其中这些 密封环包围影像感测区与这些芯片垫。多个导电柱分别配置于这些贯孔内， 其中芯片透过这些芯片垫与这些导电柱电性连接。多个导电凸块分别配置于 这些芯片垫上，这些导电凸块分别连接这些导电柱。
在本发明的 一实施例中，上述的导电凸块的材料包括金。 在本发明的一实施例中，影像感测芯片封装结构还包括导通层。导通层 覆盖这些贯孔。
本发明提出一种影像感测芯片封装方法。提供透光基板。形成多个导电 柱于这些贯孔内。形成密封环于透光基板的下表面。提供芯片及将芯片的主 动面朝向透光基板的下表面而组装至透光基板。提供透光基板，透光基板具 有上表面、下表面及多个贯孔，这些贯孔贯穿透光基板而分别连接上表面及 下表面。提供芯片，芯片具有主动面、影像感测区及多个芯片垫，其中影像 感测区与这些芯片垫位于主动面。形成多个导电凸块，这些导电凸块分别配 置于这些芯片垫上，用以分别连接这些导电柱。将芯片的主动面朝向透光基 板的下表面而组装至透光基板时，芯片透过这些芯片垫与这些导电柱电性连 接，且密封环包围影像感测区与这些芯片垫。
在本发明的一实施例中，上述的形成多个导电柱之前，还包括形成导通 层于这些贯孔内、透光基板的上表面与下表面、形成多个柱状体于这些贯孔 内，其中这些柱状体分别填满这些贯孔以及透过导通层而溅镀及电镀形成导 电柱。
在本发明的一实施例中，上述的形成多个导电柱于这些贯孔内的步骤为 在柱状体的露出表面上、以及位于透光基板的上表面与下表面上的导通层上 形成金属层。形成光致抗蚀剂层于金属层上。对光致抗蚀剂层进行曝光与显 影以形成图案化光致抗蚀剂层。以图案化光致抗蚀剂层为蚀刻掩模，蚀刻图 案化光致抗蚀剂层之外的金属层，以形成这些导电柱。移除图案化光致抗蚀 剂层。移除导通层的多个分别位于透光基板的上表面与下表面的部分。
在本发明的一实施例中，上述的形成密封环于透光基板的下表面的外围 的步骤为形成支撑层于透光基板的下表面上。图案化支撑层，以形成密封环于下表面的外围。
在本发明的一实施例中，上述的支撑层的材料包括苯环丁烯
(Benzocyclobutene， BCB )。
在本发明的 一 实施例中，上述的这些导电柱的末端材料包括金。 在本发明的一实施例中，上述的透光基板的材料为玻璃。 在本发明的一实施例中，上述的金属层为复合层。金属层的材料包括钛 鴒及铜。
基于上述，本发明将芯片透过其芯片垫或芯片垫上的导电凸块与透光基 板的导电柱电性连接，故可节省传统引线接合所需要的空间，进而缩小影像 感测芯片封装结构的整体体积与厚度。另外，本发明将透光基板和芯片直接 接合，以形成芯片尺寸封装(Chip Size Package, CSP),更可达缩小影像感测 芯片封装结构的整体体积与厚度。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实 施例，并配合所附图式作详细说明如下。
图1是本发明的一实施例的一种影像感测芯片封装结构的示意图。 图2至图14绘示本发明的一实施例的一种影像感测芯片封装方法。
附图标记i兌明
100、 100A:影像感测芯片封装结构110:透光基板
110a:上表面110b:下表面
112:贯孔120:芯片
122:主动面124:影像感测区
126:芯片垫130:密封环
130，支撑层140，:柱状体
140:导电柱150:金属层
160:导通层170:光致抗蚀剂层
170，图案化光致抗蚀剂层180:导电凸块
200:可挠性电路板
具体实施方式
图1是本发明的一实施例的一种影像感测芯片封装结构的示意图。请参
考图l，本实施例的影像感测芯片封装结构100包括透光基板110、芯片120、 密封环130及多个导电柱140。透光基板110例如为厚度为0.3毫米的玻璃 基板。透光基板110具有上表面110a、下表面110b及多个贯孔112，且这些 贯孔112贯穿透光基板110以连接上表面110a与下表面110b。在本实施中， 这些贯孔的直径例如为0.1 ~ 0.2毫米。
芯片120具有主动面122、影像感测区124及多个芯片垫126,其中影 像感测区124与这些芯片垫126位于主动面122。在本实施例中，芯片120 可为互补式金属氧化物半导体(CMOS)影像感测芯片或是电荷耦合元件 (CCD)影像感测芯片。
密封环130配置于芯片120与透光基板110之间，且包围影像感测区124 与这些芯片垫126。密封环130与芯片120及透光基板IIO形成封闭空间， 以保护芯片120的影像感测区124。在本实施例中，密封环130的材料例如 为苯环丁烯(BCB)。
这些导电柱140分别配置于这些贯孔112内，其中芯片UO透过这些芯 片垫126与这些导电柱140电性连接。在本实施例中，导电柱140的末端材 料为金。
在本实施例中，影像感测芯片封装结构IOO还包括多个导电凸块180。 这些导电凸块180分别配置于这些芯片垫126上，且这些导电凸块180分别 连接这些导电柱140。在本实施例中，导电凸块180的材料为金，其厚度例 如为10 20微米。此外，导电凸块180与导电柱140的材料可选择相同，或 者，导电凸块180的材料可以选择焊料(solder)(例如锡或锡铅)，使得芯 片120与透光基板IIO之间具有良好的接合可靠度。
简言之，本实施例的影像感测芯片封装结构100，其芯片120的这些芯 片垫126上的导电凸块180与透光基板110的这些导电柱140电性连接，可 节省传统引线接合所需要的空间，且透光基板110和芯片120直接接合，形 成芯片尺寸封装(CSP),因此影像感测芯片封装结构IOO的体积与厚度能够 缩小。最终，影像感测芯片封装结构IOO可通过这些导电柱MO的相对较远 离芯片120的末端来连接可挠性电路板200。
图2至图14绘示本发明的一实施例的一种影像感测芯片封装方法。请 先参考图2，依照本实施例的影像感测芯片封装方法，首先，提供透光基板110。透光基板110具有上表面110a、相对于上表面110a的下表面110b及 多个贯孔112。这些贯孔112贯穿透光基板110而连接上表面110a及下表面 110b。
请参考图3,接着，形成导通层160于这些贯孔112内、透光基板110 的上表面110a与下表面110b，其中导通层160的形成方式可为賊镀，其材 料可为钬鴒及铜，而其厚度例如分別为800 1000埃及2000 3000埃。
请参考图4,接着，以真空印刷方式将环氧树脂(Epoxy)填入这些贯孔112 内且完全塞满，形成多个柱状体140'。详细而言，这些柱状体140，分别配置 于这些贯孔112内，且这些柱状体140，的两端与形成于透光基板110的上表 面110a与下表面110b的导通层160实质上切齐。
请参考图5,接着，在柱状体140，完成后，透过导通层160，在透光基 板110的上表面110a与下表面110b以溅镀及电镀方式形成金属层150，其 中金属层150的材料可为钛钨及金，而金属层150的厚度例如分别为 800-1000埃及1~3孩i米。
接着，图案化上述金属层150。首先，请先同时参考图6与图7，通过 形成光致抗蚀剂层170于金属层150上，并对光致抗蚀剂层170进行曝光与 显影以形成图案化光致抗蚀剂层170，。接着，请同时参考图7与图8，以图 案化光致抗蚀剂层170，为蚀刻掩模，蚀刻图案化光致抗蚀剂层170，之外的金 属层150,之后，移除图案化光致抗蚀剂层170，。最后，请同时参考图9与 图10，移除导通层160的多个分别位于透光基板110的上表面110a与下表 面110b的部分。至此，由部分金属层150、导通层160以及柱状体140，所组 成的导电柱140大致形成。
请同时参考图11与图12，接着，形成密封环130于透光基板110的下 表面110b。在本实施例中，为了形成密封环130,首先，形成支撑层130， 于透光基板110的下表面110b上，接着，图案化支撑层130，，以形成密封 环130于下表面110b的外围。在本实施例中，支撑层130，的材料可为苯环 丁烯(BCB)，其厚度例如为15~25微米。
请参考图13，提供芯片120。在本实施例中，芯片120具有主动面l22、 影像感测区124及多个芯片垫126，其中影像感测区124与这些芯片垫126 位于主动面122。接着，形成多个导电凸块180，这些导电凸块180分别配 置于这些芯片垫126上，用以分别连接这些导电柱140。参考图14，最后，
8将芯片120的主动面122朝向透光基板110的下表面110b并利用晶片对晶 片接着(Wafer to Wafer Bonding)方式来组装，其中芯片120透过这些芯片 垫126上的这些导电凸块180与这些导电柱140电性连接，且这些密封环130 包围影像感测区124与这些芯片垫126。至此，影像感测芯片封装结构100A 大致完成。
综上所述，本发明将芯片透过芯片垫或芯片垫上的导电凸块与透光基板 的贯孔内的导电柱电性连接，故可节省传统引线接合所需要的空间，进而缩 小影像感测芯片封装结构的整体体积与厚度。同时，由于透光基板与芯片不 需要经由陶覺基座上的线路，而是以导电柱进行信号传递，因此可简化影像 感测芯片封装结构的电路布局。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属 技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的 更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。
权利要求
1.一种影像感测芯片封装结构，包括透光基板，具有多个贯孔，所述贯孔贯穿该透光基板；芯片，具有主动面、影像感测区及多个芯片垫，其中该影像感测区与所述芯片垫位于该主动面；密封环，配置于该芯片与该透光基板之间，其中所述密封环包围该影像感测区与所述芯片垫；多个导电柱，分别配置于所述贯孔内，其中该芯片透过所述芯片垫与所述导电柱电性连接；以及多个导电凸块，分别配置于所述芯片垫上，所述导电凸块分别连接所述导电柱。
2. 如权利要求1所述的影像感测芯片封装结构，其中所述导电凸块的材 料包括金。
3. 如权利要求1所述的影像感测芯片封装结构，还包括 导通层，覆盖所述贯孔。
4. 一种影像感测芯片封装方法，包括提供透光基板，该透光基板具有上表面、下表面及多个贯孔，所述贯孔 贯穿该透光基板；形成多个导电柱于所述贯孔内；形成密封环于该透光基板的该下表面；提供芯片，该芯片具有主动面、影像感测区及多个芯片垫，其中该影像感测区与所述芯片垫位于该主动面；形成多个导电凸块，所述导电凸块分别配置于所述芯片垫上，用以分别 连接所述导电柱；以及将该芯片的该主动面朝向该透光基纟反的该下表面而组装至该透光基才反， 该芯片透过所述芯片垫与所述导电柱电性连接，且所述密封环包围该影像感 测区与所述芯片垫。
5. 如权利要求4所迷的影像感测芯片封装方法，其中形成多个导电柱之 前7还包括形成导通层于所述贯孔内、该透光基^l的该上表面与该下表面；形成多个柱状体于所述贯孔内，所述柱状体分别填满所述贯孔；以及 透过该导通层而溅镀及电镀形成导电柱。
6. 如权利要求5所述的影像感测芯片封装方法，其中形成多个导电柱于 所述贯孔内的步骤包括在该柱状体的露出表面、以及位于该透光基板的上表面与下表面上的该 导通层上形成金属层；形成光致抗蚀剂层于该金属层上；对该光致抗蚀剂层进行曝光与显影以形成图案化光致抗蚀剂层； 以该图案化光致抗蚀剂层为蚀刻掩模，蚀刻该图案化光致抗蚀剂层之外 的该金属层，以形成所述导电柱；移除该图案化光致抗蚀剂层；以及移除该导通层的多个分别位于该透光基板的该上表面与该下表面的部分。
7. 如权利要求4所述的影像感测芯片封装方法，其中形成密封环于该透 光基板的该下表面的外围的步骤，包括形成支撑层于该透光基板的该下表面上；以及 图案化该支撑层，以形成密封环于该下表面的外围。
8. 如权利要求7所述的影像感测芯片封装方法，其中该支撑层的材料包 括苯环丁烯。
9. 如权利要求4所述的影像感测芯片封装方法，其中所述导电柱的末端 材料包括金。
10. 如权利要求4所述的影像感测芯片封装方法，其中该透光基板的材 泮十为工皮璃。
11. 如权利要求6所述的影像感测芯片封装方法，其中该金属层为复合 层，该金属层的材料包括钛钨及铜。
全文摘要
影像感测芯片封装结构及其方法。一种影像感测芯片封装结构，包括透光基板、芯片、密封环、多个导电柱以及多个导电凸块。透光基板具有多个贯孔。贯孔贯穿透光基板。芯片具有主动面、影像感测区及多个芯片垫，其中影像感测区与这些芯片垫位于主动面。密封环配置于芯片与透光基板之间，其中密封环包围影像感测区与这些芯片垫。导电柱分别配置于贯孔内，其中芯片透过这些芯片垫与这些导电柱电性连接。多个导电凸块分别配置于这些芯片垫上。这些导电凸块分别连接这些导电柱。
文档编号H01L27/146GK101626026SQ20081013607
公开日2010年1月13日 申请日期2008年7月11日 优先权日2008年7月11日
发明者吕致纬 申请人:欣兴电子股份有限公司