专利名称：影像感测元件及其制造方法
技术领域：
本发明涉及一种影像感测元件和其制造方法，特别涉及一种具有较少像素和像素间串扰(cross talk)的影像感测元件和其制造方法。
背景技术：
影像传感器将光信号转成电信号。现今，随着电脑和通讯工业的发展，高效率影像传感器的需求增加，且其可应用在各种领域，例如数字相机、摄录像机、个人通讯系统、游戏元件、监视器、医疗用的微相机、机器人等。影像传感器的单位像素将入射光转换成电信号，且使用光电转换器 (photoelectric converter)将对应量的光转换成电荷。此外，影像传感器的单位像素可经由读出操作复制影像信号。然而，入射光可能会形成不位于光电转换器的电荷，举例来说， 在互补式金属氧半晶体管(CM0Q影像传感器中，载子可移动至相邻像素的转换器且在该转换器进行转换，进而形成所熟知的像素与像素间的串扰(cross talk)。请参照图1，像素与像素间的串扰可分成以下种类一、光学串扰(optical crosstalk) A，其在反射光6射入光电转换器25的单位像素的相邻像素时发生，反射光6是通过金属导线M1、M2和M3的顶部和侧部反射形成，或者折射光是通过不均勻层或包括具有不同折射系数的内层绝缘层的多层结构折射形成；二、电子串扰(electrical crosstalk) B，其当长波长入射光7在单位像素的光电转换器2的下部或侧部产生的电荷传送至相邻单位像素的光电转换器2所产生。对于黑白影像传感器发生串扰时，会减低分辨率，导致影像变形。对于使用RGB的彩色滤光阵列(color filter array, CFA)，由于较长波长的红色光发生串扰的几率相当高，更会严重影响画质。再者，串扰会导致相邻像素的晕染效应(blooming effect)，使得影像模糊不清。
发明内容
根据上述，本发明提供一种影像感测元件，包括基底，具有第一导电型态；具有第一导电型态的外延层位于基底上，其中外延层包括对应于第一入射光的第一像素区和对应于第二入射光的第二像素区，其中第一入射光的波长大于第二入射光的波长；光二极管，设置于外延层的上部部分；用来减少影像感测元件的像素至像素间串扰的第一深阱，位于第二像素区中外延层的下部部分，其中外延层至少部分第一像素区中不包括第一深阱。本发明提供一种影像感测元件的制作方法，包括提供基底，具有第一导电型态；形成具有第一导电型态的外延层于基底上，其中外延层包括对应于第一入射光的第一像素区、对应于第二入射光的第二像素区和对应于第三入射光的第三像素区，其中第一入射光的波长大于第二入射光的波长，第二入射光的波长大于第三入射光的波长；使用掩模，进行注入工艺，形成第一深阱于外延层的下部部分，用来减少影像感测元件的像素间串扰，其中掩模对应于第一像素区的部分具有盖层，但对应于第二和第三像素区的部分暴露，所以注入可在外延层的第二和第三像素区形成第一深阱，外延层至少部分第一像素区中不包括第一深阱；及形成光二极管，在外延层的上部部分。为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下
图1显示传统影像感测元件的剖面图。图2显示影像传感器的像素，其包括申请人发现的问题。图3显示相对量子效率为纵轴，波长为横轴的R、G、B光的曲线图。图4A显示本发明实施例影像感测元件的绿色像素结构的剖面图。图4B显示本发明实施例影像感测元件的蓝色像素结构的剖面图。图4C显示本发明实施例影像感测元件的红色像素结构的剖面图。图5显示本发明实施例新颖的像素埋藏阱掩模。图6显示本发明另一实施例影像感测元件的红色像素结构的剖面图。图7显示本发明另一实施例影像感测元件的红色像素结构的剖面图。图8A显示本发明另一实施例影像感测元件的绿色像素结构的剖面图。图8B显示本发明另一实施例影像感测元件的蓝色像素结构的剖面图。图8C显示本发明另一实施例影像感测元件的红色像素结构的剖面图。图9A显示本发明又另一实施例影像感测元件的绿色像素结构的剖面图。图9B显示本发明又另一实施例影像感测元件的蓝色像素结构的剖面图。图9C显示本发明又另一实施例影像感测元件的红色像素结构的剖面图。图IOA显示本发明又另一实施例影像感测元件的绿色像素结构的剖面图。图IOB显示本发明又另一实施例影像感测元件的蓝色像素结构的剖面图。图IOC显示本发明又另一实施例影像感测元件的红色像素结构的剖面图。
具体实施例方式图2显示影像传感器的剖面图，揭示发明人发现的问题，并在以下会配合图2叙述此问题。请参照图2，在P型基底202上成长P型外延层204。包括N阱208和P型钉扎层210(pin layer)的光二极管206设置于P型外延层204，其一侧邻接传输栅极212。此像素的光二极管206以浅沟槽隔离214结构和P隔离阱216与其它像素隔离。为了抑制像素与像素间的串扰，P型外延层204进行离子注入，以在光二极管206下形成像素深P阱 218 (pixel deep ρ well, DPff)和像素深 N 阱 220 (pixel deep η well，DNW)。图3显示相对量子效率为纵轴，波长为横轴的R、G、B光的曲线图。如图所示，虽然上述技术可减少像素至像素的串扰，但此影像传感器对于长波长的光(红光)的量子效率较低。像素深P阱218和像素深N阱220形成电位的阻障，所以外延层204较深区域所产生的电荷被防止流入相邻像素的光二极管。因此，像素深P阱218和像素深N阱220阻碍了随机飘移电荷的像素间的串扰。举例来说，深P阱和深N阱自外延层表面3-10 μ m的深度可有最大的浓度，且其厚度可约为1_5μπι。在此，3-10 μ m的深度大体上和红光或与红光相近的光线的吸收深度大体上相同。当像素深P阱218和像素深N阱220自外延层204表面的深度变浅，扩散防止效应增加，因此，可减少串扰。然而，由于光二极管206亦变浅，对于例如红光的具有长波长的入射光(具有高光电转换效率)的感光度，在深区域可能降低。因此，虽然上述的方法减少了像素至像素的串扰，但牺牲了长波长光(特别是红光)的量子效率。此外，上述问题产生R、G、B量子效率间隙(gap)，阻碍信号的处理。图4A 4C显示本发明实施例绿色像素、蓝色像素和红色像素的剖面图，此实施例的技术可抑制串扰，且可维持够好的量子效率。图4A显示绿色像素结构，图4B显示蓝色像素结构，图4C显示红色像素结构。请参照图4A、图4B和图4C，提供基底402。在本实施例中，基底402可以是例如包括硼的P型基底。在基底402上成长P型外延层404。P型外延层404可掺杂硼。在本发明范例中，P型外延层404可以化学气相沉积法或分子束外延法 (molecular beam epitaxy,MBE)形成。在实施例中，P型外延层404的厚度可约为3_10 μ m。 使用新颖的像素埋藏阱掩模502 (如图5所示的掩模)注入P型外延层404，以形成深P阱 406和位于深P阱406下的深N阱408。值得注意的是，图5所示的掩模502对应红色像素区504具有盖层，对于绿色像素区506和蓝色像素区508暴露。因此，离子注入工艺仅可掺杂绿色像素区506和蓝色像素区508的外延层404，形成深P阱406和深N阱408，而至少部分的红色像素区504未掺杂。换句话说，本实施例的影像感测区在绿色像素区506和蓝色像素区508具有深P阱406和深N阱408，但至少部分的红色像素区504不包括深P阱和深N阱。红色像素区504中不包括深P阱和深N阱的区域410的尺寸可由产品规格和工艺条件决定。在实施例中，如图6所示，红色像素区中不包括深P阱和深N阱区域410a的尺寸小于像素区。在另一实施例中，如图7所示，红色像素区中不包括深P阱和深N阱区域 410b的尺寸大于像素区。请往回参照图4A、图4B和图4C，形成隔离结构412于外延层404中，隔离结构412 可以是浅沟槽隔离(STI)或场氧化层，隔离结构412以浅沟槽隔离(STI)为佳。使用离子注入工艺形成隔离P阱414于隔离结构412下。形成传输栅极416 (transfer gate)于外延层404的表面。在实施例中，传输栅极416可包括栅极电介质层418、位于栅极电介质层 418上的栅极导电层420和位于栅极导电层420侧壁的间隙壁422。传输栅极可以下列步骤形成首先，形成栅极电介质层418于外延层404上。接着，形成栅极导电层420于栅极电介质层418上。后续，以光刻和蚀刻工艺图案化栅极导电层420和栅极电介质层418。形成间隙壁层(未示出)于图案化的栅极导电层420和外延层404上，后续，非等向性蚀刻间隙壁层，以在图案化栅极导电层420的侧壁形成间隙壁422。对外延层404进行离子注入工艺，以形成N阱4M和P型钉扎层4 (pin layer)结构，从而形成光二极管428。本发明上述的影像感测元件可解决在深区域具有高光电转换效率的长波长入射光(例如红色光)感光度减低的问题。并且，本发明上述的影像感测元件和其制造方法相较于传统技术可改进量子效率，使红色、绿色和蓝色光有良好的平衡，且可在不增加多余工艺步骤和使像素表现产生负面的影响下，降低串扰。本发明上述实施例描述N型影像感测元件，然而，本发明不受限于N型影像感测元件，本发明亦可使用于P型影像感测元件。图8A 8C显示本发明实施例P型影像传感器的绿色像素、蓝色像素和红色像素的剖面图，此实施例的技术可抑制串扰，且可维持够好的量子效率。图8A显示绿色像素结构，图8B显示蓝色像素结构，图8C显示红色像素结构。请参照图8A、图8B和图8C，提供基底802。在本实施例802上成长N型外延层804。在实施例中，N型外延层804的厚度可约为3-10 μ m。使用新颖的像素埋藏阱掩模注入N型外延层804，以形成深N阱806和位于深 N阱806下的深P阱808。值得注意的是，像素埋藏阱掩模对应红色像素区810具有盖层， 对于绿色像素区812和蓝色像素区814暴露。因此，离子注入工艺仅可掺杂绿色像素区812 和蓝色像素区814的外延层804，以形成深N阱806和深P阱808，而至少部分的红色像素区810未掺杂。换句话说，本实施例的影像感侧区在绿色像素区812和蓝色像素区814具有深N阱806和深P阱808，但至少部分的红色像素区810不包括深N阱和深P阱。红色像素区中不包括深N阱806和深P阱808的区域816的尺寸可由产品规格和工艺条件决定。 在实施例中，红色像素区810中不包括深N阱806和深P阱808的区域816的尺寸小于像素区。在另一实施例中，红色像素区810中不包括深N阱和深P阱区域的尺寸大于像素区。如图8A、图8B和图8C所示，形成隔离结构818于外延层804中，隔离结构818可以是浅沟槽隔离(STI)或场氧化层，隔离结构818以浅沟槽隔离(STI)为佳。使用离子注入工艺形成隔离N阱820于隔离结构818下。形成传输栅极822 (transfer gate)于外延层804的表面。在实施例中，传输栅极822可包括栅极电介质层824、位于栅极电介质层拟4 上的栅极导电层拟6和位于栅极导电层拟6侧壁的间隙壁828。进行离子注入工艺，以形成 P阱830和N型钉扎层832 (pin layer)，从而形成光二极管834。图9A 9C显示本发明另一实施例影像传感器的绿色像素、蓝色像素和红色像素的剖面图，此实施例的技术可抑制串扰，且可维持足够好的量子效率。图9A显示绿色像素结构，图9B显示蓝色像素结构，图9C显示红色像素结构。图4A 4C的实施例与图9A 9C实施例的不同处为在图4A 4C的实施例中，部分的红色像素不包括深P阱和深N阱， 而在图9A 9C的实施例中，部分的红色像素仅不包括深P阱，但具有深N阱。请参照图9A 9C，提供基底902。在本实施例中，基底902可以是P型基底。在基底902上成长P型外延层904。在实施例中，P型外延层904的厚度可约为3-10 μ m。使用新颖的像素埋藏阱掩模注入P型外延层904，以形成深P阱906。值得注意的是，上述新颖的像素埋藏阱掩模所示的掩模对应红色像素区908具有盖层，对于绿色像素区910和蓝色像素区912暴露。因此，离子注入工艺仅可掺杂绿色像素区910和蓝色像素区912的外延层904，以形成深P阱906，而至少部分的红色像素区908未掺杂。此外，P型外延层904 还进行注入工艺，以在深P阱906下形成深N阱914。值得注意的是，此离子注入工艺掺杂绿色和蓝色像素区910、912的外延层904，形成深P阱906。亦即，本实施例的影像传感器在红色像素区908不包括深P阱，但包括深N阱914。值得注意的是，绿色和蓝色像素区包括深P阱906和深N阱914。请继续参照图9A 9C，形成隔离结构913于外延层904中。使用离子注入工艺形成隔离P阱916于隔离结构913下。形成传输栅极918 (transfergate)于外延层904的表面。对外延层进行离子注入工艺，以形成N阱920和P型钉扎层922 (pin layer)，从而形成光二极管924。图IOA IOC显示本发明又另一实施例影像传感器的绿色像素、蓝色像素和红色像素的剖面图，此实施例的技术可抑制串扰，且可维持够好的量子效率。图IOA显示绿色像素结构，图IOB显示蓝色像素结构，图IOC显示红色像素结构。图4A 4C的实施例与图IOA IOC实施例的不同处为在图4A 4C的实施例中，部分的红色像素不包括深P阱和深N阱，而在图IOA IOC的实施例中，部分的红色像素仅不包括深N阱，但具有深P阱。请参照图IOA 10C，提供基底1002。在本实施例中，基底1002可以是P型基底。 在基底1002上成长P型外延层1004。在实施例中，P型外延层1004的厚度可约为3_10 μ m。 注入P型外延层1004，以形成深P阱1006。值得注意的是，红色像素区1008、绿色像素区 1010和蓝色像素区1012中皆有深P阱。使用新颖的像素埋藏阱掩模注入P型外延层1004， 以在深P阱1006下形成深N阱1014。值得注意的是，上述新颖的像素埋藏阱掩模所示的掩模对应红色像素区1008具有盖层，对于绿色像素区1010和蓝色像素区1012暴露。因此， 离子注入工艺仅可掺杂绿色像素区1010和蓝色像素区1012的外延层1004，以形成深N阱 1014，而至少部分的红色像素区1008不包括深N阱。亦即，本实施例的影像传感器在红色像素区1008不包括深N阱，但包括深P阱1006。值得注意的是，绿色和蓝色像素区1010、 1012包括深P阱1006和深N阱1014。请继续参照图IOA 10C，形成隔离结构1013于外延层1004中。使用离子注入工艺形成隔离P阱1016于隔离结构1013下。形成传输栅极1018 (transfer gate)于外延层 1004的表面。对外延层1004进行离子注入工艺，以形成N阱1020和P型钉扎层1022 (pin layer)，从而形成光二极管10M。本发明上述的影像感测元件和其制造方法相较于传统技术可改进量子效率，使红色、绿色和蓝色光有良好的平衡，且可在不增加多余工艺步骤和对于像素表现负面的影响下，降低串扰。虽然本发明已揭露优选实施例如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许修改与变型，因此本发明的保护范围当视所附的权利要求所界定为准。
权利要求
1.一种影像感测元件，包括基底，具有第一导电型态；外延层，具有所述第一导电型态，位于所述基底上，其中所述外延层包括对应于第一入射光的第一像素区和对应于第二入射光的第二像素区，其中所述第一入射光的波长大于所述第二入射光的波长；光二极管，设置于所述外延层的上部部分；用来减少所述影像感测元件的像素至像素间串扰的第一深阱，位于所述第二像素区中所述外延层的下部部分，其中所述外延层的至少部分第一像素区中不包括所述第一深阱。
2.如权利要求1所述的影像感测元件，还包括对应于第三入射光的第三像素区，其中所述第二入射光的波长大于所述第三入射光的波长，且用来减少所述影像感测元件的像素间串扰的第一深阱，亦位于所述第三像素区中外延层的下部部分。
3.如权利要求2所述的影像感测元件，其中所述第一入射光是红色光、所述第二入射光是绿色光，及所述第三入射光是蓝色光。
4.如权利要求2所述的影像感测元件，其中所述第一深阱具有所述第一导电型态，且所述影像感测元件还包括有所述第二导电型态的第二深阱，位于所述第一深阱下。
5.如权利要求4所述的影像感测元件，其中所述第一导电型态是P型，所述第二导电型态是N型。
6.如权利要求2所述的影像感测元件，其中所述第二深阱至少设置于所述第二像素区和所述第三像素区，且至少部分所述第一像素区不包括所述第二深阱。
7.如权利要求1所述的影像感测元件，其中所述第一导电型态是N型。
8.如权利要求4所述的影像感测元件，其中所述第二深阱至少设置于所述第一、第二和第三像素区中，且所述第一像素区不包括所述第一深阱的部分，但包括所述第二深阱。
9.如权利要求2所述的影像感测元件，其中所述第一深阱具有第二导电型态，且所述影像感测元件还包括具有所述第一导电型态的第二深阱，大体上位于所述第一深阱上。
10.如权利要求9所述的影像感测元件，其中所述第二深阱至少设置于所述第一、第二和第三像素区中，且所述第一像素区不包括所述第一深阱的部分，但包括所述第二深阱。
11.如权利要求1所述的影像感测元件，其中不包括所述第一深阱的区域的尺寸小于所述第一像素区的尺寸。
12.如权利要求1所述的影像感测元件，其中不包括所述第一深阱的区域的尺寸大于所述第一像素区的尺寸。
13.如权利要求1所述的影像感测元件，其中所述光二极管包括第二导电型态的阱和所述第一导电型态的钉扎层。
14.如权利要求2所述的影像感测元件，其中所述第一、第二和第三像素区间是以隔离结构分隔，且所述隔离结构下方包括隔离阱。
15.一种影像感测元件的制作方法，包括提供基底，具有第一导电型态；形成具有所述第一导电型态的外延层于所述基底上，其中所述外延层包括对应于第一入射光的第一像素区、对应于第二入射光的第二像素区和对应于第三入射光的第三像素区，其中所述第一入射光的波长大于所述第二入射光的波长，所述第二入射光的波长大于所述第三入射光的波长；使用掩模，进行注入工艺，形成第一深阱于所述外延层的下部部分，用来减少所述影像感测元件的像素间串扰，其中所述掩模对应于所述第一像素区的部分具有盖层，但对应于所述第二和第三像素区的部分暴露，所以所述注入工艺可于所述外延层的第二和第三像素区形成所述第一深阱，所述外延层至少部分所述第一像素区中不包括所述第一深阱；以及形成光二极管，于所述外延层的上部部分；
16.如权利要求15所述的影像感测元件的制作方法，其中所述第一入射光是红色光、 所述第二入射光是绿色光，且所述第三入射光是蓝色光。
17.如权利要求15所述的影像感测元件的制作方法，还包括形成第二深阱于所述外延层的下部部分的第一深阱下，其中所述第一深阱是第一导电型态，所述第二深阱是第二导电型态。
18.如权利要求17所述的影像感测元件的制作方法，其中所述第一导电型态是P型，所述第二导电型态是N型。
19.如权利要求17所述的影像感测元件的制作方法，其中所述第二深阱至少设置于所述第二像素区和所述第三像素区中，且至少部分所述第一像素区不包括所述第二深阱。
20.如权利要求15所述的影像感测元件的制作方法，其中形成所述光二极管的步骤包括形成第二导电型态的阱和第一导电型态的钉扎层。
全文摘要
一种影像感测元件，包括基底，具有第一导电型态；外延层，具有第一导电型态，位于基底上，其中外延层包括对应于第一入射光的第一像素区和对应于第二入射光的第二像素区，其中第一入射光的波长大于第二入射光的波长；光二极管，设置于外延层的上部部分；用来减少影像感测元件的像素至像素间串扰的第一深阱，位于第二像素区中外延层的下部部分，其中外延层的至少部分第一像素区中不包括第一深阱。
文档编号H04N5/225GK102299160SQ201010216378
公开日2011年12月28日 申请日期2010年6月23日 优先权日2010年6月23日
发明者张中玮, 林积劭, 胡喻评, 黄芳铭 申请人:英属开曼群岛商恒景科技股份有限公司