专利名称：凸块结构及其制作方法
凸块结构及其制作方法
技术领域：
本发明是关于一种金属凸块结构及其制作方法，特别是关于一种凸块结构及其制
作方法。背景技术：
液晶显示器(Liquid Crystal display, LCD)的制程中包含有阵列(array)、晶胞 (cell)以及模组(module)等三段制程，其中模组段制程的主要目的是封装驱动IC，而模组 段制程又分为三个部分，其是分别为COG (chip on glass) 、 OLB (outer lead bonding)与 AOP(ACF on PCB) 。 LCM(LCD Module)三大段制程中，以COG模组构装技术具有高接合密度 及低成本的优点，为降低成本的重点设计。而所谓的覆晶玻璃(Chip onGlass ;C0G)乃为高 脚数(high pin count)及超细节距(fine pitch)平面显示器(Flat Panel Display)的 模组构装技术。此模组构装的技术特征为驱动IC讯号源及面板玻璃基板间具有最少接合 点且其不须使用可挠性基板，因此，可以克服巻带式封装(TCP)容易因弯折而产生引脚断 裂的现象，进而提高产品的可靠度。 传统的COG驱动IC中含有凸块(bump)，目的是为了要与LCD导通，让驱动IC的 讯号能顺利藉由凸块传送至LCD，以便作画素讯号的传输与画面的切换。请参阅图l，其是 传统的凸块结构，如图所示，传统的凸块结构包含有一表面上设置有一连接垫10的半导体 基底12，其中，连接垫10是以铝(Al)、金(Au)或其他合金等金属材质形成；一覆盖基底12 与部分连接垫10的保护层(passivation) 14，其是界定出连接垫10与外部电路电性连结的 位置；一位于保护层14与自保护层14显露出的连接垫10上的凸块下金属层16，其中，凸 块下金属层16其材质可为铝(Al)、钛(Ti)、钨(W)、金(Au)或其合金等金属材质形成；以 及一位于凸块下金属层16上的凸块18，其一般材质为金。在上述结构中，由于凸块20整体 为金属材质，对材料特性上而言在COG非导电胶(non-conductive film, NCF)制程上弹性 以及变形量会有明显不足。 因此为解决上述的缺点，衍生出一种崭新的智慧型凸块结构(smartbump)20，如图 2(a) 图2(b)所示。此种智慧型凸块结构20包含有一表面上设置有一连接垫21的半导 体基底22 ;—覆盖基底22与部分连接垫21的保护层(passivation) 23 ;—覆盖于保护层23 与部分自保护层23显露出的连接垫21上的PI层(弹性层)24，其是界定出连接垫21与外 部电路电性连结的位置；一位于PI层24与自PI层24显露出的连接垫21上的凸块下金属 层25 ;以及一位于凸块下金属层25上的凸块26。智慧型凸块结构20是于每一凸块26底 端形成一图案化岛状PI层24结构，以增加凸块整体的弹性与C0G NCF的制程稳定性。鉴 此，智慧型凸块结构20制作时，是需于对应凸块26的欲设置位置上先形成岛状PI层24。
但随着LCD画素的提高与IC设计与制程的进步，IC上所需容纳的pin数也大幅 度增加，因此IC也必须持续往细微间距(fine pitch)的趋势发展，相对地，凸块的宽度必 须縮减以容纳更多的细微间距。 一般而言，fin印itch IC凸块间距通常低于20iim，而现今 因PI层 料的曝光、显影能力之间距的极限值是20 m，在这样的间距极限下，将使得间距为a(a < 20iim)的岛状弹性层在制作上面临一大瓶颈。 有鉴于此，本发明遂针对上述现有技术的缺失，提出一种崭新的凸块结构及其制 作方法，以有效克服上述的这些问题。
发明内容
本发明的主要目的在于提供一种凸块结构及其制作方法，其是利用一较大尺度 (> 20iim)的弹性层图案化制程，以形成至少一弹性层，来提供凸块适当的弹性与变形量， 以使凸块结构能够适用于细微间距的ic。 本发明的另一 目的在于提供一种凸块结构及其制作方法，其锯齿状弹性层有利于 后续制程使用异方向性导电胶电性接合时，多余的导电胶进行排胶。 为达上述的目的，本发明提供一种凸块结构，其包含有一表面上形成有数个连接 垫的半导体基底；一保护层，其是覆盖于该基底上，保护层对应于每一该连接垫具有一开 口，以露出部分连接垫，以供作为电性连接位置；一位于保护层上的弹性层；以及数个凸 块，其每一是设于对应这些电性连接位置上，且延伸至弹性层上。 本发明还提供一种凸块结构，其包含有一半导体基底，其上形成有数个连接垫；一 弹性层，其是位于半导体基底之上；以及数个凸块，其是设于对应该电性连接的连接垫上， 且延伸至该弹性层。 本发明还提供一种凸块的制作方法，其包含有形成数个连接垫于一半导体基底 上；形成一弹性层于一半导体基底上；以及形成数个凸块对应于该些连接垫之上，且延伸 至该弹性层。 综上所述，本发明利用一较大尺度(> 20iim)图案化制程，以形成一图案化弹性 层，来提供凸块适当的弹性与变形量，以使smart bump结构能够适用于fine pitch的IC ; 其锯齿状弹性层有利于后续制程使用异方向性导电胶电性接合时，多余的导电胶进行排 胶。
图1是现有的金属凸块的结构示意图。
图2(a)是现有的智慧型凸块的结构示意图。
图2(b)是现有的智慧型凸块的俯视示意图。 图3(a)至图3(c)是各为本发明的智慧型凸块的第一具体实施例立体示意图、剖 视图与结构布局示意图。 图4是本发明的第一具体实施例的制作步骤流程图。 图5(a)至图5(c)是各为本发明的智慧型凸块的第二具体实施例立体示意图、剖 视图与结构布局示意图。 图6是本发明的智慧型凸块的弹性层的另一种实施例示意图。 图7(a)是本发明的智慧型凸块的又一具体实施例示意图。 图7(b)是图7(a)的俯视图。 10连接垫 20智慧型凸块结构 12半导体基底 21连接垫
14保护层22基底
16凸块下金属层23保护层
18凸块24 PI层
25凸块下金属层54保护层26凸块56电性连接位置30智慧型凸块58弹性层32连接垫60凸块34半导体基底61凸块下金属层36保护层62弹性层38电性连接位置64连接垫40第一弹性层65电性连接位置42第二弹性层66基底44凸块68保护层45凸块下金属层70弹性层50连接垫72凸块52基底74凸块下金属层 以下藉由具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其 所达成的功效。
具体实施方式
本发明的第一实施例的智慧型凸块结构的主要精神所在是架构在先前技术的智
慧型结构设计下，为因应IC持续往细微间距的趋势发展时，细微间距IC凸块间距需低于
20iim，而弹性层间距的显影蚀刻极限为20ym的情况下，提供一种崭新的智慧型凸块结构
让凸块代工厂(bumping house)有更多裕度，顺利形成智慧型凸块结构。 请一并参阅图3(a) 图3(c)，其为本发明的第一实施例的立体示意图、截线bb'
段的剖视图与结构布局(layout)示意图。在这个实施例中与现有的smart bump的主要技
术差异点在于本发明的一图案化弹性层上承载着至少二个凸块结构。 如图所示，本发明的智慧型凸块30的结构包含有一表面上设置有数个连接垫32 的半导体基底34 ;—覆盖于基底34上的保护层36，此保护层36对应于每一该32具有一开 口，以露出部分连接垫32，来形成数个电性连接位置38 ;—覆盖于保护层36上的第一弹性 层40，第一弹性层40同时也延伸至电性连接位置38的第一侧；一第二弹性层42，其同样也 覆盖于保护层36上且延伸至电性连接位置38的第二侧，第一弹性层40与第二弹性层42 的材质为非导电材且具有优于金属材的弹性特性，例如聚亚酰胺(PI);以及数个凸块44， 其中每一凸块44是设于对应电性连接位置38的位置上且两端各延伸至第一弹性层40与 第二弹性层42上。更者，上述凸块44更包含有一凸块下金属45。 在上述的结构下，数个凸块44的第一侧端将会同时位于第一弹性层40上，而第二 侧端将同位于第二弹性层42上，也就是第一弹性层40将承受所有凸块44第一侧端的受 力，而第二弹性层42则承受凸块44第二侧端的所有受力，由于第一弹性层40与第二弹性 层42的材质选用以具有优于金属材的弹性特性，因此可提供金属材质的凸块44在后续电
5性接合制程时增加弹性与变形的空间。在本发明的第一实施例中，弹性层仅需图案化为长 形的第一弹性层40与第二弹性层44结构，而无须曝光显影形成如图2(b)的不连续岛状结 构，而有效的避免了弹性层蚀刻极限间距(a)的限制。 而上述实施例的制作步骤，请参阅图4，其是上述实施例的步骤流程图，首先如步 骤SI所述，于一半导体基底34上形成数个连接垫32 ;接续如步骤S2所述，于基底34上形 成一保护层36，此保护层36对应于每一该32具有一开口 ，以露出部分连接垫32，作为数个 电性连接位置38 ;如步骤S3所述，于保护层36上形成一延伸至电性连接位置38第一侧上 的第一弹性层40，并且于保护层36上形成一延伸至电性连接位置38第二侧上的第二弹性 层42 ;最后，如步骤S4所述，于对应于连接垫32的位置上形成数个凸块44，且凸块44两端 各自延伸至该第一弹性层40与该第二弹性层42。 请一并参阅图5(a) 图5(c)，其为本发明的第二实施例的立体示意图、截线cc' 段的剖视图与结构布局示意图。在此具体实施例中是将现有smart bump结构的弹性层进 行适当调整，以应后续凸块在电性接合时所受之压力变化与变形量的来设计。如图所示，此 实施例的金属凸块的结构包含有一表面上设置有数个连接垫50的半导体基底52 ;—覆盖 于基底52上的保护层54，此保护层54对应于每一该连接垫50具有一开口，以露出部分连 接垫，来形成数个电性连接位置56 ;—覆盖于保护层上的图案化弹性层58，此图案化弹性 层58同时也延伸至部分电性连接位置，图案化弹性层58的材质可以为PI，且此弹性层58 的图案可定义为一锯齿状图案；以及数个凸块60，其中每一凸块60是设于对应电性连接位 置56的位置上且延伸至图案化弹性层58，以使凸块60与自图案化弹性层58显露出的电性 连接位置56形成电性连接并利用延伸覆盖的部分图案化弹性层58，来提供每一凸块弹性 与变形空间。而凸块60更包含有一凸块下金属层61。 在上述的结构下，仅需对弹性层进行相对于图2的不连续岛状结构为较大尺度的 图案化制程，鉴此避免了对弹性层进行过小间距(a)的蚀刻。 请参阅图6，其是本发明的弹性层的另一种锯齿状图案化弹性层的示意图，图5的 弹性层58与图6的弹性层62的图案差异，乃是应后续制程中凸块在电性接合时所受的压 力变化来设计，以提高该凸块整体的弹性。此外，锯齿状的图案也利于后续制程时异方向性 导电胶的排胶。 请参阅图7(a)与图7(b)，其是本发明又一实施例的结构示意图与俯视示意图。如 图所示，此实施例包含有一表面上形成有数个连接垫64的半导体基底66 ;—覆盖于基底66 上的保护层68，其对应于连接垫64具有一开口，以露出部分连接垫64，供作为数个电性连 接位置65 ;—位于保护层68上的弹性层70 ;以及一位于电性连接位置上并延伸至弹性层 的凸块72。而上述凸块72更包含有一凸块下金属层74。此实施例不同于先前实施例的特 点是在于弹性层仅位于保护层上，并无延伸至电性连接位置上。 综上所述，本发明是提供一种崭新的凸块结构及其制作方法，其包含有一表面上 形成有数个连接垫的半导体基底；一覆盖于基底上的保护层，其对应于每一连接垫具有一 开口，以露出部分连接垫，供作为数个电性连接位置；至少一位于保护层上的一弹性层；以 及数个凸块，其每一设于对应电性连接位置上，且延伸至弹性层上，以提供凸块弹性与变形 量的空间。本发明利用一较大尺度(^20iim)图案化制程，以形成一图案化弹性层(平行 线状、长条状或锯齿状)，来提供凸块适当的弹性与变形量，以使smartbump结构能够适用于fine pitch的IC。 以上所述，仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围。故即 凡依本发明申请范围所述的特征及精神所为的均等变化或修饰，均应包括于本发明的申请 专利范围内。
权利要求
一种凸块结构，其包含有一半导体基底，其上形成有数个连接垫；一保护层，其是覆盖于该基底上，该保护层对应于每一该连接垫具有一开口，以露出部分该连接垫，作为数个电性连接位置；一弹性层，其是位于该保护层上；以及数个凸块，其每一是设于对应这些电性连接位置上，且延伸至该弹性层。
2. 如权利要求1所述的凸块结构，其特征在于该弹性层的材质为聚亚酰胺(PI)。
3. 如权利要求1所述的凸块结构，其特征在于该凸块的材质为金或者铜。
4. 如权利要求1所述的凸块结构，其特征在于该弹性层是为一第一弹性层与一第二弹性层，且该第一弹性层与该第二弹性层是分设于该凸块底部两侧。
5. 如权利要求1所述的凸块结构，其特征在于该弹性层是非导电性材料。
6. 如权利要求1所述的凸块结构，其特征在于该弹性层还延伸至部分该电性连接位置上。
7. —种凸块结构，其包含有一半导体基底，其上形成有数个连接垫；一弹性层，其是位于半导体基底之上；以及数个凸块，其是设于对应该电性连接的连接垫上，且延伸至该弹性层。
8. 如权利要求7所述的凸块结构，其特征在于该弹性层的材质为聚亚酰胺(PI)。
9. 如权利要求7所述的凸块结构，其特征在于该凸块的材质为金或者铜。
10. 如权利要求7所述的凸块结构，其特征在于该弹性层是非导电性材料。
11. 如权利要求7所述的凸块结构，其特征在于该弹性层还延伸至部分该电性连接位置上。
12. —种制作超细微间距的凸块方法，其包含有形成数个连接垫于一半导体基底上；形成一弹性层于一半导体基底上；以及形成数个凸块对应于这些连接垫之上，且延伸至该弹性层。
全文摘要
一种凸块结构及其制作方法，其包含有一表面上形成有数个连接垫的半导体基底；一覆盖于基底上的保护层，其对应于每一连接垫具有一开口，以露出部分连接垫，作为电性连接位置；一位于保护层上的弹性层；以及数个凸块，其每一位于电性连接位置上，且延伸至弹性层上，以借由弹性层提供凸块弹性与变形量的空间。本发明利用一较大尺度(≥20μm)的弹性层图案化制程，来形成适当图案的弹性层，以使凸块结构能够适用于超细节距的IC元件。
文档编号H01L21/02GK101728346SQ20081016924
公开日2010年6月9日 申请日期2008年10月10日 优先权日2008年10月10日
发明者孙伟豪, 汤宝云 申请人:瀚宇彩晶股份有限公司