专利名称：：一种集成电路制造工艺中使间距缩小的材料图案化的方法
技术领域：
：本发明涉及一种集成电3各(integratedcircuits,ICs)以及半导体装置(semiconductordevices)的制造工艺。更具体地，本发明^是供了一种集成电路制造工艺中使间距缩小的材料图案化的方法。仅举例来说，本发明已应用于包括阵列(array)和外围区域(peripheryregions)的集成电路。但应该认识到本发明具有更广的应用性。例如，本发明可应厨于形成具有比最'J、特征尺寸更小的宽度和间隔的图案。
背景技术：
：集成电路已经从制作于单个硅晶片上的少数互连元件发展到数百万个元件。为了取得覆杂性和电路密度(如，在指定的晶片面积上能放置的元件的数目)的改良，最小元件的特征尺寸，即所知的元件"几何学"，已经随着各代的IC变得更小。现在，半导体装置以小于十分之一微米宽的特征制作。由于用于IC制作的各制造工艺和设备具有一定限度，将元件制作得更小是非常具挑战性的。公知的制造工艺通常受限于可重复制作的最小特征尺寸。例如，通常用于测量重复线与间隔的尺寸的集成电路的元件间距(pitch)，经常会受限于光刻设备和制造工艺。当半间距小于65纳米，特别是小于45纳米时，光刻制造工艺通常变得很困难。由此可见，上述现有的集成电路制造工艺中缩小间距的方法在方法及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此，需要一种不受限于公知制造工艺设备和制造工艺的最小特征尺寸的改良的图案形成技术。如何能创设一种新的一种集成电路制造工艺中使间距缩小的材料图案化的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容本发明的目的在于，克服现有的集成电路制造工艺中缩小间距的方法存在的缺陷，而提供一种新的集成电路制造工艺中使间距缩小的材料图案化的方法，所要解决的技术问题是使其形成具有比最小特征尺寸更'J、的宽度和间隔的特征，非常适于实用。本发明的另一目的在于，克服现有的集成电路制造工艺中缩小间距的方法存在的缺陷，而提供一种新的集成电路制造工艺中使间距缩d、的材料图案化的方法，所要解决的技术问题是使其兼容于传统制造工艺技术而不需要实质上改变传统设备和制造工艺，以提供形成具有比最小特征尺寸更小的宽度和间隔的特征，从而更加适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种使间距缩小的材料图案化的方法，其包括以下步骤图案化在一基板上的一第一材料之上的一第二材料；转换所述已图案化的第二材料的一表面部分以形成一第三材料，其中，所述第三材料位于所述剩余的已图案化的第二材料的周围；移除所述剩余的已图案化的第二材料和所述第三材料的其中一个以形成一掩模；以及使用所述掩模图案化所述第一材料。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中所述的移除步骤包括选择性地蚀刻所述第三材料或所述剩余的已图案化的第二材料。前述的方法，其更包括移除所述第三材料的一部分，以暴露所述剩余的已图案化的第二材料的一顶面。前述的方法，其中所述的移除所述第三材料的所述部分包括使用一化学机械研磨制造工艺。前述的方法，其中所述的移除所述第三材料的所述部分包括使用一蚀刻制造工艺。前述的方法，其中所述的转换步骤包括氧化所述已图案化的第二材料的所述表面部分。前述的方法，其中所述的第二材料包括一含硅材料。前所述的方法，其中所述的转换步骤包括氧化制造工艺、氮化制造工艺和金属硅化制造工艺之中的至少一种。前述的方法，其中所述的第三材料包括氮化硅、氧化硅和金属硅化物之中的至少一种。；前述的方法，其中所述的掩模包括硅、氧化硅、氮化硅和金属硅化物之中的至少一种。前述的方法，其还包括在所述已图案化的第二材料的至少一个间隙内形成一第四材料。前述的方法，其中所述的第二材料和所述第四材料为相同的材料。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种使间距缩小的材料图案化的方法，其包括以下步骤图案化覆盖于一基板之上的一第一材料；转换部分的所述第一材料以形成多个的第二材料；使用一第三材料填充相邻的第二材料之间的间隙；以及移除所述第一材料、所述第二材料和所述第三材料之中的至少一种以形成多个特4正和多个间隔。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中所述的特征或所述间隔的任意一者是通过所述转换'前述的;法，其中所述的第二材料-包括一含硅材料:、'前述的方法，其中所述的转换步骤包括氧化制造工艺、氮化制造工艺和金属硅化制造工名之中的-至少一种。-前述的方法，其中所述的第二材料包括氧化硅、氮化硅和金属硅化物之中的至少一种。前述的方法，其中所述的使用选择性的蚀刻制造工艺以移除选自所述第一材料和所述第二材料的其中之一。前述的方法，其更包括通过选择性地移除部分的所述第一材料和部分的所述第二材料以形成平面结构。本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下为达到上述目的，本发明提供了一种使材料图案化的方法。方法包括图案化在基板上的第一材料之上的第二材料。转换已图案化的第二材料的表面部分以形成第三材科和剩余的已图案化的第二材料，其中，第三材料位于剩余的已图案化的第二材料的周围。移除剩余的已图案化的第二材料和第三材料的其中一个以形成掩模。使用掩模图案化第一材料。在实施例中，移除步骤包括选择性地蚀刻第三材料或剩余的已图案化的第二材料。在另一个实施例中，此方法还包括移除部分的第三材料，以暴露剩余的已图案化的第二材料的顶面。在另一个实施例中，移除部分的第三材料包括使用化学机械研磨(CMP)制造工艺。在又一个实施例中，移除部分的第三材料包括使用蚀刻制造工艺。在一个实施例中，转换步骤包括氧化已图案化的第二才4料的表面部分。在另一个实施例中，第二材料包括含硅材料。在另一个实施例中，转换步骤包括氧化制造工艺、氮化制造工艺和金属硅化制造工艺中的至少一种。在又一个实施例中，第三材料包括氮化硅、氧化硅和金属硅化物中的至少一种。在一个实施例中，掩模包括硅、氧化硅、氮化硅和金属硅化物中的至少一种。在另一个实施例中，此方法还包括在已图案化的第二材料的至少一个间隙内形成第四材料。在另一个实施例中，第二材料和第四材料实质上是相同的材料。另外，为达到上述目的，本发明还提供了一种使材料图案化的方法。此方法包括图案化覆盖于基板之上的第一材料。转换部分的第一材料以形成多个的第二材料。将第三材料填充在相连的第二材料之间的间隙内。移除第一材料、第二材料和第三材料中的至少一种以形成多个特征和多个间隔。借由上述技术方案，本发明集成电路制造工艺中缩小间距的图案化的方法在传统技术之上实现了多个优点本技术提供了依赖于传统技术的易于使用的制造工艺。在特定的实施例中，可以使用本发明提供的方法缩小重复图案的间距。但此方法不只限于这种图案。在其它实施例中，本发明提供的方法可用于形成具有比最小特征尺寸更小的宽度和间隔的特征。另外，此方法可重复应用于形成甚至更小的特征尺寸，间隔或间距。由于关键尺寸是由本发-明提供的方-法中的化学丧应^^^，-辨以此方法-不-只-限子光刻制造工艺的最小特征尺寸。另外，方法提供了一种制造工艺，此制造工艺可兼容于传统制造工艺技术而不需要实质上改变传统设备和制造工艺。根据实施例而定，可以实现这些优点中的一个或多个。这些和其它的优点将在本说明书以及特别是下文中作进一步详细说明。综上所述，本发明是有关于一种使材料图案化的方法。此方法包括图案化在基板上的第一材料之上的第二材料。转换已图案化的第二材料的表面部分以形成第三材料和剩余的已图案化的第二材料，其中，第三材料位于剩余的已图案化的第二材料的周围。移除剩余的已图案化的第二材料和第三材料的其中一个以形成掩模。使用掩模图案化第一材料。本发明在技术上有显著的进步，具有明显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细i兌明如下。图1-图4是根据本发明的一实施例在集成电路中形成小特征的方法的简化截面示意图。图5是根据本发明的一实施例在图1-图4中所描述的方法的备选制造工艺的筒化截面示意图。图6-图IO是根据本发明的一实施例在集成电路中形成小特征的另一种方法的简化截面示意图。图11A-图IIC是显示根据本发明的一实施例在图1-图4和图6-图9的方法中可以实现的特征尺寸的简化示意图。图12A-图12G是根据本发明的实施例制作集成电路的方法的简化截面示意图。图13是显示使用根据本发明的图。101基板103绝缘材料204氧化多晶硅特征206多晶硅特征208氧化物区域210第二层多晶硅1261-基板1203氧化物层1205光刻胶层1207剩余的多晶硅特征1209多晶硅1231光刻胶层01:厚度说明书第5/ll页一实施例的方法形成的图案的简化俯视102下层104原始多晶硅特征205氧化物207氧化物区域209间隙301平面结构士-262--下层1204多晶娃层1206多晶硅特征1208氧化物层1221光刻胶层Sl:间隔Ll:宽度具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的方法其具体实施方式、方法、步骤、特征及其功效，详细说明如后。最小特征尺寸通常会限制使用公知设备和制造工艺(即制程，以下均称为制造工艺)可以制作的元件间距。已经提出多种技术以制作比最小特征尺寸更小的特征。这些技术经常包括形成间隙壁(spacers)并且通常比较复杂。这些技术的另一缺点是，其通常不能同时减少线特征的宽度和间隔。因此，需要一种改良的图案化的技术。根据实施例，本发明包括可使用的多种特征。这些特征包括以下方面1、用于比光刻(即微影，以下均称为光刻)的最小特征尺寸更小的线和间隔的技术；2、同时缩小线与间隔的尺寸；3、使用简单以及公知制造工艺设备和制造工艺的可重复的方法；以及4、用于比最小特征更小的多种线和间隔的尺寸的方法。如图所示，以上特征可存在于以下一个或多个实施例中。这些特征仅仅是例子，而不应该不恰当地限定本文的申请专利范围。任何熟习此技艺者当可作多种更动、修改与替代。图1-图4是根据本发明的一实施例在集成电路中形成小图案化特征的方法的简化截面示意图。这些图式仅仅是例子，而不应该不恰当地限定本文的申请专利范围。任何熟习此技艺者当可作其它更动、修改与替代。在特定的实施例中，小的图案化特征作为集成电路制作制造工艺的部分。如图i所示，此方法提供了基板ioi，其可包括半导体^i4良，如硅基板。另夕卜，基板101可包括使用公知集成电路制造工艺技术制作的元件结构。如图1所示的特定实施例中，基板101包括覆盖于下层102之上的一层绝缘材料103，如氧化物或氮化物。在一实施例中，下层102可包括公知集成电路元件结构。接下来，形成覆盖于基板101之上的第一层多晶硅(polysilicon)，并使用公知图案形成技术形成图案以形成原始多晶硅特-征厂如194。-这种公知恩案形成技术可-包-括光-刻和铂刻制造工艺-。在一实施例中，各多晶硅特征104包括如图1所示的侧壁和顶面。例如，多晶硅特征104具有宽度L，并且由间隔S与相邻的多晶硅特征分隔开。在特定的实施例中，多晶硅特征可以是在图案中包括线宽L和间隔S的重复的图案。在其它的实施例中，与多晶硅特征相关联的尺寸和间隔可以改变。在图2中，执行化学反应制造工艺转换多晶硅特征以形成氧化多晶硅特征，如204。在实施例中，化学反应制造工艺包括形成氧化物205的多晶硅热氧化。各氧化多晶硅特征包括具有宽度L1的夹在两个氧化物区域207和208之间的多晶硅特征206的第一区域。如所示，两个氧化物区域207和208各自的特征为厚度01。在氧化制造工艺中，在各原始多晶硅特征104的侧壁的多晶硅的第一厚度转换形成厚度为01的氧化物。如图2所示，将氧化多晶硅特征204与相邻的氧化多晶硅特征204之间的间隔指定为Sl。接下来，此方法包括形成覆盖于氧化多晶硅特征204和基板101之上的第二层多晶硅210。第二层多晶硅210填充相邻的氧化多晶硅特征之间的间隙。如图2所示，指定的间隙209具有间隔Sl。根据化学反应，在各尺寸之间可形成如下所述的某种关系。在图3中，此方法包括通过选择性地移除部分的第二层多晶硅210和部分的氧化多晶硅特征204，以形成实质上的平面结构301。在一实施例中，使用化学机械研磨制造工艺形成实质上的平面结构。在另一个实施例中，可以使用回蚀制造工艺。参考图2，移除部分的第二层多晶硅210和部分的氧化多晶硅特征204。暴露多晶硅特征206、氧化物区域207和氧化物区域208的顶面以形成实质上的平面结构。如图3所示，实质上的平面结构包括多晶硅(如206)和氧化物(如207)的可替代特征。根据一实施例，可形成如下所述的多晶硅特征的图案或氧化物特征的图案。在图4中，根据特定的实施例，此方法包括从实质上的平面结构301上移除多晶硅以形成氧化物特征(如207)的图案。这里可以使用公知蚀刻制造工艺。例如，使用对多晶硅比对氧化物显示出更好的蚀刻选择性的蚀刻制造工艺是有利的。可看到氧化物特征的数量在比原始的多晶硅特征(如图1中的104)的数量多。另外，如下所述，可以将氧化物特征的宽度制作得比原始的多晶硅特征(如104)的宽度更小。图5是根据本发明的一实施例在图1-图4中所描述的方法的备选制造工艺的筒化截面示意图。如图所示，方法包括将氧化物从图3中的实质上的平面结构301上移除以形成多晶硅特征(如图5中的206)图案。这里可以使用公知蚀刻制造工艺。可看到多晶硅特征的数量比原始的多晶硅特征(如图1中的104)的数量多。如下所述，可以将多晶硅特征(如206)的宽度制作得比原始的多晶硅特征(如104)的宽度更小。在硅的热氧化中，一定量的硅可以转换成另一定量的氧化物。所消耗的硅与所合成的氧化物的量比大约为0.44。再参阅图2所示，将体积转换比(volumeconversionratio)指定为VCR，可以建立以下关系(1)Ll=L-2*(01*VCR)(2)Sl=S-2*(01*(卜VCR))(3)L+S=L1+S1+2*01上文中特征的原始尺寸=L,间隔的原始尺寸-S，Ll表示反应后的特征材料的宽度，01表示所形成的新材料的厚度，且Sl是转换后的特征之间的间隔。根据本发明的实施例，这些参数可以用来形成包括特征尺寸和间隔的不同组合的图案。如图4中特定的例子，图案的间距实质上是图1中图案间距的一半。进一步，图4中的线宽(即等同于图2中的Ol)比图1中的线宽L更小。图4中的间隔(即图2中的Sl)比图1中的间隔S更小。相似地，图5中的间距、线宽和间隔分别比图1中的间距、线宽和间隔更小。当然，如下所述，也可以有其它的变更和-#^^图6-图IO是根据本发明的一实施例在集成电路制造工艺中形成小特征的另一种方法的简化截面示意图。此方法包括与上述方法相似的制造工艺。通过调整氧化制造工艺，可在所合成的多晶硅的侧壁上形成氧化物的不同厚度Ol。因此，可以获得图9中的氧化物图案的宽度与间隔或图10中的多晶硅图案的宽度与间隔的不同组合。图11A-图11C是显示根据本发明的一实施例在图1-图10的方法中可以实现的特征尺寸的简化示意图。图11A-图IIC是一些例子，其显示了通过改变初始的宽度L、初始的间隔S和氧化物厚度01可以获得的合成宽度Ll和间隔Sl。例如，在图11A中，L=98纳米，且S=122纳米。Ll和Sl作为01的函数列于下表l中，其中，单位是纳米。表1<table>tableseeoriginaldocumentpage11</column></row><table>在图11B中，L=103纳米，且S下表2中(单位为纳米)表2<table>tableseeoriginaldocumentpage11</column></row><table>在图11C中，L=108纳米，且S=112纳米。Ll和Sl作为01的函数列于下表3中(单位为纳米)表3<table>tableseeoriginaldocumentpage11</column></row><table>如上所述，特征宽度和间隔的不同组合可以通过选择原始的宽度和间隔以及氧化物厚度获得。例如，最终尺寸L1、01和Sl可满足下列条件之(1)L1=01=S1(2)L1=01#S1(3)L1#01=S1(4)L1=S1#01(5)L1-01^S1根据本发明的实施例，体积转换比(VCR)也可通过选择不同的化学反应制造工艺来改变。在一实施例中，化学反应可以是氧化制造工艺或其它消耗Si的制造工艺以形成第二材料并缩小间隔。例如，可以使用硅氮化制造工艺形成氮化硅。在另一个实施例中，可以使用硅氧氮化制造工艺以形成氮氧化硅(SiON)。在某些实施例中，图1中的初始特征可形成于多晶硅、单晶硅、未掺杂的硅或"#-杂的趁中。在其它实施例中，f1-中的初始特征可形威亍金属层，且化学反应可以是金属硅化制造工艺(metalsilicidationprocess)。在各种实施例中，金属可包括铂、镍、钴、钛、钽、铂或钼等。于是，公知硅化制造工艺可用于选定的金属以形成金属硅化物(metalsi1icide)。根据本发明的实施例在基板上形成图案的方法可简要^L述如下(1)提供基板；(2)形成覆盖于基板之上的第一材料的第一层；(3)图案化第一材料的第一层以形成第一组多个第一材料特征，第一组多个第一材料特征均具有侧壁和顶面；(4)执行化学反应制造工艺，转换第一组多个第一材料特征以形成相应的多个转换特征，将位于各个第一组多个第一材料特征的侧壁的第一材料的第一厚度转换以形成第二材料的第二厚度，各转换特征包括夹在第二材料的两个区域之间的第一材料区域，第二材料的两个区域各自的特征为具有第二厚度；(5)形成覆盖于转换特征和基板之上的第一材料的第二层，第一材料的第二层填充相邻的转换特征之间的间隙；以及(6)通过选择性地移除一部分的第一材料的第二层和一部分的转换特征以形成实质上的平面结构，实质上的平面结构包括第二组多个第一材料区域，第二组在数量上比第一组多，实质上的平面结构还包括第三组多个第二材料区域，第三组在数量上比第一组多。此方法还包括使用第二组多个第一材料区域或第三组多个第二材料区域形成图案的选择。在特定的实施例中，此方法包括从实质上的平面结构上移除第二材料以形成第二组多个第一材料特征。在另一个实施例中，此方法包括从实质上的平面结构上移除第一材料以形成第三组多个第二材料特征。上述的制造工艺顺序提供了根据本发明的实施例形成图案的方法。如所示，此方法使用包括执行化学反应方法的制造工艺的组合以及填充和平面化制造工艺的组合，以形成具有缩小的图案宽度和间隔的特征。上文参考图1-图10讨论了一些实施例。也可提供其它备选方案，增加制造工艺，移除一个或多个步骤，或改变一个或多个制造工艺的顺序，而不偏离本申请专利范围。可以通过本说明书了解本发明方法的进一步的细节。图12A-图12G是使用根据本发明的一实施例如上所概述的图案形成方法制作集成电路的方法的简化截面示意图。这些图式仅仅是例子，而不应该不恰当地限定本文的申请专利范围。任何熟习此技艺者当可作其它更动、修改与替代。在特定的实施例中，形成图案方法被应用于制作包括阵列区域和外围区域的集成电路的制造工若中。如所示，图12A-闺12G各图中的左截面图贯穿于阵列区域而右截面图在外围区域。截面图并不一定是按比例尺绘制的，特别地，在右截面图和左截面图中的相同层或区域的实际尺寸可能并不相同。在图12A中，在基板上已图案化的方法包括提供基板1201。在特定的实施例中，基板包括覆盖于下层1202上的氧化物层1203。在例子中，下层是硅化鵠(WSix)或多晶硅(PL)层，但可包括任何其它适用于集成电路应用的材料或元件结构。此方法包括形成覆盖于基板之上的第一材料的第一层。如所示，100纳米的多晶硅层1204形成于图12A的基板上。接下来，光刻胶层1205形成并进行图案化，且在图12B中用于图案化多晶硅层1204以形成第一组多个多晶硅特征1206。多晶硅特征1206各具有侧面和顶面。在图12C中，执行氧化制造工艺以转换多晶硅特征形成氧化多晶硅特征。氧化多晶硅特征各包括覆盖于剩余的多晶硅特征1207之上的氧化物层1208。然后形成多晶硅1209的第二层，；t^于氧化多晶硅特征和14l之上，并填充相邻的转化特征之间的间隙。在图12D中，此方法包括使用化学机械研磨制造工艺(CMP)形成实质上的平面结构，以暴露多晶硅层的顶部和氧化物层的顶面。接下来，在12E中，通过光刻胶层1221遮掩左边的阵列区域，同时右边的外围区域的光刻胶层1221被选择性地图案化。在图12G中，执行多晶硅蚀刻以移除外围区域中暴露的多晶硅。然后移除光刻胶并执行氧化物蚀刻。这里，暴露的多晶硅特征作为硬质掩模(即罩幕，以下均称为掩模)使用，用于蚀刻基板内的氧化物层1203,如图12G所示。在备选的实施例中，紧随图12D中的制造工艺之后执行图中的制造工艺。这里，执行氧化物CMP或氧化物回蚀制造工艺以暴露多晶硅的顶面。然后，通过光刻胶层1231遮掩左边的阵列区域，同时右边的外围区域的光刻胶层(1231)被选择性地图案化。然后，执行与图12G相关联的制造工艺，将多晶硅特征作为硬质掩模使用，以蚀刻基板内的氧化物层。在图12A-图12G中可知，将形成图案的方法应用于集成电路制造工艺，其中，阵列区域可包括重复的图案。在特定的实施例中，重复图案的间距可通过本发明提供的方法减小。但此方法不仅限于这种图案。例如，图13是显示根据本发明的一实施例形成图案的方法的简化俯视图。在特定的实施例中，位于左边的原始特征可包括公知图案化制造工艺中用到的最小特征尺寸。在右边，形成了多个特征，这些特征包括比左边的原始特征的宽度和间隔更小的宽度和间隔。如所见，本发明提供的方法可用于形成具有比最小特征尺寸更小的宽度和间隔的特征。另外，此方法可重复应用于形成甚至更小的特征尺寸、间隔和间距。由于关键尺寸是由化学反应决定的，所以此方法不限于传统制造工艺的最小特征尺寸。以上戶斤-迷，Y又是本发明的净交1'圭买施例而已，并非只十本发明1'乍1'壬1'可形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。权利要求1、一种使间距缩小的材料图案化的方法，其特征在于其包括以下步骤图案化在一基板上的一第一材料之上的一第二材料；转换所述已图案化的第二材料的一表面部分以形成一第三材料，其中，所述第三材料位于所述剩余的已图案化的第二材料的周围；移除所述剩余的已图案化的第二材料和所述第三材料的其中一个以形成一掩模；以及使用所述掩模图案化所述第一材料。2、根据权利要求1所述的方法，其特征在于其中所述的移除步骤包括选#^生地蚀刻所述第三材料或所述剩余的已图案化的第二材料。3、根据权利要求1所述的方法，其特征在于其更包括移除所述第三材料的一部分，以暴露所述剩余的已图案化的第二材料的一顶面。4、根据权利要求3述的方法，其特征在于其中所述的移除所述第三材料的所述部分包括使用一化学机械研磨制造工艺。5、根据权利要求3述的方法，其特征在于其中所述的移除所述第三材料的所述部分包括使用一蚀刻制造工艺。6、根据权利要求1所述的方法，其特征在于其中所述的转换步骤包括氧化所述已图案化的第二材料的所述表面部分。7、根据权利要求1所述的方法，其特征在于其中所述的第二材料包括一含硅材料。8、根据权利要求1所述的方法，其特征在于其中所述的转换步骤包括氧化制造工艺、氮化制造工艺和金属硅化制造工艺之中的至少一种。9、根据权利要求1所迷.的方法，其特征在于其中所述的第三材料包括氮化硅、氧化硅和金属硅化物之中的至少一种。10、根据权利要求l所述的方法，其特征在于其中所述的掩模包括硅、氧化硅、氮化硅和金属硅化物之中的至少一种。11、根据权利要求1所述的方法，其特征在于其还包括在所述已图案化的第二材料的至少一个间隙内形成一第四材料。12、根据权利要求11所述的方法，其特征在于其中所述的第二材料和所述第四材料为相同的材料。13、一种使间距缩小的材料图案化的方法，其特征在于其包括以下步骤图案化覆盖于一基板之上的一第一材料；转换部分的所述第一材料以形成多个的第二材料；使用一第三材料填充相邻的第二材料之间的间隙；以及移除所述第一材料、所述第二材料和所述第三材料之中的至少一种以形成多个特征和多个间隔。14、根据权利要求13所述的方法，其特征在于其中所述的特征或所述间隔的任意一者是通过所述转换制造工艺形成的，且至少两个所述特征或两个所述间隔为预先确定的宽度。15、根据权利要求13所述的方法，其特征在于其中所述的第一材料包括一含硅材料。16、根据权利要求13所述的方法，其特征在于其中所述的转换步骤包括氧化制造工艺、氮化制造工艺和金属硅化制造工艺之中的至少一种。17、根据杈利要求l-3所述的方法，其特征在于其中所述妨第二材料包括氧化硅、氮化珪和金属硅化物之中的至少一种。18、根据权利要求13所述的方法，其特征在于其中所述的使用选择性的蚀刻制造工艺以移除选自所述第一材料和所述第二材料的其中之一。19、根据权利要求13所述的方法，其特征在于其更包括通过选择性地移除部分的所述第一材料和部分的所述第二材料以形成平面结构。全文摘要本发明是有关于一种集成电路制造工艺中使间距缩小的材料图案化的方法。此方法包括图案化在基板上的第一材料之上的第二材料。转换已图案化的第二材料的表面部分以形成第三材料和剩余的已图案化的第二材料，其中，第三材料位于剩余的已图案化的第二材料的周围。移除剩余的已图案化的第二材料和第三材料的其中一个以形成掩模。使用掩模图案化第一材料。文档编号H01L21/00GK101567305SQ200810187890公开日2009年10月28日申请日期2008年12月22日优先权日2008年4月25日发明者洪士平申请人:旺宏电子股份有限公司