集成电路发光器件、模块以及制造工艺的制作方法

专利名称：集成电路发光器件、模块以及制造工艺的制作方法
技术领域：
本专利申请涉及集成电路(IC)发光器件。
背景技术：
诸如发光二极管(LED)和激光二极管等的固态光源，与诸如白炽光或者荧光照明等的其它形式的照明相比具有显著的优势。例如，当LED或者激光二极管以红、绿和蓝元件的阵列布置时，它们能够用作白光光源或者彩色显示器。在这样的结构中，固态光源通常比传统的白炽灯或者荧光灯更高效并且产生更少的热。虽然固态照明具有一定的优势，但是用于固态照明的传统的半导体结构和器件相对昂贵。传统固态发光器件的高成本部分是因为传统固态发光器件的制造工艺复杂且耗时这一事实。制造工艺的细节受制于传统的固态发光器件的结构。参考图1，传统的LED结构100包括例如可以由蓝宝石、碳化硅或者尖晶石形成的衬底105。缓冲层110形成在衬底105上。缓冲层110主要充当润湿层(wetting layer)， 以促成对蓝宝石衬底光滑、均勻的覆盖。缓冲层110典型地由GaN、InGaN, AlN或者AlGaN 形成，并且具有大约100-500埃的厚度。典型地，使用金属有机物化学气相沉积(MOCVD)将缓冲层130沉积为薄的非晶层。ρ型掺杂的III-V族化合物层120形成在缓冲层110上。ρ型掺杂的III-V族化合物层120典型地由GaN制成。InGaN量子阱层130形成在ρ型掺杂的III-V族化合物层 120上。然后，活性III-V族化合物层140形成在InGaN量子阱层130上。η型掺杂的III-V 族化合物层150形成在层140上。对ρ型掺杂的III-V族化合物层120进行η型掺杂。ρ 型电极160(阳极(anode))形成在η型掺杂的III-V族化合物层150上。η型电极170(阴极(cathode))形成在第一 III-V族化合物层120上。与图1所示的器件相关的传统制造工艺的问题在于，需要一系列选择性蚀刻步骤以使阴极170能够在ρ型掺杂的III-V族化合物层120上形成。这些选择性蚀刻阶段复杂并且耗时，因此使整个制造工艺更加昂贵。传统制造工艺的另一个问题是，仅在将晶圆切割为芯片(切片)并且封装(例如， 引线接合)芯片之后进行用于检测制造缺陷以及确定器件特性的器件测试。换言之，测试针对各芯片分别进行。结果，即使有缺陷的芯片也被封装(因为在封装阶段尚未识别出它们)，这导致时间、精力和材料浪费在封装有缺陷的芯片。此外，需要对所有芯片分别测试使得整个制造工艺更耗时和复杂。另外，与图1中的器件相关的问题是，阴极170遮挡部分发射光使其不能从器件射出。这一效应降低了器件的整体效率。已用于减轻这一效应的方法是在制造工艺的最后从
5底部将衬底105研磨到非常小的厚度，以使光能够从衬底的底表面射出。然而，这使得制造工艺越发复杂和耗时，并且浪费衬底材料。

发明内容
这里介绍的是集成电路器件，可以是诸如LED等的的发光器件，其中，电极形成在器件的衬底的相反侧以及活性(发光)层的相反侧上。例如，第一电极(例如阳极)可以形成在生长在衬底的顶表面的活性层上，第二电极(例如阴极)形成在衬底的底表面上。该方法消除了对诸如传统LED制造工艺中为形成阴极的目的所采用的复杂、耗时且昂贵的多阶段选择性蚀刻工艺的需要。此外，因为该方法不需要衬底研磨，所以减少了材料(例如， 半导体衬底)的浪费。另外，因为电极之一形成在衬底的底表面，所以电极不会遮挡由器件的活性层生成的光。这里所述的在衬底的相反侧上形成电极还允许在半导体晶圆上形成多个这样的器件，其中，晶圆上的所有这样的器件能够在晶圆上共用它们的第一电极和第二电极。该方法允许在晶圆上对所有器件同时进行针对制造缺陷的测试，这简化和缩短了测试。此外，时间和精力不会浪费在封装(例如，引线接合)有缺陷的器件。另外，该技术允许在不使用任何引线接合的情况下，通过直接将这样的器件连接到安装衬底来将这样的器件封装为可操作模块，这进一步缩短和简化了制造工艺。


在附图中，以示例而非限制的方式示出本发明的一个以上实施方式，相同的附图标记表示相同的元件，其中图1是传统LED结构的截面图；图2是根据本申请的实施方式的发光器件的立体图；图3是发光器件的沿图2中的线A-A的截面图；图4是图3中的发光器件的顶部的详细的截面图；图5是图3中的发光器件的底部的详细的截面图；图6A是根据一个实施方式的发光器件沿图2中的线A-A的示意性截面图；图6B是根据可选实施方式的发光器件沿图2中的线A-A的示意性截面图；图7是根据本申请的在衬底上制造的2X2发光结构阵列的立体图；图8是发光结构的沿图7中的线B-B的局部截面图；图9A至9C是在形成图2和图6A、图6B的发光器件的不同步骤处的截面图；图10是示出发光器件的制造工艺的流程图；以及图11示出了用于将图2的发光器件封装为模块的技术。
具体实施例方式图2示出了根据这里介绍的技术的发光器件200的立体图。图3是发光器件200 的沿图2中的线A-A的截面图。该发光器件200包括半导体衬底205 ；形成在半导体衬底的顶表面的槽210 ；形成在槽210的边缘周围的第一电极(阳极)260 ；以及形成在衬底205 的底侧上的第二电极270。槽210的倾斜面允许发光器件200产生比传统LED器件高得多的发光强度。对支持图2所示的发光器件的结构、制造方法和理论的附加说明在同时待决的由S. Pan于2008年7月21日提交的题为“发光器件”的美国专利申请No. 12/177，114中给出，该美国专利申请的内容通过引用包含于此。参考图2至图5，发光器件200形成于具有上表面207(图4)的衬底205。发光器件200包括在衬底205中位于上表面207下方的槽210。槽210具有一个或多个相对于上表面207倾斜的槽表面213(图4)。槽210还可以具有与上表面207平行的底表面219。底表面219的面积可以被保持为小于一个槽表面213的面积的20%。衬底205可以具有金刚石型晶体结构并且可以是硅基的上表面207可以平行于(100)晶体平面(crystalline plane)。槽表面213可以平行于(111)晶体平面。可选地，上表面207可以平行于(111) 晶体平面，槽表面213可以平行于(100)晶体平面。由此，槽210在衬底205中可以具有倒金字塔或者截头倒金字塔的形状，该形状在上表面207中形成正方形的开口。内缘217形成在两个相邻的槽表面213的相交处。衬底205可以具有矩形形状或者正方形形状，衬底 205具有外缘208。发光器件200可以和一批其它发光器件一起制成在半导体晶圆上，并且可以切割发光器件200以形成独立的裸晶(die)。发光器件200可以具有由与上表面207 平行的平面中的平面区域限定的矩形裸晶形状或者正方形裸晶形状。发光器件200包括位于上表面207和槽表面213上的反射缓冲层215 ；位于反射缓冲层215上的下III-V族化合物层220 ；位于下III-V族化合物层220上的一个或多个量子阱层230，其中量子阱层230共同作为发光层；以及上III-V族化合物层M0。下III-V族化合物层220和上III-V族化合物层240均包括III族元素和V族元素。III族元素典型地为钾。V族元素典型地为氮。适于作为下III-V族化合物层220和上III-V族化合物层 240的III-V族化合物可以包括GaN或者InGaAIN。下III-V族化合物层220和上III-V族化合物层240可以分别为η型掺杂和ρ型掺杂。上III-V族化合物层240在槽表面213上方的部分称为倾斜上III-V族化合物层Μ0Α，并且被定位为相对于衬底205的上表面207 具有一定角度。发光器件200还包括在衬底205的底表面的下电极270，以及在上III-V族化合物层240上的上电极沈0。如图7所示，在一些实施方式中，在半导体晶圆700上形成包括多个发光器件200 的阵列。发光器件200可以位于半导体晶圆上的矩阵中。发光器件200可以共同作为单个的较大发光器件使用，或者它们能够通过切割和切片分离开以形成与发光器件200相同或者类似的物理上独立的发光器件。参考图6Α、图6Β和图8，器件200的发光层可以形成在位于衬底205中的槽210 上。衬底205可以由硅、氧化硅、氮化钾、碳化硅、蓝宝石或者玻璃形成。衬底205还可以由诸如硅层在玻璃上等的双层结构或者简单的绝缘体上硅结构(SOI)晶圆形成。硅层可以具有(100)上表面。硅层的厚度可以用于限定槽的深度。对于硅基衬底，衬底205可以具有在(100)晶体平面方向的上表面205Α。槽210的表面210Α、210Β可以沿着(111)晶体平面方向。衬底205还可以是掺杂的硅基衬底以形成导电衬底，这允许发光器件的第二电极270 位于衬底的相对于发光层的相反侧。衬底205还可以包括用于驱动和控制发光器件200的互补金属氧化物半导体(CM0Q材料和CMOS电路。反射缓冲层215形成在衬底205的表面205A以及槽210的倾斜表面210A、210B
上。反射缓冲层215的作用是将由发光量子阱层230发射的光反射到发光器件表面并且远离衬底205以防止发射的光被衬底205吸收。例如，衬底205可以是能够吸收可见光范围的光的掺杂的硅基导电衬底。在从发光量子阱230发射的光的光谱范围内，反射缓冲层215 可以具有高于30%、50%或者70%的反射系数。可以在温度保持在550°C到850°C范围内(诸如约700°C )的真空室内利用金属有机物化学气相沉积(MOCVD)、原子层沉积(ALD)、物理气相沉积(PVD)或者化学气相沉积 (CVD)在衬底205上沉积反射缓冲层215。反射缓冲层215是导电的。最常见的反射缓冲层由多层反射金属和它们的氮化物构成，以能够导电。根据材料对要反射的光的特定波长的反射系数来计算出每一层的厚度。反射缓冲层215可以具有大约200到200，000埃的厚度，例如1000到10，000埃。反射缓冲层215可以在衬底205上润湿并且形成均勻的层。反射缓冲层215还可以具有如下的晶体结构，该晶体结构具有与衬底205和下III-V族化合物层220外延匹配(以下说明)的晶格。反射缓冲层215的PVD、CVD、MOCVD或者ALD形成可能涉及TaN或者TiN的使用以及10-100埃的层厚度。原子层沉积(ALD)是“纳米”技术，从而允许以精确受控的方式沉积几纳米的超薄膜。ALD具有自我限制的原子逐层生长的有益特征，并且非常适形 (conformal)于衬底。对于发光器件中缓冲层的形成，ALD可以使用诸如液态卤化物或者蒸气形式的有机金属化合物等的两个或更多个前体。ALD可以包括加热以将前体分解成反应物。前体之一还可以为等离子体气体。对于通过每个周期沉积一层，因为周期的个数决定了原子层的层数并且因此决定所沉积的膜的精确厚度，ALD在超薄膜生长中提供了极大的精确度。因为ALD工艺在每个周期内精确地沉积一个原子层，对沉积工艺的整体控制达到了纳米量级。另外，ALD具有能够进行大致各向同性的沉积的优势。因此，ALD对于在V形槽中的倾斜表面210A和210B上以及U型槽中的竖直表面上沉积缓冲层是有益的。下III-V族化合物层220形成在反射缓冲层215上。下III-V族化合物层220可以由硅掺杂的n-GaN形成。下III-V族化合物层220可以具有1_50微米范围内的厚度，诸如10微米等。选择用于反射缓冲层215的材料以满足对高反射率、导电性以及与衬底205和下 III-V族化合物层220晶格匹配(lattice matching)的要求。例如，反射缓冲层215可以由Al、氮化铝、硅化铝、Ag、氧化银、Au、氮化金以及Al、Au和Ag的合金形成。反射缓冲层 215还可以由一种或多种诸如TaN、TiN、GaN、ZnO、AlN、HfN、AlAs或者SiC的材料形成。反射缓冲层215可以具有在200至200，000埃范围内的厚度，诸如1000到10，000埃等。每一反射层215包括多个金属层及该金属的氮化物薄膜以对发射光的特定波长进行全反射。 每一金属层或者该金属的氮化物层的厚度具有从薄膜材料的光学特性计算出的材料的单层的量级。量子阱层230形成在下III-V族化合物层220上。量子阱层230可以由厚度在 5-200埃范围内(诸如50埃)的hN或者InGaN制成。上III-V族化合物层240形成在量子阱层230上。上III-V族化合物层240可以由诸如AlaiGiia9N等的ρ型掺杂的GaN形成。上III-V族化合物层可以是厚度在0.1微米到10微米范围内(诸如1微米)的铝掺杂的P-GaN层Μ0。量子阱层230在下III-V族化合物层220和上III-V族化合物层MO 之间形成量子阱。可选地，导电层250形成在上III-V族化合物层240上。导电层250至少是部分透光的。适于用作导电层250的材料可以包括ITO或者诸如Ni/Au等的薄层ρ型欧姆金属。上电极沈0可以形成在导电层250上(或者当不存在导电层250时形成在上III-V 族化合物层240上)。下电极270形成在衬底205的底表面。如之前为便于说明在本说明书中假定的一样，上电极260和下电极270可以分别称为ρ型电极和η型电极，或者阳极和阴极。然而，注意在其它的实施方式中，上电极可以为η型(即阴极)，而下电极270为ρ型 (即阳极)。在导电层250中使用透光的ITO材料可以显著地增大电极260和上III-V族化合物层240之间的导电性，同时使发射自量子阱层230并从导电层250的上表面出射的光最大化。在下III-V族化合物层220和上III-V族化合物层240之间，量子阱层230可以对电载流子形成量子阱。可以在下电极270和上电极260之间施加电压以在量子阱层230 中生成电场，以激发在由量子阱层230所形成的量子阱中的载流子，从而在下III-V族化合物层220和上III-V族化合物层240之间形成针对电载流子的量子阱。被激发的载流子的复合能够导致发光。发光波长主要由量子阱层230中的材料的带隙决定。在本说明书中，术语“量子阱”指的是将诸如电子和空穴等的载荷子或者带电粒子限制在大致二维平面区域内的势阱。在半导体发光器件中，量子阱能够俘获被激发的电子和空穴，并限定当电子与空穴在量子阱中复合并且产生光子时发出的光的波长。在本说明书中，量子阱层可以包括均勻的层或者多个量子阱。例如，量子阱层(例如，层230)可以包括由 N、GaN、InGaN、AlGaN、InAlN或者AlInGaN制成的大致均勻的层。 量子阱层还可以包括限定一个或多个量子阱的多层结构。例如，量子阱可以由夹在两个GaN 层之间的InGaN、AlGaN、InAlN或者AlInGaN层形成。量子阱还可以由夹在GaN或者AlGaN 层之间的hGaN层形成。量子阱层可以包括一个如上所述限定量子阱的层结构，或者包括分别如上所述限定量子阱的层结构的堆叠体。InN的带隙大约为1. 9eV,低于GaN的大约为3. 4eV的带隙。InN或者InGaN层的较低的带隙可以限定用于俘获诸如电子和空穴等的载荷子的势阱。被俘获的电子和空穴能够复合以产生光子(发光)。因此，InN或者hGaN层中的带隙能够决定发光的颜色。换言之，能够通过调节InGaN中h和( 的组成来调整发光的颜色。例如，量子阱能够从InN层中产生红色发光，从5)Ga(0. ON层中产生绿色发光，以及从3)Ga(0. 7)N层中产生蓝色发光。在一个方面，所公开的发光器件可以包括具有彼此不平行的至少两个顶表面的半导体衬底；以及布置在这些顶表面之一上用以发光的发光层，该发光层的发光表面不平行于衬底的上述顶表面之一。当表述为一个层布置在另一个层“上”或“上方”时，这并不必然地意味着这两个层必须彼此直接接触；事实上，从本说明书的其它部分会进一步清楚，这两个层之间可以存在一个或多个另外的层。另一方面，所公开的发光器件可以包括衬底； 以及布置在衬底上用以发光的发光层，该发光层的发光表面的面积比其足部(footprint) 的面积大。另一方面，所公开的发光器件可以包括顶表面上形成有突起的衬底；以及布置在该突起上用以发光的发光层，该发光层的发光表面不平行于衬底的上述顶表面。晶圆700上的发光器件200可以共同作为集成发光器件使用。可选地，可以通过切割分离(如沿图8中的线观5)晶圆700上的发光器件200以形成独立的发光器件，每一个发光器件可以在各自的应用中通电发光。然而，注意，在切割之前，晶圆700上的发光器件200的上电极260物理上连续并且电气上形成单个节点，从而允许它们被连接至诸如用于测试目的等的共用外部电极。类似地，在切割之前，发光器件200的下电极270物理上连续并且电气上形成单个节点，从而允许它们被连接至诸如用于测试目的等的第二共用外部电极。现在，参考图6A、图6B、图9A至图9C和图10，将进一步说明根据一个实施方式的发光器件200的制造工艺。在图6A和图6B中示意性示出制造工艺的终产物作为发光器件 200。需要注意，通过使用槽作为发光结构的例子来说明该工艺。然而，该工艺还可以应用于其它类型的发光结构，诸如突起(例如，金字塔)和其它不同的结构，这些发光结构的倾斜表面不平行于它们各自的衬底的上表面。参考图10，首先，在制造工艺的步骤1001中，对于多个发光器件200，在Si (001) 晶圆的顶表面上进行晶向选择性湿法蚀刻以形成具有多个Si (111)次表面(sub-surface) 的槽210，如图9A所示。在半导体衬底205被掺杂以导电的实施例中，在步骤1001中不需要蚀刻到完全穿透衬底205的底表面，其中，衬底205的底表面上将形成有阴极270。S卩，在槽210的底部和衬底205的底表面之间可以存在间隔。然而，在半导体衬底205未被掺杂因此不导电的实施方式中，在步骤1001中衬底205被蚀刻到完全穿透衬底205的底表面， 所以如图6B中所示，随后形成的导电反射层215能够与随后形成的阴极270接触。接着，在步骤1002中，通过任意已知的或者方便的方法清洗晶圆衬底。在步骤 1003中，在Si衬底(以及在槽210中)的顶表面205A(111表面)上外延生长多个反射缓冲层215，以形成针对发光器件的特定波长的导电反射层(图9B)。为了形成导电反射缓冲层，交替沉积金属薄膜和该金属的氮化物薄膜多次以形成全内反射结构。例如，可以将在25 埃的AlNx上沉积20埃的Al重复10次，以形成单个的反射缓冲层。然后，在步骤1004中，在缓冲层215的顶部生长η型GnNx层220。在步骤1005中， 在η型&ιΝχ层220上外延生长多个量子阱层230。接着，在步骤1006中，在量子阱层230 的顶部外延生长P型&ιΝχ层Μ0。然后，如图9Β所示，在步骤1007中，薄的诸如ITO等的欧姆接触导电层250被沉积在ρ型&ιΝχ层的顶部。在步骤1008中，阳极电极接触部沈0 被选择性地沉积在欧姆接触导电层的顶部，如图9C中所示。接着，在步骤1009中，整个金属层被沉积在硅衬底的(蚀刻后的)底表面以形成至阴极的互连电极270，如图6Α和图6Β中所示。这样完成了晶圆级的发光器件的制造。接着，测试阶段开始。在一个实施方式中，在步骤1010中，在晶圆上同时测试在晶圆上构造的所有发光器件，以检测制造缺陷和确定它们的器件特性。除了所有的器件被同时测试的事实之外，可以使用任意已知的或者方便的测试技术。接着，在步骤1011中切割晶圆以形成物理上分离的多个发光器件。此时，所得到的每一个裸晶可直接用于模块封装。 因此，在步骤1012的封装阶段，成功地通过测试阶段的那些器件(切片)被封装为发光器件模块。这样的模块的例子在图11中说明。参考图11，如上所述制造的发光器件(切片)200能够直接安装到安装衬底 315 (例如，散热器)，不需要使用任何引线接合。例如，安装衬底315可以是陶瓷散热片。 针对阳极和阴极的金属接触部可以直接形成在安装衬底315的表面上。例如，如图11中所示，安装衬底315上的接触部316是阴极270的接触部，而接触部317是阳极260的接触部。 因为器件200和安装衬底315之间通过整个电极表面接触，该结构提供了高散热。可以使用例如金属弹簧帽等的紧固件319夹紧器件200以直接安装到安装衬底315上。
虽然参考特定的典型实施方式说明了本发明，但容易认识到本发明不限于所说明的实施方式，而是可以利用在所附的权利要求的精神和范围内的修改和变形来实施。相应地，说明书和附图应视为用于解释而非限制本发明。
权利要求
1.一种半导体器件，其包括具有第一表面和第二表面的半导体衬底；具有不平行于所述第一表面或者不平行于所述第二表面的发光表面的发光层；以及形成在所述半导体衬底的相反的表面上的第一电极和第二电极，用于使电流通过所述发光层以促成所述发光层发光。
2.根据权利要求1所述的半导体器件，其特征在于，进一步包括布置在所述发光层和所述第二表面之间的导电性的光反射层。
3.根据权利要求2所述的半导体器件，其特征在于，所述半导体衬底被掺杂以具有导电性。
4.根据权利要求2所述的半导体器件，其特征在于，所述半导体衬底未被掺杂。
5.根据权利要求1所述的半导体器件，其特征在于，所述第一电极和所述第二电极布置在所述发光层的相反侧。
6.根据权利要求1所述的半导体器件，其特征在于，所述第一表面或者所述第二表面平行于所述半导体衬底的(100)晶体平面。
7.根据权利要求6所述的半导体器件，其特征在于，所述发光层平行于所述半导体衬底的(111)晶体平面。
8.根据权利要求1所述的半导体器件，其特征在于，所述发光层包括III-V族化合物层。
9.一种半导体器件，其包括具有第一表面和第二表面的导电性的掺杂的半导体衬底； 不平行于所述第一表面或者不平行于所述第二表面的量子阱层； 布置在所述量子阱层和所述第二表面之间的导电性的反射层； 形成在所述半导体器件的相反的表面上的第一电极和第二电极，用于使电流通过所述量子阱层以促成所述量子阱层发光。
10.根据权利要求9所述的发光器件，其特征在于，所述电极层是III-V族化合物层。
11.根据权利要求10所述的发光器件，其特征在于，所述电极层之一包括光反射缓冲层。
12.一种装置，其包括形成在半导体衬底上的大致相同的多个发光器件，所述发光器件分别包括 形成在所述半导体衬底的第一表面上的多个层，所述多个层包括第一层和多个发光层；以及形成在所述第一层上并且被所述多个发光器件全体共享的第一电极。
13.根据权利要求12所述的装置，其特征在于，进一步包括被所述多个发光器件全体共享的第二电极。
14.根据权利要求13所述的装置，其特征在于，所述第二电极形成在所述半导体衬底的第二表面上，其中，所述第二表面平行于所述半导体衬底的所述第一表面并与所述第一表面位于所述半导体衬底的相反侧。
15.根据权利要求14所述的装置，其特征在于，所述多个层进一步包括第二层，并且所述第二电极被电连接到所述第二层。
16.根据权利要求12所述的装置，其特征在于，所述发光器件分别为发光二极管。
17.一种装置，其包括形成在半导体衬底上的多个发光二极管，所述发光二极管分别包括 形成在所述半导体衬底的顶表面上的多个器件层；以及形成在所述半导体衬底的底表面上并被多个器件全体共享的第一电极。
18.根据权利要求17所述的装置，其特征在于，进一步包括被所述多个器件全体共享的第二电极。
19.根据权利要求18所述的装置，其特征在于，所述半导体衬底的所述底表面平行于所述半导体衬底的所述顶表面并与所述顶表面位于所述半导体衬底的相反侧。
20.根据权利要求19所述的装置，其特征在于，所述第二电极形成在所述多个器件层的第一器件层上。
21.根据权利要求20所述的装置，其特征在于，所述多个器件层进一步包括第二器件层，并且所述第一电极电连接到所述第二器件层。
22.一种方法，其包括在半导体晶圆上形成多个发光二极管；在切割所述半导体晶圆之前，同时测试所述多个发光二极管中的每一个以检测制造缺陷；以及切割所述半导体晶圆，以生成物理上分离开的多个发光二极管。
23.根据权利要求22所述的方法，其特征在于，进一步包括 在所述切割之前，执行预烧工艺。
24.根据权利要求22所述的方法，其特征在于，进一步包括响应于在所述测试过程中检测到缺陷，在所述切割之前，执行用以修复所述缺陷的修复工艺。
25.根据权利要求22所述的方法，其特征在于，在所述半导体晶圆上形成所述多个发光二极管的步骤包括形成所述多个发光二极管以使得所述多个发光二极管分别包括 形成在衬底的顶表面上的多个器件层；形成在所述衬底的底表面上并被多个器件全体共享的第一电极；以及被所述多个器件全体共享的第二电极。
26.根据权利要求25所述的方法，其特征在于，所述衬底的所述底表面平行于所述衬底的所述顶表面并与所述顶表面位于所述衬底的相反侧。
27.根据权利要求沈所述的方法，其特征在于，所述第二电极形成在所述多个器件层的第一器件层上。
28.根据权利要求27所述的方法，其特征在于，所述多个器件层进一步包括第二器件层，并且所述第一电极被电连接到所述第二器件层。
29.一种发光模块，其包括 包括散热片的安装衬底；布置在所述安装衬底上的发光二极管；用于将所述发光二极管安装到所述安装衬底的紧固件，其中，在不使用任何引线接合的情况下将所述发光二极管电连接到所述安装衬底上的接触部。
30.根据权利要求四所述的发光模块，其特征在于，所述紧固件被电连接到所述发光二极管的第一电极和所述安装衬底上的第一电接触部。
31.根据权利要求30所述的发光模块，其特征在于，所述发光二极管的第二电极被电连接到所述安装衬底上的第二电接触部。
32.根据权利要求31所述的发光模块，其特征在于，所述发光二极管的所述第一电极位于所述发光二极管的第一表面上，所述发光二极管的所述第二电极位于所述发光二极管的第二表面上，并且所述第二表面平行于所述第一表面并与所述第一表面位于所述发光二极管的相反侧。
33.根据权利要求四所述的发光模块，其特征在于，所述紧固件包括夹紧机构。
34.根据权利要求四所述的发光模块，其特征在于，所述紧固件包括金属弹簧帽。
全文摘要
一种集成电路器件，其可以是诸如发光二极管(LED)的发光器件，其包括衬底；形成在衬底的第一表面上的多个器件层，所述器件层包括第一器件层和第二器件层；形成在第一器件层上的第一电极；以及形成在衬底的第二表面上的第二电极，该第二表面平行于第一表面并且与第一表面相对。可以在半导体晶圆上形成大致相同的多个这样的器件，在切割晶圆之前，在该晶圆上由多个器件共用第一电极和第二电极中的一个或两个。在切割之前，能够同时测试晶圆上的所有器件。在衬底的相反侧上形成电极允许器件被直接连接到安装衬底，而不需要使用任何引线接合。
文档编号H01L33/20GK102484182SQ201080025471
公开日2012年5月30日 申请日期2010年5月14日 优先权日2009年6月8日
发明者潘晓和 申请人:矽光光电科技有限公司