专利名称：Bipolar电路的多层复合钝化层结构及其生成工艺方法
技术领域：
本发明涉及半导体制造领域中的钝化层结构及钝化层生成工艺，尤其涉及Bipolar电路的多层复合钝化层结构及其生成工艺方法。
背景技术：
氧化硅由于其具有对硅基片和铝膜相对小的应力而作为一种常规的钝化膜结构在Bipolar电路中被广泛使用。然而，由于氧化硅存在对辐射敏感、较低的抗划伤能力、较差的光电性能、较弱的阻止潮气及移动离子穿通能力等缺点，限制了其在特殊半导体工艺和器件(如硅光电转换电路等)中的应用。对于常规的低压化学气相淀积方式生成的氧化硅膜，由于其台阶保形性比较好，在没平坦化工艺的双层布线工艺中，钝化膜在垂直边缘与平行于层面的表面之间的高台阶拐角处容易出现缝隙，使得氧化硅钝化膜在此处的保护作用减弱，进而影响电路的热稳定性和可靠性。氮化硅作为另一种常用钝化层介质材料，其对可动离子及水气的阻隔作用是所有常用介质材料中最好的，同时有较高的抗划伤能力，但氮化硅材料的台阶覆盖能力较差，在没有平坦化工艺的高台阶处容易出现断裂，同时其膨胀系数与铝材料相差大，容易在高温退火后产生变形。
发明内容
为克服常规Bipolar电路钝化工艺存在的不足，本发明提供了一种Bipolar电路的多层复合钝化膜结构。 同时，本发明还提供了 Bipolar电路的多层复合钝化膜生成工艺方法。 Bipolar电路的多层复合钝化膜结构包括淀积在硅基底表面的底层氧化硅薄膜
层和淀积在该氧化硅薄膜层上的氮化硅薄膜层，所述的氧化硅薄膜层中掺有一定比例的磷
烷，氧化硅薄膜层依次为不掺杂的二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层。
其中，氮化硅薄膜层保护半导体的金属引线不受划伤，提高电路的抗潮湿能力和抗辐照能
力，同时还可以在氮化硅薄膜的掩蔽作用下对管芯进行适当的热处理，促使氮化硅薄膜中
的氢向Si-Si02界面扩散，填充Si-Si02界面悬挂键缺陷，改善管芯的线性，提高了晶体管的
小电流放大系数；另外，由于掺杂的磷硅玻璃层具有较强的吸杂能力，通过掺杂的磷硅玻璃
层选择合适的磷含量，能有效捕获体内钠等可动离子，进一步稳定Si表界面态，减少反向
漏电流，避免器件特性曲线出现软击穿的问题；不掺杂的二氧化硅层可以防止掺杂的磷硅
玻璃层直接与铝线接触，提高可靠性；不掺杂的二氧化硅层可以防止掺杂的磷硅玻璃层在
加工氮化硅薄膜层之前吸潮。 Bipolar电路的多层复合钝化膜结构的厚度为8000 12000A，其中氧化硅薄膜层厚度在3000 6000A，二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层的厚度比在
i : i : i i : 2 : 2之间，所述氮化硅薄膜层厚度在5000 6000A。 Bipolar电路的多层复合钝化膜结构可获得较好的台阶覆盖，有利于提高电路的可靠性。
Bipolar电路的多层复合钝化膜生成工艺方法，包括如下步骤 (1)采用低压化学气相淀积的方式，在硅基底上生成应力与基底接近的底层氧化
硅薄膜层，并且在淀积过程中通入一定比例的磷烷，形成的氧化硅薄膜依次为不掺杂的二
氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层； (2)在氧化硅薄膜层中不掺杂的二氧化硅层上采用等离子体增强化学气相淀积的方式生成一层氮化硅薄膜层，通过选择合适的氦气比例，能生成低应力的氮化硅膜，从而有效地降低整个钝化的应力，避免铝膜应力迁移发生； (3)氧化硅-氮化硅多层复合钝化结构淀积形成后，通过光刻、刻蚀工艺形成多层复合钝化层保护膜的图案，然后采用氮氢合金工艺对芯片进行适当的热处理，促使氮化硅薄膜中的氢向Si-Si02界面扩散，填充Si-Si02界面悬挂键缺陷，改善管芯的线性，提高了晶体管的小电流放大系数。 所述步骤(1)低压化学气相淀积的工艺条件为在200 300毫托的低压环境以及400 45(TC的温度条件下通入SiH4、02、以及重最百分比在2wt% 6wt^的PHg气体。
所述步骤(2)的等离子体增强化学气相淀积工艺条件为极板间距为300 600mils、淀积温度为350 400。C、腔体压力为3. 0 6. 0托、射频功率为300 450W的条件下，通入一定比例流量的SiH4、NH3、He和N2。 所述步骤(3)所述的氮氢合金工艺是在400 45(TC下进行30分钟，^为10升，&为300毫升。 利用本发明提出的Bipolar电路的多层复合钝化膜生成工艺方法，，形成的复合钝化膜应力较低，为5. 72E7 3. 27E8达因/平方厘米，并可获得较高的可靠性高压蒸煮实验(目的是评估IC产品在高温，高湿，高压条件下对湿度的抵抗能，试验条件121°C /100% RH/2atm/1000hours);温度循环实验(目的是通过循环流动的空气从高温到低温重复变化评估IC产品中具有不同热膨胀系数的金属之间的界面的接触良率，试验条件-65°C +150°C /100cycles);高温工作寿命实验(目的是评估器件在超热和超电压情况下一段时间的耐久力，试验条件85。C /1000hours/3V);高温反偏实验(目的是评估IC产品偏结在高温，高偏压条件下的稳定性，试验条件40V/15(TC /168H);以上可靠性实验失效率为零，全部通过。 利用本发明实现的Bipolar电路的多层复合钝化膜结构与常规Bipolar单层氧化硅钝化膜相比具有抗划伤、抗潮湿、高致密度、低膜应力、较高的吸杂能力、较好的台阶覆盖能力，优良的光电性能、电学特性及热稳定性，减少了软击穿、解决了可靠性差等问题。
图1为本发明Bipolar电路的多层复合钝化结构示意图 图2为常规的钝化膜结构与本发明提出的多层复合钝化结构的N管小电流特性对比图
具体实施例方式以下结合附图，并以光电转换集成电路为实施例，对本发明内容进一步说明。
Bipolar电路的多层复合钝化膜结构，如图1所示，包括淀积在硅基底表面的底层氧化硅薄膜层(1)和淀积在该氧化硅薄膜层(1)上的氮化硅薄膜层(2)，所述的氧化硅薄膜层(1)中掺有一定比例的磷烷，磷烷在氧化硅薄膜层中的比例为3% 5%，氧化硅薄膜层(1)依次为不掺杂的二氧化硅层(3)、掺杂的磷硅玻璃层(4)、不掺杂的二氧化硅层(5)。其中，氮化硅薄膜层(2)除保护半导体的金属引线不受划伤，提高电路的抗潮湿能力和抗辐照能力外，还可以在氮化硅薄膜(2)的掩蔽作用下对管芯进行适当的热处理，促使氮化硅薄膜(2)中的氢向Si-Si02界面扩散，填充Si-Si02界面悬挂键缺陷，改善管芯的线性，提高了晶体管的小电流放大系数。另外，由于掺杂的磷硅玻璃层(4)具有较强的吸杂能力，通过掺杂的磷硅玻璃层(4)选择合适的磷含量，能有效捕获体内钠等可动离子，进一步稳定Si表界面态，减少反向漏电流，避免器件特性曲线出现软击穿的问题；不掺杂的二氧化硅层(3)可以防止掺杂的磷硅玻璃层(4)直接与铝线接触，提高可靠性；不掺杂的二氧化硅层(5)可以防止掺杂的磷硅玻璃层(4)在加工氮化硅薄膜层(2)之前吸潮。
Bipolar电路的多层复合钝化膜结构的厚度为8000 12000A，其中氧化硅薄膜层(1)厚度在3000 6000A,二氧化硅层(3)、掺杂的磷硅玻璃层(4)、不掺杂的二氧化硅层(5)
的厚度比在i : i : i i : 2 : 2之间，所述氮化硅薄膜层(2)厚度在5000 6000A。 Bipolar电路的多层复合钝化膜生成工艺方法，包括如下步骤
(1)在硅光电转换集成电路基底上采用低压化学气相淀积应力与基底接近的氧化硅薄膜层(1)，膜层总厚度为5000A。不掺杂的二氧化硅层(3)、掺杂的磷硅玻璃层(4)、不掺杂的二氧化硅层(5)厚度分别为1000A、 2000A、 2000A; (2)在氧化硅薄膜层(1)上采用等离子体增强化学气相淀积膜厚为5000A的氮化硅薄膜层薄膜层(2) (3)在上述氧化硅-氮化硅多层复合钝化结构淀积形成后，采用光刻、刻蚀工艺形成压电区域，然后采用氮氢合金工艺对芯片进行适当的热处理，提高了晶体管的小电流放大系数，改善了芯片的光电性能。 图2为常规的钝化膜结构与本发明提出的多层复合钝化结构的N管小电流特性对比，可以看出采用本发明多层复合钝化结构加工的集成电路N管，其小电流特性比常规氧化硅钝化结构明显提高50%以上；另P管提高幅度更大。 应该理解到的是，上述实施例只是对本发明的说明，而不是对本发明的限制，任何不超出本发明实质精神范围内的发明创造，均落入本发明保护范围之内。
权利要求
Bipolar电路的多层复合钝化膜结构，其特征在于包括淀积在硅基底表面的底层氧化硅薄膜层和淀积在该氧化硅薄膜层上的氮化硅薄膜层，所述的氧化硅薄膜层中掺有一定比例的磷烷，氧化硅薄膜层依次为不掺杂的二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层。
2. 如权利要求1所述的Bipolar电路的多层复合钝化膜结构，其特征在于Bipolar电 路的多层复合钝化膜结构的厚度为8000 12000A，其中氧化硅薄膜层厚度在3000 6000A，二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层的厚度比在i : i : i i : 2 : 2之间，所述氮化硅薄膜层厚度在5000 6000A。
3. 如权利要求1所述的Bipolar电路的多层复合钝化膜结构，其特征在于磷烷在氧化 硅氧化硅薄膜层中的比例为3% 5%。
4. Bipolar电路的多层复合钝化膜生成工艺方法，包括如下步骤(1) 采用低压化学气相淀积的方式，在硅基底上生成应力与基底接近的底层氧化硅薄 膜层，并且在淀积过程中通入一定比例的磷烷，形成的氧化硅薄膜依次为不掺杂的二氧化 硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层；(2) 在氧化硅薄膜层中不掺杂的二氧化硅层上采用等离子体增强化学气相淀积的方式 生成一层氮化硅薄膜层；(3) 氧化硅-氮化硅多层复合钝化结构淀积形成后，通过光刻、刻蚀工艺形成多层复合 钝化层保护膜的图案，然后采用氮氢合金工艺对芯片进行适当的热处理，促使氮化硅薄膜 中的氢向Si-Si02界面扩散，填充Si-Si02界面悬挂键缺陷，改善管芯的线性，提高了晶体管 的小电流放大系数。
5. 如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在于 所述步骤(1)低压化学气相淀积的工艺条件为在200 300毫托的低压环境以及400 45(TC的温度条件下通入SiHpOy以及重量百分比在2wt% 6wt^的P4气体。
6. 如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在于步 骤(2)所述的等离子体增强化学气相淀积工艺条件为极板间距为300 600mils、淀积温 度为350 400。C、腔体压力为3. 0 6. 0托、射频功率为300 450W的条件下，通入一定 比例流量的SiH4、 NH3、 He和N2。
7. 如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在于所 述步骤(3)所述的氮氢合金工艺是在400 45(TC温度下进行30分钟，N2为10升，H2为 300毫升。
8. 如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在 于生成的Bipolar电路的多层复合钝化膜结构的厚度为8000 12000A，其中氧化硅薄膜 层厚度在3000 6000A，二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层的厚度比在i : i : i i : 2 : 2之间，所述氮化硅薄膜层厚度在5000 6000A。
9. 如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在于磷 烷在氧化硅薄膜层中的比例为3% 5%。
全文摘要
本发明提供了Bipolar电路的多层复合钝化膜结构包括淀积在硅基底表面的底层氧化硅薄膜层和淀积在该氧化硅薄膜层上的氮化硅薄膜层，所述的氧化硅薄膜层中掺有一定比例的磷烷，氧化硅薄膜层依次为不掺杂的二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层。同时本发明还提供了Bipolar电路的多层复合钝化膜生成工艺方法，利用本发明实现的Bipolar电路的多层复合钝化膜结构具有抗划伤、抗潮湿、高致密度、低膜应力、较高的吸杂能力、较好的台阶覆盖能力，优良的光电性能、电学特性及热稳定性，减少了软击穿、解决了可靠性差等问题。
文档编号H01L23/00GK101710580SQ200910155108
公开日2010年5月19日 申请日期2009年12月1日 优先权日2009年12月1日
发明者刘琛, 吕艳欣, 李小锋, 陈元金 申请人:杭州士兰集成电路有限公司