专利名称：具有改善的电荷检出单元和像素几何结构的cmos光栅3d照相机系统的制作方法
技术领域：
本发明涉及对CMOS光栅型3D照相机的改进，更具体地涉及具有改善的电荷检出单元几何结构和用于基于飞行时间(TOF)的测距的激活定时的这类照相机。背景已经开发出各种用于获得3D图像数据并生成3D图像的技术。一种这样的技术涉及使用包含电磁辐射源的照相机系统直接成像，并确定所引起的反射辐射的回程时间和/或信号强度，其中该电磁辐射源用经调制的光信号或脉冲来照亮对象。这种技术通常被称为飞行时间(TOF)成像，并且可以用多种已知方式实现，常见的是使用红外(IR)或可见光。任选地，也可采用光以外的电磁辐射，但为简单起见在下面的说明书中假设照明能量为IR。用于TOF成像的照相机系统通常包括光学单元、由各个检测器像素构成的传感器阵列、以及合适的控制电子器件。传感器阵列一般由电荷耦合器件、光电二极管构成，或作为使用互补型金属氧化物半导体(CMOS)制造技术构造的光栅阵列来形成。这种类型的照相机系统例如在美国专利7，342，454中示出。
图1A和IB是业内已知的CMOS光栅型3D照相机的基本像素结构(在下文中有时将其称为“成像单元”) 的平面和垂直横截面图。在其最简单的形式中，像素10可包括P+(高度掺杂)硅衬底12、P-(轻度掺杂)外延层14、N-(轻度掺杂)埋入沟道注入层16以及形成在注入层16中的第一和第二 N+浮置扩散结构18a、18b。氧化物层24形成于沟道注入层16的顶部。多晶娃光栅20和多晶娃转移栅22a、22b形成于氧化物层24上。如图所示，转移栅22a位于光栅20和浮置扩散结构18a之间，转移栅22b位于光栅20和浮置扩散结构18b之间。为了清楚和便于说明，将例如漏极和源极金属化、布线等其它传统CMOS结构省去。传统地，浮置扩散结构18a和18b、光栅20以及转移栅22a、22b是相对细长的、基本为矩形的结构。在操作中，通过在已知时间相对于输出照明施加合适电压对光栅20供能，并保持对光栅20供能长达一设定的电荷聚集间隔。由施加于光栅20的电压所导致的电场在沟道注入层16内形成电荷积聚区，并且从所成像的对象(未示出)反射的光子经过光栅20进入沟道注入层16，并使电子在那里释放。然后对各预定积分间隔对转移栅22a、22b供能。在积分间隔积聚的电荷通过沟道16传输至各浮置扩散结构18a、18b。该电荷感应出电压，该电压能被测量并用来确定与由像素10成像的对象部分的距离。然后从浮置扩散结构18a、18b上的电荷感应电压、门20、22a和22b的已知激活定时以及光速确定T0F。浮置扩散结构因此是CMOS光栅检出像素的检出节点。
图2A和2B是图1A和IB中所示原理的已知变例的俯视图和横截面图。这里，除前述结构元件外，还向成像单元30提供截断沟道结构32 (业内有时称其为“沟道截断”)。截断沟道32包括P阱32，该P阱32沿转移栅22a和22b之间的光栅20两侧形成、并向下延伸传过埋入沟道16并伸入P-外延层14。截断沟道32还包括形成在氧化物层24下面并覆盖在P阱32和沟道16顶部的P+扩散结构34。也可提供传统外层硅沟槽隔离结构36。如果沟道不是急剧终止的，从沟道16与激活的转移栅相对的一端传输的电荷往往无法控制并且是含噪声的。截止沟道32在沟道16两端提供有明显边界的终止，以帮助促进对浮置扩散结构18a、18b的受控电荷传输。图3A和3B示出用于前述光栅单元的传统单元控制和读出配置，概括地在40处表示。在图3A和3B中，单元10(图1A和1B)以示例方式示出，但相同的单元控制和读出配置也适用于单元30 (图2A和2B)。信号路径42和44a、44b分别对光栅20和转移栅22a、22b供能。输出电路46a、46b分别提供在浮置扩散结构18a、18b上的电荷感应电压的读出。用于输出电路46a、46b的选择和复位信号分别在信号路径48、50上提供。图4示出2007年12月的IEEE传感器期刊第1578页中Kawahito等人的“CMOSTime-of-Flight Range Image Sensor (CMOS飞行时间距离图像传感器)”中记载的TOF像素单元的背景光抵消。在采用脉冲照明的系统中，背景光可能在照明脉冲之间的间隔内在传感器单元内导致电荷聚集。在这类情形下，在每个照明周期开始前排空这些电荷聚集是有利的。因此，参见图4，为简便起见示为与图1A和IB中的单元10具有相同基本结构的像素单元60被改型以使其包括通过信号路径64、66耦合于Vdd线68的背景电荷排空电极62。激活信号线70造就排空电极的放电路径。输出电路46a、46b (见图3A和3B)如之前描述的那样。根据传统实践，如前面结合图1-4描述的光栅单元形成包含在3D照相机像素阵列中的像素。单个像素中采用的基本单位单元数目取决于给定应用所需的灵敏度(即电荷聚集能力)。例如，在移动电话照相机或其它特写镜头应用中，每像素一个单元可能就足够了，然而在例如高照明等级可能引起眼安全或其它问题的汽车测距等长距应用中，每个像素可能需要多个单元。图5是例如包含前述四个单元形成的像素阵列80的一部分的极度放大的相片图。图6A和6B不出用于图5中的单兀的两种替换布局。在图6A中，转移栅84a、84b与光栅86具有基本相同的长度。在图6B中，光栅86’比转移栅84a’和84b’短，也比沟道88短。阵列80的底层结构在图6C和6D的截面图中示出。图7A-7C示出同样兼容于图5的构造的替换的已知单元几何结构。图7A的几何结构类似于图6A的几何结构，除了转移栅90a、90b比光栅92短得多且浮置扩散结构94a、94b还要短以外。图7B的几何结构类似于图6B的几何结构，光栅92’比转移栅90a’、90b’短，也比沟道88短。图7C的配置类似于图7B，但它包括如前面结合图4讨论的背景发光电荷排空电极。图6A、6B以及图7A-7C所示的单元几何结构选择具有若干缺陷。首先，例如图5中所示的82a、82b和图7A-7C中所示的94a、94b等扩散结构的电容是周长和表面积两者的函数。在图6A和6B所示的构造中，使扩散结构82a、82b变长以适应光栅86的较大的要求面积，因此所得电容相当高。由于通过给定水平的电荷在浮置扩散结构处感应出的电压反比地关联于电容，因此图6A和6B的配置表现出对微小电荷变化的低灵敏度。图7A-7C中的浮置扩散结构94a、94b的电容小于图6A和6B的配置的情况下的电容，这导致对微小电荷变化的更好的灵敏度。然而，浮置扩散结构94a、94b相对于光栅92的更小的尺寸和定位导致浮置扩散结构和电荷积聚区在光栅下的不同区域之间的距离的显著变化。结果，浮置扩散结构和光栅之间的电场中存在方向不均性。这使传输特性劣化，即，电子穿过沟道88至浮置扩散结构所需的时间变化。此外，在两种布局中，被浮置扩散结构限定为可供电子聚集使用的面积除以总像素面积的填充因子相对较低(一般在25% -40%范围内)，这进而对于给定的光聚集能力要求不合需大的像素面积和阵列尺寸。因此，需要一种改进的单元几何结构和像素架构。本发明尝试满足这种需要和其它目的。简述根据本发明的一些实施例，CMOS光栅基本单位单元包括:第一和第二浮置扩散结构及其相关联的转移栅；以及任选性地形成于传统衬底、外延层以及埋入沟道注入层上的光栅，其中浮置扩散结构形成于沟道注入层内。然而，转移栅不是在光栅和各浮置扩散结构之间成线性间隔关系地定位，而是转移栅被形成为围绕各浮置扩散结构的环形结构。为清楚起见，在下文中有时将这些结构称为“转移栅环”，并有时将浮置扩散结构及其相关联的转移栅环的复合称为“电荷检出元件”。还应理解，浮置扩散结构位于埋入沟道注入层内，并且因此氧化物层上方的“环绕”转移栅形成被认为是“晕圈”的物体，而不是分界边界。然而为了简单起见，关于其实际存在的配置，将使用术语“环绕”。任选地，根据本发明的一些实施例，可根据特定应用所要求的聚光能力将多个基本单位单元组合来形成一个像素。在本发明的一些实施例中，检出元件是可达的，以便穿过延长的光栅体中的穿孔来布线。任选地，根据本发明的一些实施例，可对一个完整像素或对完整像素阵列采用单个光栅。由这些单元形成的像素的特征为低电容，并因此相比现有技术对电荷聚集中的少量改变具有提高的灵敏度。同时，由施加于光栅的电压形成的电场围绕该检出元件基本是方位对称的，并且发明人已发现，从带电的光栅体所界定的电荷积聚区穿过沟道行进至浮置扩散结构的电子基本不经历因变于行进方向的阻碍。这导致改善的传输特性。由根据本发明一些实施例的电荷检出元件构成的像素和像素阵列也表现出比现有技术大为提高的填充因子。可获得60%或更高的填充因子。根据本发明的一些实施例，可构造前面描述的基本单位单元以使其包括背景光抵消。这可通过包括在照明脉冲的发射之间的间隔期间供能的电荷排空元件和相关联的转移栅。任选地，浮置扩散结构和相关联的转移栅也可用于背景抵消。任选地，光栅也可用于背景抵消。根据本发明的一些实施例，背景电荷排空元件类似于前述电荷检出元件来构造，其中央N+浮置扩散结构连接于漏电势，并为电荷检出元件提供那些类似的转移栅环。当漏极元件转移栅环被供能时，因所施加的电压产生的电场转移因背景光光子撞击到光栅而释放的电子，以便为下一个照明脉冲作好准备。根据本发明的一些实施例，像素可由基本像素构建块形成，每个构建块由要么有要么没有背景抵消的两个或更多个基本单位单元构成。在利用这些构建块的本发明一些实施例中，可对基本单位单元中的一个改型以形成第二类构建块。在一些这样的实施例中，像素可由单个第二(经改型的)构建块以及一个或多个第一(未经改型的)构建块构成。在本发明的提供背景抵消的一些实施例中，可通过用有源输出驱动器单元代替背景电荷排空元件来形成经改型的构建块，该有源输出驱动器单元用来将检出单元上感应出的电压作为像素输出信号来耦合。对于其中检出单元不包括独立背景电荷排空元件的本发明实施例来说，可通过用输出驱动器单元代替其中一个电荷检出元件来形成经改型的构建块。根据本发明的一些实施例，如前所述地由基本单位单元和构建块构成的像素可包括P-阱、P+扩散结构和硅构造隔离结构，以形成截断沟道来促成均匀的沟道终止。在本发明的一些实施例中，沟道终止不均性可通过采用提供接地隔离区的阵列边界配置来提高。这可包括座落在围绕像素阵列的P阱中的浅构造隔离(STI)区。N+扩散结构形成STI区的内边界。截断栅沟道围绕光栅并沿N+扩散结构定位且任选地略为覆盖在N+扩散结构之上。截断栅沟道、N+扩散结构以及STI阱在衬底电压作用下偏置。附图简述下面参见附图对示出本发明若干实施例的示例予以描述，在附图中:图1A是光栅型3D照相机的传统CMOS单元的平面图；图1B是沿图1A中的线B-B所取的垂直横截面图；图2A是图1A和图1B所示的单元的平面图，该单元包括P+截断构造以改善检出单元与外界的随机感应电荷的隔离。图2B是沿图2A中的线B-B所取的垂直横截面图；图3A是示出栅控制和读出电路的传统单元的平面示意图；图3B是沿图3A中的线B-B所取的垂直横截面图；图4是图3A和3B中包括用于背景光抵消的配置的单元的平面示意图；图5是如图1A-3B所示的单元构成的传统CMOS像素的放大照片示图；图6A和6B是图5所示的光栅结构的替换形式的平面示意图；图6C和6D是沿图5中的线C-C和D-D所取的垂直横截面图；图7A-7C是图5A、6A和6B所示的光栅结构的变例的平面示意图；图8A是根据本发明一个实施例的基本单位单元光栅单元的平面示意图；图8B和8C是沿图8A中的线B-B和C-C所取的垂直横截面图；图9是示出根据本发明一个实施例的图8A和8B的基本单元的变例的平面图，该变例适应一些情形下的CMOS制造技术的需要。图10是示出根据本发明一个实施例的图8A-9的基本单位单元的栅控制和读出电路的示例的平面示意图；图11是表示图10所示的读出电路的框图元素；
图12是根据本发明一个实施例的第一基本像素构建块的示意图，该构建块包括如图8A-9所示的具有栅控制和读出电路的两个基本单位单元，而其它传统特征为清楚起见被省去；图13是根据本发明一个实施例示出由图12所示构建块形成的3X3像素阵列的平面示意图；图14示出根据本发明一个实施例的图12的基本构建块的改型，该基本构建块包含图11的读出电路并因此形成第二基本像素构建块；图15是根据本发明一个实施例的像素阵列的平面示意图，该像素阵列包括由三个图12所示的第一类型像素构建块和一个图14所示的第二基本像素构建块构成的像素；图16A和16B是根据本发明一个实施例的经改型基本像素构建块的平面示意图，该构建块不包括背景电荷抵消元件；图17是根据本发明一个实施例由图16A所示类型的三个构建块和图16B所示类型的一个构建块构造成的像素的平面图；图18是根据本发明一个实施例的由四个图16B所示类型的构建块构造成的替换像素几何结构的平面图；图19是根据本发明一个实施例示出主照明周期和浮置扩散结构的电荷检出积分间隔之间的关系以及背景抵消的时序图；图20A示出根据本发明一个实施例的有源截断沟道配置；以及图20B是沿图20A中的线B-B所取的垂直横截面图。在附图中，出现在一张以上附图中的相同结构、元件或部件通常在全部出现的附图中用相同附图标记标示。附图中示出的组件和特征的尺寸通常为表述方便和清楚而选择并且不一定按比例绘制。详细说明平面图8A以及截面图8B、8C示出总体用120表示的基本单位单元的架构，从这些基本单位单元形成根据本发明一个实施例的光栅像素。单位单元120包括形成在N_埋入沟道注入层124中的三个基本圆形的N+浮置扩散结构122a、122b和122c。多晶硅转移栅126a、126b和126c位于形成在沟道注入层124上的氧化物层128上(图8B、8C)。转移栅126a-126c分别采用环绕扩散结构122a_122c的环的形式。浮置扩散结构122a和转移栅126a以及浮置扩散结构122b和转移栅126b分别形成第一和第二电荷检出元件132a、132b。浮置扩散结构122c和转移栅126c形成背景电荷排空元件132c，该背景电荷排空元件132c提供背景照明抵消。多晶硅光栅134也作为基本覆盖单元120的整个上表面区域的连续的、基本平面的层而形成于氧化物层128上。基本圆形的孔136a-136c与电荷检出元件132a、132b以及背景电荷排空元件132c对齐。孔136a-136c提供适当间隙以露出这些元件以便于布线进入并为通过沟道124的电荷转移提供基本均匀的360°电场分布。如最佳地从图8B和8C中看到的，单位单元120除电荷检出元件132a、132b、背景电荷排空元件132c以及光栅134以外的部分的基本结构可以是传统的CMOS构造。它可包括例如前面提到的N_注入层124、P_外延层138以及P+硅衬底140，以及所需的金属漏极和源极平面和布线(未示出)。或者，也可采用任意其它合适和合需的架构。
结合图8B和8C，可以理解，尽管仅示出了电荷检出元件132a和光栅134的几何结构，但电荷检出元件132b和电荷排空元件132c本质上是相同的。还应理解，浮置扩散结构122a、122b连接于合适的输出电路(未示出)，而浮置扩散结构122c连接于泄漏偏置电势Vdd，如图4所示(在该附图中排空元件也被标示为“D”而电荷检出元件标示为“A”和“B，，)。图9示出单位单元120的变例,该变例总体由120’表示。对于相同的制造设施，基本圆形的掩模结构的形成是不可行的，而多边孔是优选的。在一些情形下，电荷检出元件132a’、132b’和电荷泄漏元件132c’连同光栅134’中的孔136a’ _136c’例如可以是八边形的。然而，也能成功地采用具有更小或更大边数的其它形状。在其其他条件都相同的情况下，具有更大边数(即更接近圆形)的构造往往提供更均匀的电场分布和更快的电荷转移。图10示意地示出结合图8A-8C示出和描述的基本单位单元120的示例性布线和输出配置。电荷检出元件132a的输出电路144a以及电荷检出元件132b的输出电路144b可以是如同结合图3A、3B和图4所讨论的传统CMOS设计，并与基本单位单元120 —起形成于IC芯片上。图11示出为便于结合下面的讨论进行解说的合并到单个块元件146中的输出电路 144a、144b。 根据本发明的一个实施例，单位单元120 (或120 ’)根据需要组合以便为特定应用提供聚光能力。图12示出由两个基本单元152、154构成的基本多单元构建块150。单元152包括检出元件156a、156b以及背景电荷排空元件156c。单元155包括检出元件158a、158b以及背景电荷排空元件158c。如可以见到的，构建块150是形成有带孔162的单个连续光栅160，该孔162使电荷检出和背景电荷排空元件露出。像素可由单个构建块150形成，或者如下所述那样可组合多个构建块150以形成像素。每个像素将关联于例如146等输出驱动器电路(图11)。驱动器可形成于具有像素阵列的芯片上或单独形成于另一芯片上。已使用从加利福尼亚州芒廷维尤市的Synopsys公司获得并在Synopsys的网站http://www.Synopsys.com/contactus.html上详细描述的工艺计算机辅助设计(TCAD)建模软件作出过仿真研究。这些研究指出本发明优于传统实践的改进在于，提供低浮置扩散电容而不使电荷可转移性变坏。对所得到的几何结构的考虑同样证实了填充因子的提高。此外,基于该仿真研究,并假定3.3v的最大栅激励、0.18微米CMOS制造技术以及70埃的栅氧化物厚度，已确定合适的近似单元组件尺寸可以是如下范围:光栅穿孔间距(沟道长度)1.0-6.0 μ (例如3.0 μ )转移栅环宽度:0.3-1.0 μ m(例如0.6 μ m)光栅穿孔对转移栅的余隙:0.25-0.4u (例如0.25 μ )浮置扩散结构的直径:0.6-1.5 μ (例如0.6 μ )。然而应当理解，如本领域内技术人员所熟知的，合适的尺寸可取决于应用、制造工艺的进步以及其它因素，并且前述参数不旨在是限定性的。由多个图12所示的双单位单元150构成的构建块可组合在一起以形成图13所示的各个像素。这里，单个像素170由3X3的构建块阵列构成，其中一个构建块示为150a。应注意，可对整个像素采用单个连续光栅172。如前所述，孔174设置在光栅172中以使例如176a、176b等各个电荷感测元件以及例如176c等背景电荷排空元件露出。单个输出驱动器(未示出)可如前面提到的那样在芯片上提供或作为独立单元的一部分。根据本发明的另一示例性实施例，可对结合图12描述的由两个基本单位单元构成的构建块150改型以形成图14所示的第二类型构建块180。第二构建块180由前述第一单位单元182和第二单位单元184构成，其中背景电荷排空元件由图11所示的输出驱动器电路146替代。可将一个或多个第一类型构建块与第二构建块中的一个组合以形成各个像素。作为示例，图15示出包含单个像素188的像素阵列186的一部分，该单个像素188由三个构建块150和一个构建块180构成。构建块150的第一实例包括元件190a-190f。构建块150的第二实例包括元件192a-192f，而构建块150的第三实例包括元件196a_196f。构建块180由元件194a-194f构成。如同前述配置一样，在这种情形下对整个像素阵列提供单个连续的光栅198。任选地，在一些情况下，可能不需要独立的背景电荷抵消元件，例如在不需要该功能的时候。然而，前述构建块原则仍然适用，如图16A和16B所示那样。图16A中标示为200的构建块由四个基本单位单元202a-202d以及连续的穿孔光栅204构成。同样，图16B中总体标示为206的构建块由三个基本单位单元208a-208c、输出驱动器208d以及连续的穿孔光栅210构成。可以理解，根据应用的聚光要求，可将一个或多个构建块200与一个构建块206组合。图17示出这种构造的一个示例。这里，像素阵列212由像素214构成，而像素214由构建块200的三个实例和构建块206的一个实例构成。任选地，事实上，一个像素可仅由若干构建块206构成，如图18中216处所示。在这种连接中，可以理解，只需要四个输出驱动器218中的一个。图19是如本文所述的根据本发明一些实施例的使用背景电荷排空元件来提供背景抵消的基本单位单元的示例性时序图。行(a)表示照明周期。行(b)和(C)示出用于“A”和“B”浮置扩散结构的积分时间，并由相应的“A”和“B”转移栅的激活时间定义。行(d)表示背景抵消间隔，如用于电荷排空元件转移栅的激活时间所定义的。可以理解，图19示出的时序也适用于没有背景抵消的操作，或者适用于电荷检出元件转移栅和/或光栅用来激活背景电荷排空的实施例。应当理解，也可采用其它时序配置，例如2007年12月19日提交的题为“3D CAMERAAND METHODS OF GATING THEREOF (3D照相机及其门控方法)”的共同待审的国际专利申请PCT/IL2007/001571中所记载的那样，该专利申请的全部内容通过引用纳入于此。在本发明的一些实施例中，像素阵列由图20A和20B所示的接地隔离区环绕，该接地隔离区包括座落在环绕像素阵列的P阱内的浅构造隔离(STI)区。N+扩散结构将STI区内部分界并且截断栅沟道环绕光栅并沿N+扩散结构定位且任选地略为覆盖在N+扩散结构上。截断栅沟道、N+扩散结构以及STI阱在衬底电压下偏置。已参照作为示例提供但不旨在限定本发明范围的其实施例对本发明进行了说明。然而，所述实施例包括不同特征，不是所有这些特征都是本发明的全部实施例中所需要的。本发明的一些实施例仅利用其中一些特征或特征的可能组合。涉及与已描述内容不同对策的实施例也是可能的，并且本发明对这些对策的应用落在本发明的范围内。同样，包含与前述实施例中提到的不同特征组合的本发明实施例是本领域技术人员想得到的。本发明因此旨在由所附权利要求书所允许的全部范围来给出。
权利要求
1.一种接收和对准来自场景的光的感光面，所述感光面包括: 第一半导体区，在所述第一半导体区中响应于入射到所述感光面的光产生电子-空穴对； 单个的第一传导区，所述第一传导区基本覆盖全部所述第一半导体区； 至少一个第二半导体区，所述至少一个第二半导体区由所述第一半导体区环绕； 用于每个第二半导体区的不同的第二传导区，所述第二传导区环绕所述第二半导体区并与所述第一传导区电绝缘； 其中当所述第二传导区相对于所述第一传导区带正电时，通过入射到所述第一半导体区的光所产生的电子在所述第二半导体区内聚集。
2.如权利要求1所述的感光面，其特征在于，聚集的电子从相对于所述第二半导体区的基本全部方位角方向迁移至所述第二半导体区。
3.如权利要求1或2所述的感光面，其特征在于，所述至少一个第二区包括多个第二区。
4.如权利要求3所述的感光面，其特征在于，所述第二区具有大约0.6微米的特性径向伸长。
5.如权利要求3所述的感光面，其特征在于，所述第二区具有大约0.4微米的特性径向伸长。
6.如权利要求3所述的感光面，其特征在于，所述第二区具有大约0.3微米的特性径向伸长。
7.如权利要求3-6中任意一项所述的感光面，其特征在于，两个最近的第二区之间的距离小于或等于大约9微米。
8.如权利要求3-6中任意一项所述的感光面，其特征在于，两个最近的第二区之间的距离小于或等于大约6微米。
9.如权利要求3-6中任意一项所述的感光面，其特征在于，两个最近的第二区之间的距离小于或等于大约4微米。
10.如权利要求3-9中任意一项所述的感光面，其特征在于，所述多个第二区中的至少两个通过导体电连接。
11.如权利要求10所述的感光面，其特征在于，所述感光面包括电连接于所述至少两个第二区的电路，所述电路被配置成响应于迁移至所述至少两个第二区的电子总数而产生一信号。
12.如前述权利要求中任意一项所述的感光面，其特征在于，所述感光面具有等于或大于约40%的填充因子。
13.如前述权利要求中任意一项所述的感光面，其特征在于，所述感光面具有等于或大于约50%的填充因子。
14.如前述权利要求中任意一项所述的感光面，其特征在于，所述感光面具有等于或大于约60%的填充因子。
15.如前述权利要求中任意一项所述的感光面，其特征在于，所述感光面具有等于或大于约75%的填充因子。
16.如前述权利要求中任意一项所述的感光面，其特征在于，所述至少一个第二区包括浮置扩散结构。
17.一种用于对场景成像的感光面，包括: 光敏区，在所述光敏区中，响应于入射到所述感光面上的光而产生电子-空穴对；至少一个电荷聚集区，所述至少一个电荷聚集区由所述光敏区围绕并在其中存储所述光敏区内产生的电荷；以及 对于至少一个电荷聚集区中的每一个的，完全环绕所述光敏区的转移栅。
18.如权利要求17所述的感光面，其特征在于，所述感光面包括覆盖在所述光敏区上的单个光栅。
19.如权利要求17或18所述的感光面，其特征在于，所述感光面具有等于或大于约40%的填充因子。
20.一种CMOS型光检测单元，包括: 光栅； 在所述光栅下层的结构中的沟道注入层； 形成于所述沟道注入层内的浮置扩散结构；以及 转移栅，所述转移栅可用于允许在所述光栅下聚集的电子穿过所述沟道注入层行进至所述浮置扩散结构， 其中所述转移栅基本环绕所述浮置扩散结构并且所述光栅是在所述沟道注入层上方延伸的基本连续体，并包括环绕所述浮置扩散结构和所述转移栅的开口。
全文摘要
一种用于接收和对准来自场景的光的感光面，该感光面包括第一半导体区，其中响应于入射到该感光面的光来产生电子-空穴对；单个第一传导区，该第一传导区基本覆盖全部第一半导体区；至少一个第二半导体区，该至少一个第二半导体区由第一半导体区环绕；用于每个第二半导体区的不同的第二传导区，该第二传导区环绕第二半导体区并与第一传导区电绝缘；其中当第二传导区相对于所述第一传导区带正电时，通过入射到第一半导体区的光产生的电子在第二半导体区内聚集。
文档编号H01L27/146GK103189983SQ200980128311
公开日2013年7月3日 申请日期2009年7月17日 优先权日2008年7月17日
发明者D·科恩, A·沙哈姆 申请人:微软国际控股私有有限公司