专利名称：一种晶体管中降低表面电场的方法
技术领域：
本发明涉及一种半导体器件隔离方法，尤其涉及一种晶体管中降低表面电场的方 法。
背景技术：
功率MOS管使用已有多年历史，其设计和制造方法一直在持续的改进。MOS英文全 称为Metal-Oxide-Semiconductor即金属-氧化物-半导体，确切的说，这个名字描述了集 成电路中MOS管的结构，S卩在一定结构的半导体器件上，加上二氧化硅和金属。从结构上 说，MOS管可以分为增强型(E型)和耗尽型(D型)，MOS管一般有3个电极源(source) 极、漏(drain)极和栅(gate)极，MOS管形成的电路通称为MOS电路，但又有不同，PMOS逻 辑电路称为PMOS电路，NMOS逻辑电路称为NMOS电路，PMOS和NMOS共同组成的逻辑电路称 为CMOS集成电路，MOS和BJT(Bipolar Junction Transistor双极结型晶体管)组成的电 路称为Bi-CMOS集成电路。由于MOS管静态功耗几乎为0，所有的功耗都集中在开关转换的 过程中，因此相对BJT而言，MOS管的功耗更低。因此，在现代工业设计中，MOS管主要用于 数字逻辑电路中实现开关逻辑(0、1逻辑)。从性能上，功率MOS管主要是朝着低导通电阻 (Rdson)、高耐压、高频率的方向发展。降低表面电场(Reduced SURfsce Field)的技术，是在某些半导体器件和集成电 路芯片中所采取的一种用以提高平面p-n结击穿电压的措施。一般，平面p-n结的击穿电压 要低于体内P-n结的击穿电压，这主要是由于表面附近处的击穿起着限制作用的缘故。因 此，降低平面P-n结表面附近处的电场是提高其击穿电压的一个重要问题。所谓RESURF技 术，就是人为地设置一个低掺杂区，使得平面P-n结表面附近处的电场得以分布均勻、并减 弱，从而可提高表面击穿电压。对于一个外延平面P-n结，当外延层厚度较大时，在反向电 压下外延层不能完全耗尽，则在P-n结表面处的耗尽层宽度较小，该处的电场较强，因而表 面击穿电压较低；当外延层厚度较小时，外延层能够完全耗尽，则在P-n结表面处的耗尽层 宽度较大，因而该处的电场减弱，击穿电压增高；进一步，当外延层厚度很小时，不仅外延层 能够完全耗尽，而且很大一部分外延层也被耗尽了，即相当于P-n结表面处的耗尽层宽度 大大增加，则电场大大减弱，因而表面击穿电压能够大大提高。基于外延层完全耗尽所带来 的这样一种效果，因此就提出了能够明显降低表面击穿影响的所谓RESURF 二极管的结构； 在这种结构中，外延层很薄，而且掺杂浓度适当，以保证整个外延层在反向电压下能够完全 耗尽；二极管的核心是横向的n+-p+结，这种二极管的击穿电压即很接近体内击穿电压。这 种降低表面电场、提高击穿电压的方法就是RESURF技术。为了获得低导通电阻、高耐压、高频率的MOS管，研究人员采用了以下措施1.为 了获得较低的导通电阻，必须保持高浓度的漏极区；2.为了获得较高的击穿电压，避免因 漏极掺杂区表面浓度过高而使得击穿电压降低，必须使得漏极区中P-n结的深度足够深。 现有技术中会在漏极区采用两次离子注入的方式达到上述效果，请参考图1，图1为现有技 术相邻的MOS结构示意图，从图上可以看到，单个MOS结构包括位于衬底10上的源极区12、栅极区13和漏极区11，漏极区11内含有两次离子注入留下的掺杂区16、17，漏极区11和 相连的MOS管的漏极区20之间用P阱14隔离，对于两次离子注入，一般为第一次离子注入 为深注入，注入能量为200Kev至300Kev，注入浓度为2. OE1Vcm2至8. OE1Vcm2 ；相对于第一 次离子注入的深度，第二次相对来说较浅，注入能量为35Kev至45Kev，注入浓度为0. 5E13/ cm2至2. 0E13/Cm2，这种传统的方法能够很好的获得较低的导通电阻，又能够避免漏极区表 面的电场过大导致击穿电压降低的问题，但是，该方法需要在漏极区进行两次离子注入以 及离子注入后的退火工艺，此外，还要形成P阱的工艺，涉及较多的工艺参数，操作起来比 较复杂和麻烦。
发明内容
本发明要解决的技术问题是提供一种晶体管中降低表面电场的方法，解决半导体 工艺中为获得低导通电阻以及提高击穿电压、降低表面电场而采用的工艺涉及工艺参数 多、操作复杂的问题。为了实现上述目的，本发明提出一种降低晶体管表面电场的方法，包括以下步骤 在所述晶体管主动区以及相邻的场区之间的半导体衬底内进行离子注入；进行高温扩散处 理；在所述晶体管的衬底内分别形成源极区、栅极区和漏极区；在所述晶体管表面覆盖保 护氧化层。可选的，所述离子注入的参数为注入能量为IOKev至3000Kev，注入浓度为IE12/ cm2 至 5E13/cm2。可选的，所述衬底为P型，用于所述离子注入的离子为P型离子。可选的，所述高温扩散处理的温度范围为1000°C至1200°C，时间为30分钟至10 小时。可选的，形成所述漏极区的掺杂的离子为η型离子。可选的，所述栅极位于所述源极和所述漏极之间。本发明一种晶体管中降低表面电场的方法的有益效果主要表现在本发明提供的 晶体管中降低表面电场的方法相对于现有技术，只采用一次离子注入操作，减少了工艺参 数以及简化了操作流程；由于采用高温扩散工艺，因此本发明在漏极中的扩散后的离子掺 杂深度较现有技术的离子注入获得的深度更深，且工艺参数变异更小，更加有利于提高MOS 管的击穿电压，降低晶体管表面的电场；此外，本发明高温扩散后在相邻的MOS管之间形成 的隔离区域较现有技术中的P阱深度也更深，隔离效果也更好。
图1为现有技术相邻的晶体管的结构示意2为本发明一种晶体管中降低表面电场的方法的流程图。图3为使用本发明一种晶体管中降低表面电场的方法所形成的器件的结构示意 图。
具体实施例方式下面结合附图，对本发明做进一步的阐述。
4
首先，请参考图2，图2为本发明一种晶体管中降低表面电场的方法的流程图，从 图上可以看出，本发明包括以下步骤步骤40 在所述晶体管主动区以及相邻的场区之间的半导体衬底内进行离子注 入，所述衬底为P型，用于所述离子注入的离子为P型离子，优选的，所述离子注入的参数 为注入能量为IOKev至3000Kev，注入浓度为lE12/cm2至5E13/Cm2，离子注入的具体能量和 浓度视实际操作中所需确定，下面请参考几个优选的实施例注入能量为lOOKev，注入浓 度为2E13/Cm2 ；注入能量为lOOOKev，注入浓度为1E13/Cm2 ；注入能量为2000Kev，注入浓度为
OT712 / 2
3L· /cm ；步骤41 进行高温扩散处理，该步骤目的是将注入的离子进行高温扩散，优选的， 所述高温扩散处理的温度范围为1000°C至1200°C，时间为30分钟至10小时，温度越高，扩 散的速度越快，时间越长，扩散的范围越广，下面请参考几个优选的实施例所述高温扩散 处理的温度为iooo°c，时间为10小时；所述高温扩散处理的温度为iioo°c，时间为5小时； 所述高温扩散处理的温度为1200°C，时间为30分钟；步骤42 在各个所述晶体管的衬底内分别形成源极区、栅极区和漏极区，所述栅 极位于所述源极和所述漏极之间，形成所述漏极区的掺杂的离子为η型离子，该步骤为现 有技术，即在衬底上形成多个晶体管，但是对每个晶体管的漏极区并没有如现有技术所示， 进行离子注入；步骤43 在所述晶体管表面覆盖保护氧化层，该步骤为惯用技术，主要对晶体管 起到保护作用。最后，请参考图3，图3为使用本发明一种晶体管中降低表面电场的方法所形成的 器件的结构示意图，从图上可以看出，单个MOS结构包括位于衬底10上的源极区12、栅极区 13和漏极区11，漏极区11和相连的MOS管的漏极区20之间为经离子注入以及高温扩散后 形成的掺杂区24，该掺杂区24分为两部分，一部分位于两个漏极区11和20之间(图中竖 直方向)，另一部分位于两个漏极区11和20之下(图中水平方向)，从而获得低导通电阻。 由于采用高温扩散工艺，因此在漏极中的扩散后的离子掺杂深度较现有技术的离子注入获 得的深度更深，更加有利于提高MOS管的击穿电压，降低晶体管表面的电场。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技 术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因 此，本发明的保护范围当视权利要求书所界定者为准。
权利要求
一种降低晶体管表面电场的方法，其特征在于包括以下步骤在所述晶体管主动区以及相邻的场区之间的半导体衬底内进行离子注入；进行高温扩散处理；在所述晶体管的衬底内分别形成源极区、栅极区和漏极区；在所述晶体管表面覆盖保护氧化层。
2.根据权利要求1所述的降低晶体管表面电场的方法，其特征在于所述离子注入的 参数为注入能量为IOKev至3000Kev，注入浓度为lE12/cm2至5E13/cm2。
3.根据权利要求1所述的降低晶体管表面电场的方法，其特征在于所述衬底为P型， 用于所述离子注入的离子为P型离子。
4.根据权利要求1所述的降低晶体管表面电场的方法，其特征在于所述高温扩散处 理的温度范围为1000°C至1200°C，时间为30分钟至10小时。
5.根据权利要求1所述的降低晶体管表面电场的方法，其特征在于形成所述漏极区 的掺杂的离子为η型离子。
6.根据权利要求1所述的降低晶体管表面电场的方法，其特征在于所述栅极位于所 述源极和所述漏极之间。
全文摘要
本发明提出一种晶体管中降低表面电场的方法，包括以下步骤在所述晶体管主动区以及相邻的场区之间的半导体衬底内进行离子注入；进行高温扩散处理；在所述晶体管的衬底内分别形成源极区、栅极区和漏极区；在所述晶体管表面覆盖保护氧化层。本发明提供的晶体管中降低表面电场的方法相对于现有技术，能够最大限度的降低表面电场并形成极佳之隔离结构，另外只采用一次离子注入操作，减少了工艺参数，简化了操作流程。
文档编号H01L21/265GK101916744SQ20101023564
公开日2010年12月15日 申请日期2010年7月23日 优先权日2010年7月23日
发明者唐树澍 申请人:上海宏力半导体制造有限公司