专利名称：电多层组件的制作方法
电多层组件从出版物DE 10 2004 058 410 Al中已知一种具有ESD保护元件的电多层组件。本发明的任务是，说明一种电多层组件，该电多层组件包括具有低击穿电压和低 ESD箝位电压的ESD保护组件。该任务通过按照权利要求1所述的电多层组件来解决。该电多层组件的有利扩展方案是从属权利要求的主题。说明一种电多层组件，所述电多层组件具有带有至少两个外电极的基体。所述电多层组件具有至少一个第一内电极和至少一个第二内电极，它们与各一个外电极导电地连接。内电极直接或经由多层组件中的贯通接触部与外电极相连接。所述电多层组件具有至少一个陶瓷的压敏电阻层。该陶瓷压敏电阻层至少包括第一内电极。所述第一内电极优选地绝大部分地由陶瓷压敏电阻层包围，其中第一内电极至少在至其外电极的接触范围中是可自由接触的。在另一实施形式中，第一内电极直接被施加在压敏电阻层上。电多层组件包括至少一个介电层。所述介电层至少被布置在压敏电阻层和至少一个另外的层之间。优选地，该另外的层包括第二内电极。在一种实施形式中，第二内电极绝大部分地由该另外的层包围，其中第二内电极至少在至其外电极的接触范围中是可自由接触的。在另一实施形式中，第二内电极优选地直接被施加在该另外的层上。介电层具有至少一个开口。所述开口可以被构造为击穿、凹处或空穴。介电层中的开口优选地用半导体材料或金属来填充。优选地，开口完全地被填充。但是在另一实施形式中，在开口的填充物中也存在单个或多个闭合的或开放的空穴。在一种实施形式中，填充介电层中的一个或多个开口所用的半导体材料包括压敏电阻陶瓷。填充介电层中的开口所用的压敏电阻陶瓷优选地与另外的压敏电阻层的压敏电阻陶瓷相同。在另一实施形式中，介电层开口中的压敏电阻陶瓷不同于压敏电阻层的陶瓷。在另一实施形式中，半导体材料包括电阻材料。在一种实施形式中，填充介电层的一个或多个开口所用的金属是优选包括银、钯、 钼、银钯或其他适当的金属的金属。在一种实施形式中，介电层中的开口可以用不同的材料来填充。优选地，用相同的材料填充介电层的所有开口。在一种实施形式中，电多层组件的基体包括盖板组(Deckpaket)，所述盖板组在厚度方向上向上和向下密封多层组件的基体。盖板组分别包括至少一个介电层。在一种实施形式中，电多层组件的盖板组和具有至少一个开口的介电层可以包括相同的材料。在另一实施形式中，也可能的是，盖板组和介电层包括不同的材料。优选地，对于介电层使用氧化锆(ZrO2)或氧化锆玻璃复合物、氧化铝(AlOx)或氧化铝玻璃复合物、氧化锰(MnO)或氧化锰玻璃。但是介电层也可以包括其他适当的材料。在一种实施形式中，电多层组件具有单个或多个贯通接触部、所谓的通孔，利用所述贯通接触部，电多层组件的单个或所有内电极与外电极相连接。在一种实施形式中，电多层组件的外接触部被构造为阵列(行或矩阵布置)。在此情况下，平面网格阵列(LGA )(Land-Gri d-Array )或球状网格阵列(BGA )(Ba 11 -Gri d-Array ) 是特别合适的。在经由阵列(LAG、BGA)接触电多层组件时，电多层组件的内电极优选地经由贯通接触部与外接触部相连接。在电多层组件的一种实施形式中，包括至少一个开口的介电层这样被构造，使得所述介电层与至少两个相邻的压敏电阻层和两个重叠的内电极一起构成ESD放电间隙。在另一实施形式中，介电层中的开口用半导体材料或金属尤其是通过印刷介电层的方法被填充为，使得构成本身已知的所谓的锁位垫(Catch-Pad)。其上可以布置贯通接触部(通孔)，由此经由介电层构成独立式的电极结构。在一个优选的实施形式中，电多层组件具有带有集成ESD保护组件的压敏电阻的功能。所述压敏电阻优选地具有小于1 pF的容量。电多层组件的ESD保护组件优选地被构造为，使得该ESD保护组件在1 mA电流时具有小于20 V的ESD击穿电压。在施加于电多层组件上的具有8 kV电压的ESD脉冲的情况下，电多层组件的ESD 保护组件优选地具有小于500 V的ESD箝位电压。如前所述的电多层组件特别地由于介电层的与压敏电阻容量串联的小容量的布置而具有部件的总容量的减少。电多层组件的箝位电压由于所述介电层而相对于传统的多层组件仅少量地被提高。ESD保护组件的所说明的箝位电压基本上取决于内电极层的间距。通过如前所述的电多层组件的设计，因此在非常小的容量时达到小的箝位电压。通过压敏电阻层之间的附加电介质层显著减小电多层组件的总容量，由此该组件的载流能力和脉冲强度进一步得到提高。上述主题根据下面的图和实施例进一步被阐述。下面所述的附图不应被理解为按正确比例的。更确切地说，示图可以单独地被放大、缩小或也可以被失真地示出。互相相同或承担相同功能的元件用相同的附图标记来表示。
图1示出电多层组件的第一实施例的示意结构， 图2示出电多层组件的另一实施形式，
图3示出电多层组件的另一实施形式，其中外接触部被构造为球状网格阵列 (Ball-Grid-Array)，
图4示出电多层组件的另一实施形式，其中外接触部被构造为平面网格阵列 (Land-Grid-Array)，
图5示出电多层组件的另一实施形式，其中介电层具有两个开口， 图6示出电多层组件的另一实施形式，其在多层组件中示出多个并联的ESD区域， 图7示出电多层组件的另一实施形式，其中在两个电极之间布置具有击穿的多个介电
层，
图8示出电多层组件的另一实施形式，其中在介电层的背离压敏电阻层的那侧上在开口的填充物上存在锁位垫，
图9示出电多层组件的另一实施形式，其中在介电层的朝向压敏电阻层的那侧上在开口的填充物上存在锁位垫。在图1中示出电多层组件的第一实施形式，该电多层组件包括基体1。在基体1的侧面处布置外电极2、2’，这些外电极与位于基体1内部的内电极3、4导电连接。基体1具有压敏电阻层5，该压敏电阻层5包括第一内电极3。第一内电极3绝大部分地由压敏电阻层5包围。电多层组件具有另外的层7，该另外的层7在所示的实施形式中被构造为另外的压敏电阻层。该另外的层7包括第二内电极4，该第二内电极绝大部分地由该另外的层7 包围。在压敏电阻层5和另外的层7之间布置介电层6，该介电层6具有开口 8。开口 8 用半导体材料或金属填充。电多层组件的基体1在厚度方向上由盖板组9、9’封闭，其中盖板组9、9’优选地分别包括至少一个介电层。图2示出电多层组件的另一实施形式。电多层组件的结构几乎与图1中的结构相同，其中第一内电极3被施加在压敏电阻层5的表面上，并且第二内电极4被施加在另外的层7的表面上。第一内电极布置在压敏电阻层5和盖板组9之间。第二内电极4布置在另外的层7和另外的第二盖板组9’之间。图3示出电多层组件的另一实施形式。该电多层组件具有基体1，在该基体1中布置压敏电阻层5，在压敏电阻成5上布置第一内电极3。在厚度方向上，第一内电极3和压敏电阻层5向上由第一盖板组9封闭。在压敏电阻层5之下布置介电层6，该介电层具有开口 8。开口 8被用半导体材料或金属填充。在介电层6的下侧布置第二内电极4。第一内电极3和第二内电极4经由通孔10与外接触部2连接。通孔10例如可以如在图3中所示的那样是圆柱形的或也可以是截椎形状的，其中通孔10例如可以在通向外接触部2的方向上或在通向内电极3、4的方向上逐渐变细。外接触部在所示的实施形式中被实施为球状网格阵列。电多层组件的基体1在厚度方向上向下由第二盖板组9’封闭。在图4中示出电多层组件的另一实施形式，其与图3中的实施形式类似，其中介电层6具有两个开口 8。介电层6在厚度方向上布置在两个层5、7之间。在所示的实施形式中，两个层5、7被实施为压敏电阻陶瓷。电多层组件的外接触部2、2’在所示的实施形式中被实施为平面网格阵列。通孔例如可以如在图4中所示的那样是圆柱形的或者也可以是截椎形状的，其中通孔例如可以在通向外接触部2、2’的方向上或在通向内电极3、4的方向上逐渐变细。图5示出电多层组件的另一实施形式，其与图1中的实施形式类似。图5中的介电层6具有两个开口 8，这些开口用半导体材料或用金属填充。图6示出电多层组件的另一实施形式，其中电多层组件具有三个并联的ESD保护元件。ESD保护元件分别本身在图2中已经详细地被描述。这些ESD保护元件中的每一个均包括第一压敏电阻层5以及另外的层7。该另外的层7在所示的实施形式中被实施为另外的压敏电阻层。在压敏电阻层5和另外的层7之间布置介电层6，该介电层6具有开口 8。开口 8用半导体材料或用金属填充。这些ESD保护元件分别具有第一内电极3和第二内电极4，其中内电极3、4被施加在压敏电阻层5上或另外的层7上。图7示出电多层组件的另一实施形式。该电多层组件具有带有盖板组9、9’的基体1，其中盖板组9、9’优选地包括至少一个介电层。在盖板组9、9’之间布置压敏电阻层5 和另外的层7，其中该另外的层7被实施为压敏电阻层。在压敏电阻层5和另外的层7之间布置三个介电中间层6，这些介电中间层通过由压敏电阻陶瓷组成的中间层相互在厚度方向上间隔开。介电层6分别具有开口 8。介电层6的开口 8分别用半导体材料填充以及开口 8，用金属填充。电多层组件具有内电极3、4，该内电极3、4与外接触部2、2’相连接。 第一内电极3布置在压敏电阻层5和盖板组9之间。第二内电极4布置在另外的层7和第二盖板组9’之间。图8示出另一实施例，其中类似于图3和4的实施例，存在基体1、压敏电阻层5、 第一内电极3、第一盖板组9、具有开口 8的介电层6、第二盖板组9’、通孔10和外接触部2、 2’。开口 8用半导体材料或金属填充，使得构成锁位垫11，其在介电层6的表面上侧向于开口 8地伸展。锁位垫11在图8的实施例中位于介电层6的背离压敏电阻层5的那侧。锁位垫11例如可以通过以下方式来制造，即开口通过印刷的方法用半导体材料或金属填充， 使得为填充所使用的材料的一部分构成上侧的锁位垫11。锁位垫11可以如在图8中所示的那样配备有所属的通孔10并且因此与外接触部2’导电地连接。锁位垫11在此情况下可以用作第二内电极。代替地可以附加地在与锁位垫11的导电连接中设置第二内电极。在图8的实施例中，典型的尺寸例如是介电层6的厚度为1(^111至3(^111、开口 8 的直径为20 μ m至30 μ m、锁位垫11的直径为大约100 μ m、锁位垫的厚度为3 μ m至5 μ m、 以及通孔10加锁位垫11的高度为大约50 μ m。通孔10可以例如是圆柱形的或锥状的。图9示出另一实施例，其中类似于根据图8的实施例，存在基体1、压敏电阻层5、 第一内电极3、第一盖板组9、具有开口 8的介电层6、第二盖板组9’、通孔10和外接触部2、 2’。开口 8用半导体材料或金属填充，使得构成锁位垫11，其在介电层的表面上侧向于开口 8地伸展。在图9的实施例中，锁位垫11位于介电层6的朝向压敏电阻层5的那侧上。 第二内电极4被布置在介电层6的背离压敏电阻层5的那侧上并且经由通孔10与外接触部2’导电连接。尺寸、尤其是开口 8和锁位垫11可以对应于以上针对图8的实施例所说明的尺寸。在另一实施形式中，电多层组件包括多个串联或并联的ESD保护装置，这些ESD保护装置由具有一个或多个开口的至少一个介电层和至少一个邻接的压敏电阻层构成。处于本发明范围中的是，相互组合所述实施形式的特征以便获得另外的实施形式。附图标记列表
1基体2、2，外接触部3第一内电极4第二内电极5压敏电阻层6介电层7另外的层8、8，开口9、9，盖板组10通孔
11锁位垫
权利要求
1.电多层组件，具有-带有外电极(2，2’)的基体(1)，-内电极(3，4)，所述内电极与各一个外电极(2，2’)导电地连接， -陶瓷压敏电阻层(5)，其配备有内电极之一(3)，和 -与压敏电阻层(5)邻接的介电层(6)， -其中内电极(3，4)布置在介电层(6)的彼此相对的侧上，和 -其中介电层(6)具有至少一个开口(8)，所述开口用半导体材料或金属填充，使得所述半导体材料或金属邻接压敏电阻层(5 )。
2.根据权利要求1所述的电多层组件，其中开口(8)用半导体材料填充，所述半导体材料包括压敏电阻陶瓷或电阻材料。
3.根据权利要求1所述的电多层组件，其中开口(8)用金属填充，所述金属包括Ag、Pd、Pt或AgPd。
4.根据权利要求1至3之一所述的电多层组件，其中在介电层(6)的背离压敏电阻层(5)的那侧上布置另外的层(7)，所述另外的层被构造为陶瓷压敏电阻层并且配备有内电极之一(4)。
5.根据权利要求1至4之一所述的电多层组件，其中介电层(6)包括&02、ZrO2玻璃复合物、A10x、AlOx玻璃、MnO或MnO玻璃。
6.根据权利要求1至5之一所述的电多层组件，其中基体(1)具有盖板组(9，9’)，所述盖板组分别包括至少一个另外的介电层。
7.根据权利要求1至6之一所述的电多层组件，其中内电极(3，4)经由通孔(10)与外接触部(2，2’)相连接。
8.根据权利要求1至7之一所述的电多层组件，其中外接触部(2，2’)被构造为平面网格阵列(LGA)或球状网格阵列(BGA)。
9.根据权利要求1至8之一所述的电多层组件，其中介电层(6)被构造为，使得所述介电层与至少两个相邻的压敏电阻层(5)和两个重叠的内电极(2，3 ) —起构成ESD放电间隙。
10.根据权利要求1至9之一所述的电多层组件，所述电多层组件具有带有集成ESD保护组件的压敏电阻的功能。
11.根据权利要求1至10之一所述的电多层组件，所述电多层组件具有小于1PF的容量。
12.根据权利要求1至11之一所述的电多层组件，所述电多层组件在1mA电流时具有小于20 V的ESD击穿电压。
13.根据权利要求1至12之一所述的电多层组件，所述电多层组件在具有8kV电压的 ESD脉冲时具有小于500 V的ESD箝位电压。
14.根据权利要求1至13之一所述的电多层组件，其中介电层(6)中的开口(8)用半导体材料或金属填充，使得构成锁位垫(11)。
15.根据权利要求14所述的电多层组件，其中锁位垫(11)配备有通孔(10)。
全文摘要
电多层组件具有带有外电极(2，2’)和内电极(3，4)的基体(1)以及配备有第一内电极(3)的陶瓷压敏电阻层(5)和与压敏电阻层(5)邻接的介电层(6)。介电层(6)具有至少一个开口(8)，所述开口被填充有半导体材料或金属。
文档编号H01C7/18GK102308341SQ201080006488
公开日2012年1月4日 申请日期2010年2月2日 优先权日2009年2月3日
发明者克伦 G., 皮尔斯廷格 T., 费希廷格 T. 申请人:埃普科斯股份有限公司