专利名称：一种基于MOS控制的增强型GaN异质结场效应晶体管的制作方法
技术领域：
本发明属于功率半导体器件技术领域，涉及GaN异质结场效应晶体管(AWaN/GaN HFET)，尤其涉及增强型GaN异质结场效应晶体管。
背景技术：
硅(Si)基功率器件经过多年的发展，目前已进入性能平稳期，其性能的进一步提升往往伴随着成本的显著增加。与此同时，诸多新型应用对功率管理单元的体积、效率以及工作稳定性提出了更高要求。然而，传统Si基功率器件的性能已逼近其理论极限，使得宽禁带半导体成为应用于功率管理的理想替代材料。作为第三代半导体材料的典型代表， 宽禁带半导体氮化镓(GaN)具有许多硅材料所不具备的优异性能，是高频、高压、高温和大功率应用的优良半导体材料，在经济和军事领域具有广阔的应用前景。特别是基于GaN的 AlGaN/GaN结构具有更高的电子迁移率，使得GaN器件具有低的导通电阻、高的工作频率， 能满足系统对功率器件更大功率、更高频率、更小体积和更恶劣高温工作的要求。然而，常规GaN异质结场效应晶体管，即AWaN/GaN异质结HFET (HFET Heterojunction Field Effect Transistor)器件是常开型(耗尽型)器件，在零偏压下AWaN/GaN异质结的HEMT器件处于常开状态，只有在栅上加一定大小的负偏压时，才能使器件处于关断状态。而具有正阈值电压的常关型(增强型)功率开关器件能够确保功率电子系统的安全性、降低系统成本和复杂性等，是功率系统中的首选器件。因此，对于 AlGaN/GaN HFET (Heterojunction Field Effect Transistor)器件而言，增强型 HFET 器件实现技术是研究者们极其关注的问题。目前国际上已提出多种方法来实现常关型器件。 文献 Y. Ohmaki, et. al. , "Enhancement-mode AlGaN/AlN/GaN high electron mobility transistor with low on-state resistance and high breakdown voltage,，，Jpn. J. Appl. Phys.，vol. 45, no. 44，pp. L1168-L1170，Nov. 2006 提出减薄 AlGaN 势垒层实现常关型AlGaN/GaN HFET的方法，并通过SiO2Passivation来降低开启电阻，然而这种方法得到的源漏电流比较小，且AKkiN势垒层的厚度难以精确控制；文献W. Saito, et. al.， "Recessed-gate structure approach toward normally off high-voltage AlGaN/GaN HEMT for power electronics applications, " IEEE Trans. Electron Devices, vol. 53, no. 2,pp. 356-362,Feb. 2006提出的凹栅方法，然而这种方法也存在源漏电流比较小，AWaN 势垒层厚度难以精确控制的问题，以及AKiaN晶格完整性可能被破坏的问题，；文献^ng Cai, et. al. , "Control of Threshold Voltage of AlGaN/GaN HEMTs by Fluoride-Based Plasma Treatment :From Depletion Mode to Enhancement Mode，，IEEE Trans. Electron Devices, vol. 53，no. 9，pp. 2207-2215，Sep. 2006 提出的 CF4 等离子体注入，通过 F 离子对沟道电荷的耗尽的方法来实现常关型器件，但AlGaN晶格完整性可能被破坏，并且器件的稳定性也有待研究。随着大直径硅Si基GaN外延技术的逐步成熟并商用化，Si基GaN功率半导体技术有望成为高性能低成本功率技术解决方案。本发明在Si基AlGaN/GaN衬底上混合集成SiMOS和AlGaN/GaN HFET高压功率器件，通过对低压MOS的开启与关断实现了对常开型HFET 高压器件的开启与关断，从而实现了常关型AlGaN/GaNHFET高压功率器件，与此同时，该混合器件还具有常规HFET器件的高耐压、低导通电阻等优点。
发明内容
本发明提供一种基于MOS控制的增强型GaN异质结场效应晶体管，属于一种高、低压混合集成器件，即在同一衬底基片上单片集成的低压MOS管和耗尽型GaN异质结场效应晶体管(如图1所示)，实现了低压MOS对常开型AlGaN/GaNHFET高压器件的控制，该混合集成器件不仅具有MOS器件的常关型(增强型)特性，而且具有常规AlGaN/GaN HFET器件的高耐压、低导通电阻等优点。本发明技术方案如下一种基于MOS控制的增强型GaN异质结场效应晶体管，如图1所示，包括同一衬底基片上单片集成的低压MOS管1和耗尽型GaN异质结场效应晶体管2 ；其中，MOS管1的漏极和耗尽型GaN异质结场效应晶体管2的源极由金属层电气连接；GaN异质结场效应晶体管2的栅极与MOS管1的栅极互连，或者GaN异质结场效应晶体管2的栅极与MOS管1的源极互连；MOS管1和耗尽型GaN异质结场效应晶体管2之间采用介质隔离槽隔离。图4和图7分别给出基于MOS控制的增强型GaN异质结场效应晶体管的两种等效电路图。本发明提供的基于MOS控制的增强型GaN异质结场效应晶体管，其工作原理结合图1、图4，可以解释如下图1所示为本发明提供的基于MOS控制的增强型GaN异质结场效应晶体管的结构示意图，该器件集成了图2所示的MOS管1和图3所示的耗尽型GaN异质结场效应晶体管 2。的HFET。MOS管1的漏极和耗尽型GaN异质结场效应晶体管2的源极由金属层电气连接，并且它们的栅极也互连(如图4所示)。当栅极加上一定正电压时，且栅源之间的电压大于MOS阈值电压时，将形成从MOS的源极到漏极的电流通道，与此同时，由于耗尽型GaN 异质结场效应晶体管2是一个常开型器件，最终形成了从MOS源极到耗尽型GaN异质结场效应晶体管2的漏极的电流通路，使得整个基于MOS控制的增强型GaN异质结场效应晶体管(集成器件)处于开态。该集成器件的反向耐压工作原理为当MOS管1的栅极与源极之间电压差小于其阈值电压，即MOS处于关断或者栅极浮空时，该集成器件为反向耐压状态。 当耗尽型GaN异质结场效应晶体管2的漏极外加电压较小时，MOS管1的漏极电势较低，此时耗尽型GaN异质结场效应晶体管2的栅极与源极之间的电势差大于耗尽型GaN异质结场效应晶体管2的阈值电压，耗尽型GaN异质结场效应晶体管2处于导通，主要由MOS承受耐压；随着耗尽型GaN异质结场效应晶体管2的漏极电压的增大，MOS管1的漏极电压增大， 也即耗尽型GaN异质结场效应晶体管2的源极电压增大；当耗尽型GaN异质结场效应晶体管2的源极电压增大到耗尽型GaN异质结场效应晶体管2栅极与源极间电压差小于耗尽型 GaN异质结场效应晶体管2阈值电压时，耗尽型GaN异质结场效应晶体管2栅极下的2DEG 被夹断，耗尽型GaN异质结场效应晶体管2处于截止状态，此时耗尽型GaN异质结场效应晶体管2开始承受耐压。本发明的有益效果表现在本发明提供的基于MOS控制的增强型GaN异质结场效应晶体管，在同一衬底基片上单片集成了低压MOS管和耗尽型GaN异质结场效应晶体管，其中低压MOS管和耗尽型GaN 异质结场效应晶体管之间形成一种串联结构，通过控制低压MOS管的开关状态实现了将耗尽型GaN异质结场效应晶体管向增强型GaN异质结场效应晶体管的转变。整个器件不仅具有低压MOS器件的常关型(增强型)特性，而且具有耗尽型GaN异质结场效应晶体管的高耐压、低导通电阻等优点，具有良好的频率特性和输出功率密度，适用于高频、大功率领域。
图1是本发明提供的基于MOS控制的增强型GaN异质结场效应晶体管的结构示意图。图2是常规NMOS结构示意图。图3是常规耗尽型GaN异质结场效应晶体管结构示意图。图4是本发明提供的基于MOS控制的增强型GaN异质结场效应晶体管的一种等效电路图。图5是具有绝缘栅结构的常规耗尽型GaN异质结场效应晶体管结构示意图。图6是本发明提供的具体由NMOS控制的增强型GaN异质结场效应晶体管的结构示意图，其中所集成的耗尽型GaN异质结场效应晶体管为具有绝缘栅结构的常规耗尽型 GaN异质结场效应晶体管。图7是本发明提供的基于MOS控制的增强型GaN异质结场效应晶体管的另一种等效电路图。图8是本发明的制备工艺流程示意图。上述图中1为MOS管，2为耗尽型GaN异质结场效应晶体管，3为衬底基片，4为异质外延缓冲层，5为GaN外延层，6为AKiaN外延层，7为MOS管漏极或源极，8为MOS管栅极，9为GaN异质结场效应晶体管的源极，10为肖特基栅结构，11为GaN异质结场效应晶体管的漏极，12为P型Si衬底，13为N+掺杂区，14为MOS管的栅介质层，15为钝化层，16为绝缘栅结构的GaN异质结场效应晶体管的栅介质层，17为介质隔离槽，18为冒层。
具体实施例方式一种基于MOS控制的增强型GaN异质结场效应晶体管，如图1所示，包括同一衬底基片上单片集成的低压MOS管1和耗尽型GaN异质结场效应晶体管2 ；其中，MOS管1的漏极和耗尽型GaN异质结场效应晶体管2的源极由金属层电气连接；GaN异质结场效应晶体管2的栅极与MOS管1的栅极互连，或者GaN异质结场效应晶体管2的栅极与MOS管1的源极互连；MOS管1和耗尽型GaN异质结场效应晶体管2之间采用介质隔离槽隔离。上述方案中1)所述衬底基片材料可以是硅、氮化镓、碳化硅或蓝宝石。2)所述介质隔离槽材料为空气、Si02、Si3N4、AlN或A1203。3)所述介质隔离槽位于MOS管1的漏端耗尽型GaN异质结场效应晶体管2的源端之间。4) MOS管1可以是为匪OS管、PMOS管、LDMOS管或Cool MOS器件。8)所述耗尽型GaN异质结场效应晶体管2的栅结构为肖特基栅或绝缘栅；肖特基栅电极材料可以是M或Pt ；绝缘栅电极材料可以是Α1、Μ或多晶硅；绝缘栅的栅介质材料可以是SiO2、氮化硅、A1203、A1N或Η 2。图8给出了本发明一种制备工艺流程图。图8(a)所示是AKiaN/GaN外延片；图 8(b)所示，将AnGaN/GaN外延片制作MOS器件的部分刻蚀到衬底，用冒层将其他部分覆盖起来；图8(c)所示，在制作MOS器件的部分生长Si(如果台阶对器件性能影响不大，也可以略去这一步)；图8 (d)所示，在生长栅极绝缘层14与MOS栅极8 ；图8 (e)所示，制作MOS器件源漏区的掺杂，并除去冒层；图8(f)所示，在MOS与HFET器件之间制备隔离层制作MOS与 GaN异质结场效应晶体管的电极，并制作钝化层。本发明提供的基于MOS控制的增强型GaN异质结场效应晶体管的制备工艺包括以下步骤第一步如图8(b)，将外延片用于制造MOS器件的部分刻蚀至衬底。在AlGaN/GaN 外延片上制备一层冒层18。第二步如图8(c)，在衬底上制备Si层。第三步如图8 (d)，制备MOS器件的源区和漏区，并在MOS器件部分表面制备一层氧化层和栅极材料。第四步如图8 (e)，制作MOS器件源漏区的掺杂，并除去冒层。第五步如图8 (f)，分别制作MOS器件和HFET器件的源电极和漏电极。第六步如图8 (g)，制作HFET器件的栅电极，并制作钝化层。应当说明，本发明的核心发明点在于单片集成低压MOS器件和耗尽型GaN异质结场效应晶体管，其中低压MOS管和耗尽型GaN异质结场效应晶体管之间形成串联结构，通过控制低压MOS管的开关状态实现了将耗尽型GaN异质结场效应晶体管向增强型GaN异质结场效应晶体管的转变。本发明器件结构或制备工艺具有很多中变化，本发明不可能也没有必要一一逐级，但本领域技术人员应当理解在本发明的基础上所作出的各种结构或工艺上的变化，均在本发明申请保护的范围之内。
权利要求
1.一种基于MOS控制的增强型GaN异质结场效应晶体管，包括低压MOS管(1)和耗尽型GaN异质结场效应晶体管⑵；其特征在于，MOS管⑴和耗尽型GaN异质结场效应晶体管(2)集成于同一衬底基片上；MOS管(1)的漏极和耗尽型GaN异质结场效应晶体管(2) 的源极由金属层电气连接；GaN异质结场效应晶体管⑵的栅极与MOS管(1)的栅极互连； MOS管(1)和耗尽型GaN异质结场效应晶体管(2)之间采用介质隔离槽隔离。
2.一种基于MOS控制的增强型GaN异质结场效应晶体管，包括低压MOS管(1)和耗尽型GaN异质结场效应晶体管O)；其特征在于，MOS管(1)和耗尽型GaN异质结场效应晶体管(2)集成于同一衬底基片上；MOS管(1)的漏极和耗尽型GaN异质结场效应晶体管(2) 的源极由金属层电气连接；GaN异质结场效应晶体管⑵的栅极与MOS管(1)的源极互连； MOS管(1)和耗尽型GaN异质结场效应晶体管(2)之间采用介质隔离槽隔离。
3.根据权利要求1或2所述的基于MOS控制的增强型GaN异质结场效应晶体管，其特征在于，所述衬底基片材料为硅、氮化镓、碳化硅或蓝宝石。
4.根据权利要求1或2所述的基于MOS控制的增强型GaN异质结场效应晶体管，其特征在于，所述介质隔离槽材料为空气、SiO2, Si3N4, AlN或A1203。
5.根据权利要求1或2所述的基于MOS控制的增强型GaN异质结场效应晶体管，其特征在于，所述介质隔离槽位于MOS管(1)的漏端耗尽型GaN异质结场效应晶体管⑵的源端之间。
6.根据权利要求1或2所述的基于MOS控制的增强型GaN异质结场效应晶体管，其特征在于，所述MOS管(1)为NMOS管、PMOS管、LDMOS管或Cool MOS器件。
7.根据权利要求1或2所述的基于MOS控制的增强型GaN异质结场效应晶体管，其特征在于，所述耗尽型GaN异质结场效应晶体管O)的栅结构为肖特基栅或绝缘栅。
8.根据权利要求7所述的基于MOS控制的增强型GaN异质结场效应晶体管，其特征在于，所述肖特基栅电极材料为M或Pt ；所述绝缘栅电极材料为Al、Ni或多晶硅；所述绝缘栅的栅介质材料为SiO2、氮化硅、A1203、AlN或HfO2。
全文摘要
一种基于MOS控制的增强型GaN异质结场效应晶体管，属于功率半导体器件技术领域。包括单片集成的低压MOS管和耗尽型GaN异质结场效应晶体管；其中，MOS管的漏极和耗尽型GaN异质结场效应晶体管的源极相连；二者的栅极互连，或者GaN异质结场效应晶体管的栅极与MOS管的源极互连；MOS管和耗尽型GaN异质结场效应晶体管之间采用介质隔离槽隔离。本发明通过控制与耗尽型GaN异质结场效应晶体管相串联的低压MOS管的开关状态实现了将耗尽型GaN异质结场效应晶体管向增强型GaN异质结场效应晶体管的转变，不仅具有低压MOS器件的常关型特性，而且具有耗尽型GaN异质结场效应晶体管的高耐压、低导通电阻等优点，具有良好的频率特性和输出功率密度，适用于高频、大功率领域。
文档编号H01L29/778GK102194819SQ20111010599
公开日2011年9月21日 申请日期2011年4月26日 优先权日2011年4月26日
发明者张波, 张竞, 汪志刚, 陈万军, 魏进 申请人:电子科技大学