专利名称：外延晶片的制作方法
技术领域：
本发明涉及一种制造GaN衬底的方法、制造外延晶片的方法、制造半导体器件的方法和外延晶片，更具体地，本发明涉及制造具有c面的GaN衬底的方法、制造外延晶片的方法、制造半导体器件的方法和外延晶片，该GaN衬底用于通过在c面上相继堆叠包括 AlxGa(1_x)N层和GaN层的至少两层来制造外延晶片。
背景技术：
一般，GaN(氮化镓)衬底用作为半导体器件例如发光二极管(LED)或激光二极管 (LD)的衬底。当将具有3. ^V的能量带隙和高导热系数的GaN施加于半导体器件的衬底时，能够在GaN衬底的后表面上提供电极，且能够降低半导体器件的驱动(工作)电压。这种GaN 衬底通过 K. Motoki 等人例如在 “Pr印aration of LargeGaN Substrates”，Materials Science and Engineering B93 (2002)，pp. 123-125 中描述的方法制造。该文献公开了 GaN衬底通过以下步骤制造首先，通过HVPE(氢化物气相外延)在 GaAs (砷化镓)衬底上形成具有60 μ m厚度的GaN的缓冲层。其后，通过HVPE在缓冲层上形成具有500 μ m厚度的GaN层。其后，移除GaAs衬底，并通过抛光得到具有495士 10 μ m 厚度的GaN衬底。然而，根据前述文献，由大块GaN单晶体在厚度方向上不会切割很多GaN衬底，因此，为得到GaN衬底会不利地需要高成本。为了降低每个GaN衬底的成本，希望得到通过制造具有大厚度的GaN锭并由该锭在厚度方向上切割多个GaN衬底的制造GaN衬底的技术。然而，如果由该锭切割的GaN衬底具有如上述文献中描述的495 士 10 μ m的厚度，取决于在该GaN衬底上形成的半导体器件需要的翘曲(wrap)性能，该厚度可能是过大的。在这种情况下，不能充分地降低成本。当为进一步降低成本优选由该锭切割具有更小厚度的GaN衬底时，具有小厚度的 GaN衬底当受到例如抛光的工作时可能会破裂。即使GaN衬底保持不破裂，当在GaN衬底上形成外延层时包括GaN衬底和外延层的外延晶片也可能会明显翘曲。在这种情况下，不能执行光刻等以在该外延晶片上形成电极，且外延晶片不能用于半导体器件。
发明内容
因此，本发明的目的在于提供一种制造GaN衬底的方法、制造外延晶片的方法、制造半导体器件的方法和外延晶片，该GaN衬底允许形成具有不大于需要水平的翘曲的外延晶片并能够降低成本。根据本发明的制造GaN衬底的方法是通过下列步骤来制造用于通过在c面上相继堆叠包括Al组分χ大于0且不大于0. 3以及厚度大于0且不大于30nm的AlxGaa_x)N层和 GaN层的至少两层制造外延晶片的具有c面的GaN衬底的方法假定tl (m)表示GaN衬底的厚度，Hm)表示GaN衬底的半径，t2表示AlxGaa_x)N层的厚度，χ表示AlxGaa_x)N层中的 Al组分，h(m)表示外延晶片的翘曲，al表示GaN的晶格常数并且a2表示AlN的晶格常数， 由下面的表达式得到的值tl确定为GaN衬底的最小厚度(1. 5X 10nxtl3+l. 2 X IO11X t23) X {1/(1. 5 X IO11 X tl)+1/(1. 2X IO11X t2)}/ {15. 96XxX (l-a2/al)} X (tl+t2) + (tl X t2) / {5. 32XxX (l-a2/al)} - (r2+h2)/2h = 0… (表达式1)然后，由GaN锭切割具有至少该最小厚度且小于400 μ m的厚度的GaN衬底。为得到上述表达式1，本发明人已深入研究了确定具有上述结构的外延晶片使用的GaN衬底的厚度的方法。换句话说，满足外延晶片的设定翘曲h的最小厚度可以由上述表达式1确定，因此，通过由一个锭切割厚度为至少所确定的最小厚度且小于400 μ m的每个GaN衬底，能增加在厚度方向上得到的GaN衬底的数量。因此，可以制造能减少形成的外延晶片的翘曲不大于需要水平且能得到降低成本的GaN衬底。在制造包括多个AlxGa(1_x)N层的外延晶片使用的GaN衬底的情况下，t2表示多个 AlxGa(1_x)N层的总厚度。此外，在该情况下，χ表示最大占用总厚度t2的A lxGa(1_x)N层中Al 组分比。Al组分χ用摩尔比表示。优选地，在制造GaN衬底的上述方法中，在切割GaN衬底的上述步骤中形成具有至少100 μ m且小于250 μ m的厚度，至少最小厚度的GaN衬底。当最小厚度小于IOOym时，设置GaN衬底的厚度为至少100 μ m，以便易于处理
GaN衬底并能增加在厚度方向上由一个锭可以制造的GaN衬底的数量。此外，当最小厚度小于100 μ m时，设置GaN衬底的厚度小于250 μ m,以便能够制造可更容易处理的GaN衬底。在根据本发明一方面的制造外延晶片的方法中，执行以下步骤首先，通过上述制造GaN衬底的方法制造上述GaN衬底。在该GaN衬底的c面上形成AlxGa(1_x)N层。在该 AlxGa(1_x)N层上形成GaN层。根据本发明该方面的制造外延晶片的方法，即使在GaN衬底上形成AlxGaa_x)N层和GaN层，也能够制造具有不大于h的翘曲且包括具有小厚度的GaN衬底的外延晶片。因此，制造的外延晶片能够用于半导体器件，且由于制造GaN衬底的成本降低，能够以低成本制造外延晶片。在根据本发明另一方面的制造外延晶片的方法中，执行以下步骤首先，通过上述制造GaN衬底的方法制造上述GaN衬底。在该GaN衬底的c面上形成GaN层。在该GaN层上形成Alxfeia_x)N层。在该AlxGa(1_x)N层上形成另一 GaN层。根据本发明该方面的制造外延晶片的方法，即使在GaN衬底上以该顺序形成GaN 层、AlxGa(1_x)N层和GaN层，也能够制造具有不大于h的翘曲且包括具有小厚度的GaN衬底的外延晶片。因此，制造的外延晶片能够用于半导体器件，且由于制造GaN衬底的成本降低，能够以低成本制造外延晶片。在根据本发明的制造半导体器件的方法中，执行以下步骤首先，通过上述制造外延晶片的方法制造外延晶片。然后，在外延晶片上形成电极。根据本发明的制造半导体器件的方法，即使在外延晶片上形成电极，也能够制造具有不大于h的翘曲且包括具有小厚度的GaN衬底的外延晶片。因此，由于制造GaN衬底的成本降低，能够以低成本制造半导体器件。根据本发明的外延晶片包括GaN衬底、形成在GaN衬底的c面上的Alxfeia_x)N层和形成在AlxGaa_x)N层上的GaN层。GaN衬底的厚度小于250 μ m。外延晶片的翘曲不大于 100 μ m0根据本发明的外延晶片，通过上面的表达式1能够将GaN衬底的厚度减小到通常不能得到的小于250 μ m的水平，并能够将外延晶片的翘曲减小到不大于100 μ m。根据本发明的制造GaN衬底的方法、制造外延晶片的方法、制造半导体器件的方法和外延晶片，将形成的外延晶片的翘曲减小到不大于需要水平，并能够降低GaN衬底的成本。当结合附图时，由本发明的以下详细描述，本发明的上述和其它目的、特征、方面和优点将变得更加明显。
图1是示出根据本发明第一实施方案的外延晶片的示意剖视图；图2是示出根据本发明第一实施方案的制造外延晶片的方法的流程图；图3是示出根据本发明第二实施方案的外延晶片的示意剖视图；图4是示出根据本发明第二实施方案的半导体器件的示意剖视图；图5是示出根据第二实施方案的制造半导体器件的方法的流程图；图6是示出在GaN衬底上形成的由GaN衬底和AlxGaa_x)N层组成的外延晶片的示意剖视图；图7是示出具有三层的外延晶片翘曲状态的示意剖视图；图8是示出外延晶片的样品8和9中每一个的示意剖视图；和图9示出了关于根据本发明的表达式1，关于具有两层的外延晶片和样品1至9的表达式的GaN衬底的厚度tl和外延晶片的翘曲h之间的关系。
具体实施例方式现在参考附图描述本发明的实施方案。在附图中，相同或互相对应的部分用相同的附图标记表示，且不会重复多余的描述。(第一实施方案)图1是示出根据本发明第一实施方案的外延晶片20的示意剖视图。如图1所示，外延晶片20包括GaN衬底10、AlxGa(1_x)N层21和GaN层22。GaN衬底10具有c面。 AlxGa(1_x)N层21形成在GaN衬底10的c面上。GaN层22形成在AlxGa(1_x)N层21上。GaN衬底10的厚度tl小于250 μ m，且外延晶片20的翘曲不大于100 μ m。更优选地，GaN衬底10的厚度tl为至少100 μ m且小于250 μ m,并且外延晶片20的翘曲为至少 2 μ m且不大于85 μ m。特别优选地，GaN衬底10的厚度tl为至少120 μ m且不大于240 μ m， 且外延晶片20的翘曲为至少2 μ m且不大于50 μ m。当GaN衬底10的厚度tl和外延晶片 20的翘曲分别在这些范围中时，会满足LED需要的翘曲性能，且GaN衬底10的厚度tl小。 当外延晶片20的翘曲为12 μ m时，由上面表达式1计算的GaN衬底10的最大厚度tl为250 μ m。另一方面，当外延晶片20的翘曲为50 μ m时，由上面表达式1计算的GaN衬底10 的最大厚度tl为120 μ m。换句话说，GaN衬底10的厚度tl和外延晶片20的翘曲满足不大于在上面表达式1中设置的外延晶片20的翘曲h的关系。如果GaN衬底10翘曲时，则在沿包括GaN衬底10任意半径的两端的侧面的线延伸的虚线上厚度tl对应于GaN衬底10的厚度。只要AlxGaa_x)N层21中的Al组分χ大于零且不大于0. 30就不具体限制的 AlxGa(1_x)N层21中的Al组分x，优选为至少0. 05且不大于0. 30，更优选为至少0. 18且不大于0. 30。在这种情况下，外延晶片20适合用于半导体器件。只要Α1χ(^α_χ)Ν层21的厚度t2大于零且不大于30nm就不具体限制的AlxGa(1_x)N 层21的厚度t2，优选为至少IOnm且不大于30nm，更优选为至少20nm且不大于30nm。在这种情况下，外延晶片20适合用于半导体器件。如果外延晶片20翘曲，则在沿包括外延晶片20任意半径的两端的侧面的线延伸的虚线上AlxGaa_x)N层21的厚度t2对应于外延晶片20的厚度。可以提供多个AlxGa(1_x)N层21，并可以在AlxGa(1_x)N层21层之间提供GaN层。如果提供多个AlxGa(1_x)N层21，则将它们的总厚度看作为AlxGa(1_x)N层21的厚度t2。此夕卜， 如果提供多个Alxfeia_x)N层21，最大占用厚度t2的Alxfeia_x)N层21中的Al组分看作为Al 组分X。GaN层22的厚度t3小于GaN衬底10的厚度tl。可以提供多个GaN层22，且在 GaN层之间可进一步提供另一个AlxGaa_x)N层。GaN衬底10的半径r (见图7)优选为至少25mm。如果半径r为至少25nm，就能以固有的成本进行批量生产过程。参考图1和2描述根据本实施方案的制造外延晶片20的方法。图2是示出根据本实施方案的制造外延晶片20的方法的流程图。假定tl (m)表示GaN衬底10的厚度，r (m)表示GaN衬底10的半径，t2 (m)表示 AlxGa(1_x)N层21的厚度，h(m)表示外延晶片20的翘曲，al (m)表示GaN的晶格常数并且 a2(m)表示AlN的晶格常数，由下面的表达式1得到的值tl确定为GaN衬底10的最小厚度，如图2所示(步骤Si)(1. 5X 10nXtl3+l. 2 X IO11X t23) X {1/(1. 5 X IO11 X tl)+1/(1. 2X IO11X t2)}/ {15. 96XxX (l-a2/al)} X (tl+t2) + (tl X t2) / {5. 32XxX (l-a2/al)} - (r2+h2)/2h = 0… (表达式1)上述“GaN的晶格常数al ”和“A1N的晶格常数a2”表示在垂直于c轴的方向上的那些晶格常数。GaN和AlN是六角化合物。六角化合物在垂直于c轴的方向上具有晶格常数al 和a2且在c轴方向上具有晶格常数Cl和c2。关于GaN，在垂直于c轴的方向上的晶格常数 &1是3.19 χ 10"10m (3.19A)，且在c轴方向上的晶格常数cl是5.19xlO_1Qm(5.19A)。关于A1N，在垂直于c轴的方向上的晶格常数a2是3.11xl0_1Qm(3.1lA)，且在c轴方向上的晶格常数 c2 是4.98xl0_1()m(4.98A)。更具体地，首先得到GaN衬底10的半径r。通过制备GaN锭并测量用于形成GaN 衬底10的半径r的该锭的部分长度可得到该半径r。例如，如果该锭包括底层衬底和在该底层衬底上形成的GaN层，则可以得到与底层衬底的半径一样的半径r。
然后，设置制造的外延晶片20的厚度t2、外延晶片20的翘曲h(见图7)和构成 AlxGa(1_x)N层21的Al组分χ。例如，外延晶片20的翘曲h设置成允许用步进机和对准器进行光刻的值。GaN和AlN的晶格常数al和a2是已知的值，如上所述。取代表达式1中的值 r、t2、h、χ、al和a2，从而得到GaN衬底10的厚度tl。该厚度tl看作为最小厚度。如果提供多个AlxGa(1_x)N层21，则它们的总厚度看作为AlxGa(1_x)N层21的厚度t2。 此外，如果提供多个Alxfeia_x)N层21，则最大占用厚度t2的AlxGa(1_x)N层21中的Al组分看作为Al组分χ。然后，由GaN锭切割具有至少最小厚度且小于400 μ m的厚度的GaN衬底10 (步骤 2)。更具体地，确定由制备的锭切割的GaN衬底10的厚度。其后，通过切片等由锭切割GaN衬底10，以便每个GaN衬底10都具有该厚度。虽然不具体限制切割GaN衬底10的方法，但可以使用公知的方法。由锭切割的GaN衬底10优选具有上述表达式1确定的至少最小厚度且小于 400 μ m的厚度，更优选为至少最小厚度，和至少100 μ m且小于250 μ m。当以上述表达式1 确定的最小厚度由锭切割时，GaN衬底10可以用于具有设定翘曲h的外延晶片20。如果具有该最小厚度的GaN衬底10难于处理，则优选以超过最小厚度且允许处理的厚度由锭切割 GaN衬底10。尤其当具有至少100 μ m的厚度时，切割的GaN衬底10则易于处理。当具有小于400 μ m的厚度时，切割的GaN衬底10则非常易于处理。当GaN衬底10具有小于250 μ m 的厚度时，则能够增加切割的GaN衬底10的数量，且每个GaN衬底10都易于处理。通过执行上述步骤可制造GaN衬底10。以这种方式制造的GaN衬底10可进一步进行抛光等。为了制造图1示出的外延晶片20，进一步执行下面的步骤在GaN衬底10的c面上形成AlxGa(1_x)N层21，并在AlxGa(1_x)N层21上形成GaN层 22 (步骤S； )。在该步骤3中，AlxGa(1_x)N层21和GaN层22通过外延形成。不具体限制该外延，但可以使用例如气相生长例如升华、HVPE, MBE (分子束外延)或MOCVD (金属有机化学气相沉积)或液相生长。在步骤S3中，形成Al组分χ大于零且不大于0. 3和厚度大于零且不大于30nm的 AlxGa(1_x)N层21。当Al组分χ和GaN衬底10的厚度tl分别在该范围时，假设翘曲h最大， 设置上述表达式1。因此，当Al组分χ和GaN衬底10的厚度tl分别在该范围时，则会满足外延晶片20的设定翘曲h，且不会过度增加满足外延晶片20的翘曲h的GaN衬底10的厚度tl。因此，上述表达式1能适用于包括具有上述范围的Al组分χ和厚度tl的GaN衬底 10的外延晶片20。当提供多个AlxGa(1_x)N层21时，则形成称为厚度t2的它们的总厚度大于零且不大于30nm和最大占用厚度t2的AlxGa(1_x)N层21中的Al组分χ大于零且不大于0. 3的 AlxGa(1_x)N 层 21。通过执行上述步骤制造图1示出的外延晶片20。制造外延晶片20之后，在与提供有AlxGaa_x)N层21的表面相反的GaN衬底10的表面上可进一步受到抛光等。以这种方式制得的外延晶片20满足在制造之前设置的翘曲h，且GaN衬底10具有允许处理范围中的最小厚度。因此，降低了制造GaN衬底10的成本，从而也能降低制造外延晶片20的成本。(第二实施方案)
图3是示出根据本发明第二实施方案的外延晶片30的示意剖视图。如图3所示， 根据该实施方案的外延晶片30包括GaN衬底31、缓冲层32、有源层33、电子阻挡层34和接触层35。图4是示出作为根据本发明第二实施方案的半导体器件的LED 40示意剖视图。用于根据本发明第二实施方案的半导体器件的LED 40包括图3示出的外延晶片30及电极41 和42。在外延晶片30和LED 40中，GaN衬底31具有厚度t31。缓冲层32形成在GaN衬底31的c面上。缓冲层32由例如η型GaN制成，且具有厚度t32。有源层33形成在缓冲层32上。有源层33具有厚度t33。有源层33由例如由hGaN和GaN组成的多量子阱结构构成。作为选择，有源层33可以由单一半导体材料组成。电子阻挡层34形成在有源层33 上。电子阻挡层；34例如由ρ型AlxGa(1_x)N制成，且具有厚度t34。接触层35形成在电子阻挡层34上。接触层35由例如ρ型GaN制成，且具有厚度t35。在LED 40中，电极41形成在与提供有缓冲层32的表面相反的GaN衬底31的表面上。电极41由例如钛和铝制成。电极42形成在接触层35上。电极42由例如镍和金制成。现在参考图3到5描述根据该实施方案的制造GaN衬底31、外延晶片30和LED 40 的方法。图5是示出根据该实施方案的制造半导体器件的方法的流程图。首先，通过上面表达式1确定GaN衬底31的最小厚度(步骤S 1)。为了确定最小厚度，设置表达式1中的厚度t32和AlxGa(1_x)N层的Al组分χ和外延晶片30的翘曲h。根据该实施方案，GaN衬底31用于图3示出的外延晶片30，因此表达式1中的 AlxGa(1_x)N层的厚度t2对应于电子阻挡层34的厚度t34。如果有源层33包括AlxGa(1_x)N 层，则包括在有源层33中的AlxGaa_x)N层非常薄，因此包括在有源层33中的AlxGaa_x)N层的厚度和电子阻挡层；34的厚度t34之和基本等于电子阻挡层34的厚度t34。此外，表达式1中的AlxGa(1_x)N层的Al组分χ对应于电子阻挡层34的Al组分χ。 同样当有源层33包括AlxGaa_x)N层时，电子阻挡层34最大占用AlxGa(1_x)N层的总厚度t2， 因此表达式1中的AlxGa(1_x)N层的Al组分χ对应于电子阻挡层34的Al组分χ。然后，设置制造外延晶片30需要的翘曲h。外延晶片30具有LED结构，因此设置翘曲h不大于例如100 μ m。此外，得到GaN衬底31的半径r。该半径r可通过例如测量如上所述的锭使用的底层衬底的半径得到。取代表达式1中的厚度t2和AlxGa(1_x)N层的Al组分χ和翘曲h和外延晶片30的半径r的设定值，从而得到GaN衬底31的最小厚度。然后，由GaN锭切割厚度为至少最小厚度且小于400 μ m的GaN衬底31 (步骤S2)。 如果从表达式1得到的具有最小厚度tl的GaN衬底31难于处理，则GaN衬底31的厚度改变为不大于400 μ m的允许容易处理的厚度。如果将GaN衬底31用于具有LED结构的外延晶片30，则GaN衬底31的厚度优选设置为至少最小厚度且小于250 μ m。因此以所确定的厚度由锭切割GaN衬底31。然后，在GaN衬底31的c面上形成缓冲层32。然后，在缓冲层32上形成有源层 33。然后，在有源层33上形成电子阻挡层34。然后，在电子阻挡层34上形成接触层35。这些外延层可通过例如HVPE或MOCVD不受限制地形成。通过执行上述步骤可制造图3中示出的外延晶片30。为了制造LED 40，进一步执行下面步骤在与提供有缓冲层32的表面相反的GaN衬底31的表面上形成电极41。此外，在接触层35上形成电极42。不具体限制形成电极41和42的方法。例如通过光刻在外延晶片30的表面和后表面上形成掩模，例如通过气相沉积形成制备电极41和42的金属层，并且例如通过剥离形成电极41和42。图4示出的LED 40通过执行上述步骤来进行。第二实施方案的剩余结构与上述第一实施方案的剩余结构相似，因此不重复多余的描述。[实施例]现在描述本发明的实施例。在该实施例中，为了找出确定外延晶片20使用的GaN 衬底10的最小厚度的表达式1，研究了 GaN衬底10的厚度tl和外延晶片20的翘曲h之间的关系，外延晶片20具有至少三层，即GaN衬底10、形成在GaN衬底10的c面上的AlxGa(1_x) N层21和形成在AlxGa(1_x)N层21上的GaN层，如图1所示。图6是示出由GaN衬底10和形成在GaN衬底10上的Α1χ&ια_χ)Ν层21组成的外延晶片100的示意剖视图。在如图6所示的具有由GaN衬底10和形成在GaN衬底10的c 面上的AlxGa(1_x)N层21组成的两层结构的外延晶片100中，GaN和AlxGa(1_x)N的晶格常数彼此不同，因此，已知两层结构的外延晶片100会变形(strain)。更具体地，AlxGa(1_x)N的晶格常数小于GaN的晶格常数，因此当将压缩应力施加到GaN衬底10的侧面时，拉伸应力会施加到AlxGaa_x)N层21的侧面。从而，如图6所示，外延晶片100具有向下凸起的翘曲。 现在参考图6描述GaN衬底10的厚度和具有两层结构的外延晶片100的翘曲之间的关系。 假设以允许无晶格弛豫的厚度在GaN衬底10上结合生长AlxGa(1_x)N层21。假定P表示施加到GaN衬底10和AlxGa(1_x)N层21上的应力，b表示GaN衬底10 和AlxGaa_x)N层21的深度，tl表示GaN衬底10的厚度，Ml表示GaN衬底10的弯矩，El表示GaN衬底10的杨氏模量，r表示GaN衬底10的半径，Il ( = bXtl3/12)表示GaN衬底10 的区域的第二力矩，t2表示AlxGaa_x)N层21的厚度，E2表示lxGa(1_x)N层21的杨氏模量， 12( = bXt23/12)表示AlxGa(1_x)N层21的弯矩，M表示外延晶片100的弯矩并且h表示外延晶片100的翘曲，这些值之间的关系表示如下M = M1+M2 = PX (tl+t2)/2 …(表达式 2)Ml = tlXIl/p = ElXbXtl3/(12X P ) …(表达式 3)M2 = t2XI2/p = E2XbXt23/(12X P ) …(表达式 4)下面的表达式5由上述表达式2至4产生bX (ElXtl3+E2Xt23)/(12X P ) = PX (tl+t2)/2 ...(表达式 5)下面的表达式6由表达式5产生P = bX (ElXtl3+E2Xt23)/{6X P X (tl+t2)} ...(表达式 6)假定Δ表示晶格失配度并且k表示比例系数，则GaN衬底10和AlxGa(1_x)N层21 的晶格失配形变分别表示为kX Δ和-kX Δ。由轴向力产生的GaN衬底10和AlxGa(1_x)N 层21的形变分别表示为P/(E2XbXt2)和-P/(ElXbXtl)。此外，由弯曲产生的GaN衬底10和AlxGa(1_x)N层21的形变分别表示为t2A2X P )和-tl/QX P )。假定al和a2分别表示GaN和AlN的晶格常数，则晶格失配度(Δ = -Δ)表示为xX (a2/al_l)。界面上GaN衬底10和AlxGaa_x)N层21的形变必须相互匹配，因此，下面的表达式 7由上述关系和上述表达式6得到kX Δ+P/ (E2XbXt2)+t2/(2X P ) = _kX Δ-P/ (El Xb X tl)-tl/(2 X P )…(表达式7)下面的表达式8由表达式7得到ρ = _(ElXtl3+E2Xt23)X{l/(ElXtl)+l/(E2Xt2)}/ {12kX Δ X (tl+t2)}-(tl+t2)/(4kX Δ) ...(表达式 8)假定θ表示在外延晶片100的c面上由包括某一直径的末端的沿各个侧表面的延长线得到的虚线相互交叉的角的1/2，P表示虚线的长度并且h表示外延晶片100的翘曲，如图6所示，下面的关系有效h = P - P Xcos θ …(表达式 9)r = P Xsin θ …(表达式 10)当将表达式9和10代入sin2 θ +cos2 θ = 1时，则下面的表达式11有效(r/p)2+(l-h/p)2 = 1 ···(表达式 11)因此，在表达式8和11中示出了 GaN衬底10的厚度tl和具有两层结构的外延晶片100的翘曲h之间的关系。然后，发明人研究了具有至少三层的外延晶片20使用的GaN衬底10的厚度之间的关系，外延晶片20包括具有c面的GaN衬底10、形成在GaN衬底10的c面上的Al组分 χ大于零且不大于0. 3以及厚度大于零且不大于30nm的Alxfet(1_x)N层21和形成在AlxGa(1_x) N层上的GaN层22，如下图1和7所示图7是示出具有三层的外延晶片20的翘曲状态的示意剖视图。换句话说，图7示出了图1示出的外延晶片20的翘曲状态。第一，与具有至少三层的外延晶片20中的GaN衬底10相比，形成在AlxGaa_x)N层 21上的层(图1和7中的GaN层22)具有非常小的厚度，因此本发明人考虑修改应用于具有两层结构的外延晶片100的表达式8并将修改后的表达式应用于具有至少三层的外延晶片20。第二，在具有至少三层的外延晶片20中的AlxGaa_x)N层21上形成GaN层22，因此分别由于GaN衬底10和GaN层22，AlxGaa_x)N层会形变。另一方面，在具有两层结构的外延晶片100中，仅一个表面发生形变。因此，该发明人考虑到应用于具有两层结构的外延晶片100的表达式8中的AlxGaa_x)N层21的杨氏模量E2不能应用于具有至少三层的外延晶片20。因此，该发明人考虑到用另一常数E取代表达式8中的杨氏模量E2。第三，表达式8中的比例系数k与GaN衬底10和AlxGaa_x)N层21之间界面上的 GaN和AlxGaa_x)N的晶格常数之间的差成比例。因此，该发明人考虑到如果在具有至少三层的外延晶片20中的Alxfeia_x)N层上形成GaN层22，则仅考虑GaN和AlxGaa_x)N的晶格常数之间的差设置的比例系数k不能应用于具有至少三层的外延晶片20。因此，本发明人考虑到用另一常数K取代表达式8中的比例系数k。如上文所述，分别用常数E和K取代上面表达式8中的杨氏模量E2和比例系数k， 以假定为下面的表达式12
ρ = _(ElXtl3+EXt23)X{l/(ElXtl)+l/(EXt2)}/ {12KX Δ X (tl+t2)}-(tl+t2)/(4KX Δ)...(表达式 12)在该实施例中，将AlxGa(1_x)N层21的Al组分χ和厚度分别设置为大于零且不大于0. 3以及大于零且不大于30nm。在具有两层结构的外延晶片100中，E2和k是依赖于 AlxGa(1_x)N层21的Al组分χ的常数。如果Al组分χ大于零且不大于1并且厚度不限于外延晶片20的AlxGaa_x)N层21，则会增加常数E和K的波动范围。为了将常数E和K的波动范围看作为彼此基本相同，将该实施例中的外延晶片20的AlxGa(1_x)N层21的Al组分χ和厚度分别设置为大于零且不大于0. 3以及大于零且不大于30nm。然后，为了确定表达式12中的常数E和K的值，本发明人制造了构成图4示出的 LED 40的外延晶片30的七个样品1至7，并测量了每个样品中GaN衬底10的厚度和外延晶片30的翘曲之间的关系。更具体地，为具有图3示出的LED结构的外延晶片30的样品1制备了厚度t31为 350 μ m和半径r为25mm的GaN衬底31。其后，通过MOCVD在GaN衬底31上形成厚度t32 为2. 0 μ m的η型GaN的缓冲层32。然后，通过MOCVD在缓冲层32上形成具有厚度t33为
0.05 μ m的hGaN/GaN的3QW(量子阱)结构的有源层33。然后，通过MOCVD在有源层33 上形成厚度t34为0. 02 μ m的Ala 18Ga0.82N的电子阻挡层34。然后，通过MOCVD在电子阻挡层34上形成厚度t35为0. 2 μ m的ρ型GaN的接触层35。从而，制造了外延晶片30的样品1。除了将GaN衬底31的厚度t31设置为250 μ m外，外延晶片30的样品2的结构基本类似于样品1。除了将GaN衬底31的厚度t31设置为200 μ m外，外延晶片30的样品3的结构基本类似于样品1。除了将AlxGaa_x)N层的Al组分χ和厚度分别设置为0. 3和0. 03 μ m外，外延晶片 30的样品4的结构基本类似于样品1。除了将AlxGaa_x)N层的Al组分χ和厚度分别设置为0. 30和0. 03 μ m并且将GaN 衬底31的厚度t31设置为250 μ m外，外延晶片30的样品5的结构基本类似于样品1。除了将AlxGaa_x)N层的Al组分χ和厚度分别设置为0. 30和0. 03 μ m并且将GaN 衬底31的厚度t31设置为200 μ m外，外延晶片30的样品6的结构基本类似于样品1。除了将AlxGaa_x)N层的Al组分χ和厚度分别设置为0. 30和0. 03 μ m并且将GaN 衬底31的厚度t31设置为150μπι外，外延晶片30的样品7的结构基本类似于样品1。此外，制备了本发明的范围之外的外延晶片的附加样品8和9。图8是示出外延晶片的样品8和9中每个的示意剖视图。更具体地，制备了厚度t51为400 μ m且半径r为 25mm的GaN衬底51。其后，通过MOCVD在GaN衬底51上相继形成厚度t52为2 μ m的η型 AIci q5Geiq 95N 层 52、厚度 t53 为 0. 2 μ m 的 GaN 层 53、厚度 t54 为 0. 05 μ m 的 InGaN/GaN 的 301层 M、厚度 t55 为 0· 02μπι 的 ρ 型 Alai8Giia82N 层 55、厚度 t56 为 0. 2 μ m 的 GaN 层 56、 厚度 t57 为 0. 4 μ m 的 Al0.05Ga0.95N 层 57 和厚度 t58 为 0. 2 μ m 的 GaN 层 58。在用上述方式得到的外延晶片的样品1至9的每个中，测量5个直径的翘曲，且5 个翘曲的平均值认为是外延晶片的样品1至9中每个的翘曲。表格1示出了结果。表权利要求
1. 一种外延晶片(20，30)，该外延晶片(20,30)包括GaN衬底(10，31)，形成在所述GaN 衬底(10，31)的c面上的AlxGa(1_x)N层01，34)和形成在所述AlxGa(1_x)N层01，34)上的 GaN 层(22，35)，其中所述GaN衬底(10，31)的厚度小于250 μ m，以及所述外延晶片(20，30)的翘曲不大于ΙΟΟμπι。
全文摘要
本发明涉及外延晶片。假定r(m)表示GaN衬底(10)的半径，t1(m)表示GaN衬底的厚度，h1(m)表示在形成外延晶片(20)之前的GaN衬底(10)的翘曲，t2(m)表示AlxGa(1-x)N层(21)的厚度，h2(m)表示外延晶片的翘曲，a1表示GaN的晶格常数并且a2表示AlN的晶格常数，由下面的表达式1得到的值t1确定为GaN衬底(10)的最小厚度(1.5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/{15.96×x×(1-a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1-a2/a1)}-(r2+h2)/2h＝0。形成厚度为至少该最小厚度(t1)且小于400μm的GaN衬底(10)。
文档编号H01L33/06GK102437265SQ20111039353
公开日2012年5月2日 申请日期2008年10月6日 优先权日2007年10月5日
发明者三浦祥纪, 中西文毅 申请人:住友电气工业株式会社