专利名称：具有静电放电保护的测试针阵列的制作方法
技术领域：
本发明涉及静电消除技术，更具体地说，涉及一种具有静电放电保护的测试针阵列。
背景技术：
在现代微电子技术领域,静电放电(electrostatic discharge, ESD)控制的重要性已经是众所周知的了，并因此获得全体微芯片制造者的首要关注。大部分的关注集中在消除静电放电敏感元件的制造和处理过程中的静电放电。人体、设备和原料都需要合适地接地从而释放可能滞留在每个人体、设备和原料上的有害静电电荷。图1中示出了市面上的典型微芯片系统，其由测试针阵列11和测试针阵列12组成。该测试针阵列11在测试套(test socket)下方的正确位置对齐。测试针阵列12穿过测试套的测试孔，并停靠在微芯片的合适的测试导线或测试点13上，随后开始微芯片测试。为了减少微芯片的静电电荷生成量，常见的是在其设计中使用越来越多的离子发生器以抵消ESD威胁。在微芯片测试点上，一个或数个离子发生器通常安装在战略重要位置以中和在测试之前潜伏在拾取和往返区域(pick-up shuttle)中和滞留在微芯片主体上的静电电荷。虽然，电离技术常用于ESD保护中，但是其在典型的半导体制造环境中，仍然存在
一些缺陷。首先，在大规模应用中，使用电离技术需要很高的投入。不仅需要花费大量资金购入性能可靠的离子发生器，还需要花费很高的费用在定期检查、周期校准、维修(特别是在保修期之后)以及其他隐形开销诸如成本记录、人力资源以及生产空间提供方面。第二，使用测试仪机(Test Handler)的测试点周围安装的离子发生器还存在以下性能缺陷。a)在现代的高速高吞吐量的测试仪机中，离子中和所需要的时间过长。由于空气中存在的氮气(N2)和水蒸气(H2O),沉积在离子发生器的针尖的氨基化合物不可避免地积聚，使得离子发生器的静电衰变时间随着使用时间显著下降。如果针尖失去锐度的话，空气离子发生器将失去效力。因此，在今天高度紧凑的测试仪机设计中定时清洁测试仪机中的针尖以维持离子发生器的可靠性能是极度困难和麻烦的。b)离子发生器的生产使用需要某种水平的技能，例如对空气流特性的良好理解、定位离子发生器、在维修离子发生器以后的重定位以及沿着电离空气的流动路径的导电材料的影响等。这些将直接影响离子发生器的性能。实际上，需要投资训练具有良好技能和实践知识的技术员或工程师以有效地操作空气离子发生器。本领域技术人员可能会提出在测试套的制造中使用静电耗散材料从而消除ESD威胁的替换方案。然而，这一技术将增加可能影响出现泄漏电流(leakage current)的可能性，而泄漏电流可能影响很多现代高ESD-敏感的微芯片的测试过程的准确性和可靠性。
PCT申请PCT/MY2009/00072和专利申请PI2010004975提供了取代离子发生器的
使用的抵抗ESD威胁的替换方案。然而，这些技术方案在很多现实状况中存在以下缺陷。首先，由于其几何形状过于精细，很多微小的微芯片设计难于制造，因此在高精度加工和昂贵的机械配置上需要极高的投入。其次，现代产品朝着更小更高性能设备革新中的微芯片的小型化趋势进一步加剧了这一困难。因此，需要进一步的研究和开发工作以克服或消除现有技术的上述缺陷。
发明内容
本发明的首要的目的是提供一种具有静电放电保护的测试针阵列，其包括独特的改进的测试针(test pin)或探针(probe pin)以在微芯片测试过程中有效地从微芯片安全地排出静电电荷到地。根据本发明的所述具有静电放电保护的测试针阵列包括至少一个改进的测试针，所述至少一个改进的测试针具有结合到其插针顶端(plunger tip)上的静电耗散元件(static dissipative element)。优选地，所述静电耗散元件是盖帽到(capped)所述至少一个改进的测试针中的所述插针顶端上的附加结构。优选地，所述静电耗散元件是涂覆在所述至少一个改进的测试针中的所述插针顶端上的静电耗散材料层。优选地，所述至少一个改进的测试针中的所述插针顶端由所述静电耗散元件制成。优选地，制成所述静电耗散元件的静电耗散材料的静电耗散值的范围为IOe4到IOe11欧姆，优选为IOe5到IOe9欧姆，更优选为IOe6到IOe8欧姆(根据美国ESD协会测试方法 ANSI/ESDI 1.11 测定)。优选地，所述至少一个改进的测试针总是比所述测试针阵列中的其他测试针略高，以使所述至少一个改进的测试针能够首先接触微芯片的对应接触点，从而在其他测试针接触所述微芯片上与它们对应的接触点之前释放所述微芯片的残留静电电荷。优选地，所述至少一个改进的测试针沿着所述测试针阵列的外周边设置。优选地，所述至少一个改进的测试针接触微芯片的接地测试点或接触与所述微芯片的所述接地测试点连接的任何其他测试点。当所述测试针阵列开始向上移动以与所述微芯片的测试接触点电接合时，具有结合到其插针顶端上的静电耗散元件的所述至少一个改进的测试针总是能够首先接触微芯片的对应接触点，从而在其他测试针接触所述微芯片上与它们对应的接触点之前释放所述微芯片的残留静电电荷。与现有技术相比，这一释放静电电荷的技术将获得以下优点，例如这一简单设计所需的高精度工程加工和装配更少，更易于制造并且生产迅速。在测试针阵列中使用改进的测试针提供了无需使用空气离子发生器，因而费用极其低廉的方案来解决大规模微芯片测试问题。
下面将结合附图及实施例对本发明作进一步说明，附图中:图1是测试套和微芯片在接合测试前的简要示意图；图2示出了原来的测试针和改进的测试针；图3示出了在其他测试针之前接触测试点的改进的测试针；图4示出了接触测试套的改进的测试指部的另一类型的微芯片设计封装。
具体实施例方式通过以下的描述和附图，可以更深入(充分)地理解本发明的各种优点、各个方面、创新特征、及其实施例的细节。上述对本发明的优选实施例的描述的目的是为了举例说明而非限制性的。在此，本发明涉及在典型微芯片测试操作中的测试针阵列(在某些场合，同样也可以叫探针阵列)，其包括改进的测试针或者探针。该改进的测试针或探针必须具备或被修改以在其插针顶端具备静电耗散特性。该插针顶端可由静电耗散材料制成、由静电耗散材料覆盖或者是附加静电耗散材料等等。该插针顶端的物理修饰可以以任何形状或是配置实现。图2示出了原来的测试针21和改进后的测试针22。该改进后的测试针22具有结合到其插针顶端23上的静电耗散元件24。如图2所示，静电耗散元件24是杆状静电耗散材料。采用简单的机械作业沿着所述杆的中轴线制造微小的中央孔，从而将该杆状静电耗散材料盖帽到该改进的测试针的插针顶端23上。当然，在其他实施例中，该静电耗散材料24可以是任何形状，例如正方形、矩形、菱形，或其他规则或不规则形状，或采用其他配置，例如环绕所述插针顶端、涂覆所述插针顶端、或装配到所述插针顶端的顶部。本领域技术人员可根据实际应用设计该静电耗散材料使该改进的测试针能够首先接触微芯片的对应接触点，从而在其他测试针接触所述微芯片上与它们对应的接触点之前释放所述微芯片的残留静电电荷。在其他实施例中，该静电耗散材料可以是涂覆在所述至少一个改进的测试针中的所述插针顶端上的静电耗散材料层。在其他实施例中，所述至少一个改进的测试针中的所述插针顶端是由静电耗散材料制成。所述静电耗散元件所使用的静电耗散材料的静电耗散值的范围为IOe4到IOe11欧姆，优选为IOe5到IOe9欧姆，更优选为IOe6到IOe8欧姆(根据美国ESD协会测试方法ANSI/ESDI 1.11测定)。改进的测试针22优选是接触微芯片的接地测试点，或者是接触与所述微芯片的所述接地测试点连接的任何其他测试点(或任何其他多个测试点)。优选地，所述改进的测试针22的尺寸比测试阵列中其余的测试针稍大以节省费用并易于制造。该改进的测试针22的位置可沿着所述测试针阵列的外周边选定，以使得其能具有更多的空间以便于制造并在测试过程的机械运动中对相邻的测试针产生的妨碍更小。当然，改进的测试针阵列也可以定位在所述测试针阵列的内部或者环绕该测试针阵列的周边的任何位置，只要空间位置和工程制造允许即可。虽然本发明仅公开了测试针阵列具有一个改进的测试针的实施例，但是本领域技术人员知悉，该测试针阵列可具有沿着所述测试针阵列的外周边或在所述测试针阵列的任何其他位置设置的一个以上的改进的测试针。至关重要的是，本发明的改进的测试针必须制造和定位成使得其插针顶端总是略高于其他的测试针。图3示出了在其他测试针之前接触测试点的改进的测试针。当测试针阵列31开始向上移动以电接合微芯片上的测试接触点32时，略伸出的改进的测试针22总是首先接触接触点32的那一个，从而在其他测试针21接触图3中所示的接触点32之前释放微芯片的残留静电电荷。其中，该改进的测试针22接触微芯片的接地测试点或接触与所述微芯片的所述接地测试点连接的任何其他一个或数个测试点。与现有技术相比，这一释放静电电荷的技术将获得以下优点，例如这一简单设计所需的高精度工程加工和装配更少，更易于制造并且生产迅速。类似地，具有在其他测试针之前接触测试点的改进的测试针41的方法可应用到使用测试指42的另一微芯片测试过程。总而言之，本发明中定位成略高于其他测试针的改进的测试针的使用提供了无需使用空气离子发生器，因而费用极其低廉的方案来解决大规模微芯片测试问题。本发明是通过一些实施例进行描述的，本领域技术人员知悉，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明的保护范围。
权利要求
1.一种具有静电放电保护的测试针阵列，其特征在于，包括至少一个改进的测试针，所述至少一个改进的测试针具有结合到其插针顶端上的静电耗散元件。
2.根据权利要求1所述的具有静电放电保护的测试针阵列，其特征在于，所述静电耗散元件是盖帽到所述至少一个改进的测试针中的所述插针顶端上的附加结构。
3.根据权利要求1所述的具有静电放电保护的测试针阵列，其特征在于，所述静电耗散元件是涂覆在所述至少一个改进的测试针中的所述插针顶端上的静电耗散材料层。
4.根据权利要求1所述的具有静电放电保护的测试针阵列，其特征在于，所述至少一个改进的测试针中的所述插针顶端由所述静电耗散元件制成。
5.根据权利要求1所述的具有静电放电保护的测试针阵列，其特征在于，制成所述静电耗散元件的静电耗散材料的静电耗散值的范围为IOe4到IOe11欧姆。
6.根据权利要求5所述的具有静电放电保护的测试针阵列，其特征在于，制成所述静电耗散元件的静电耗散材料的静电耗散值的范围为IOe5到IOe9欧姆。
7.根据权利要求6所述的具有静电放电保护的测试针阵列，其特征在于，制成所述静电耗散元件的静电耗散材料的静电耗散值的范围为IOe6到IOe8欧姆。
8.根据权利要求1所述的具有静电放电保护的测试针阵列，其特征在于，所述至少一个改进的测试针总是比所述测试针阵列中的其他测试针略高，以使所述至少一个改进的测试针能够首先接触微芯片的对应接触点，从而在其他测试针接触所述微芯片上与它们对应的接触点之前释放所述微芯片的残留静电电荷。
9.根据权利要求1所述的具有静电放电保护的测试针阵列，其特征在于，所述至少一个改进的测试针沿着所述测试针阵列的外周边设置。
10.根据权利要求1所述的具有静电放电保护的测试针阵列，其特征在于，所述至少一个改进的测试针接触微芯片的接地测试点或接触与所述微芯片的所述接地测试点连接的任何其他测试点。
全文摘要
一种具有静电放电保护的测试针阵列(21)包括至少一个改进的测试针(22)，所述至少一个改进的测试针(22)具有结合到其插针顶端(23)上的静电耗散元件(24)。在测试针阵列中使用改进的测试针提供了无需使用空气离子发生器，因而费用极其低廉的方案来解决大规模微芯片测试问题。
文档编号H01L23/60GK103098193SQ201180042393
公开日2013年5月8日 申请日期2011年8月16日 优先权日2011年8月16日
发明者高国兴 申请人:大科防静电技术咨询(深圳)有限公司