专利名称：浮栅的制作方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种浮栅的制作方法。
背景技术：
浮栅晶体管存储器的存储单元为三端器件，与场效应晶体管具有相同的名称源极、漏极和栅极。栅极和硅衬底之间有二氧化硅绝缘层，用来保护浮栅中的电荷不会泄露。 采用这种结构，使得存储单元具有了电荷保持能力，所以浮栅晶体管存储器是能实现断电保存信息的一种半导体存储器件。现有技术浮栅的制作流程如下，如图Ia所示，在衬底100上依次沉积栅氧101和第一多晶娃102 ;如图Ib所不,刻蚀第一多晶娃102、栅氧101和衬底100形成浅沟槽103 ； 如图Ic所示,填充沟槽103形成浅沟槽隔离结构104 ;如图Id所示,沉积氮化娃105 ;如图 Ie所示，刻蚀氮化硅105形成沟槽106 ;如图If所示，刻蚀沟槽106内的第一多晶硅102形成坡面107 ;如图Ig所示，在沟槽106内进行离子注入，在衬底100上形成第一注入区108， 调节存储单元的阈值电压；如图Ih所示，在上述结构表面沉积第一氧化层109 ;如图Ii所示，刻蚀第一氧化层109在沟槽106内形成第一侧墙110 ;如图Ij所示，刻蚀沟槽106内的第一多晶硅102和栅氧101，如图11所示，在上述结构表面沉积第二氧化层111 ;如图Ik所示，刻蚀第二氧化层111形成第二侧墙112 ;如图Im所示，对沟槽106进行源端离子注入， 在衬底100上形成第二注入区113 ;如图In所示，在上述结构表面沉积第二多晶硅114，如图Io所示，化学研磨第二多晶硅114至氮化硅105 ;如图Ip所示，在第二多晶硅114表面热氧化形成第三氧化层115 ;如图Iq所示，去除氮化硅105 ;如图Ir所示，刻蚀去除第一多晶硅102和栅氧101，保留第一侧墙110下方的第一多晶硅102和栅氧101构成浮栅116， 所述浮栅116的长度L由第一侧墙110的宽度决定。浮栅长度L是闪存编程/擦除性能的一个关键因素，然而在同一机台做多批次生产时，例如一机台可以做6个批次，每个批次25片晶片，然而在生产过程中同一机台的6个批次的闪存存储容量不尽相同，由于晶圆表面积大小受存储区域所占比重所决定，存储容量不同的产品晶圆具有不同的表面积，当多批次不同容量的产品同时淀积薄膜时，会产生不同的薄膜厚度，不利于存储单元尺寸一致性的生产，因此现有技术中需分开进行处理，从而大大降低了产能，同时同一存储容量的闪存在同一机台处理后6个批次的偏差有时超过容限，达不到要求，从而影响闪存编程/擦除性能，影响产品性能。
发明内容
本发明的目的是提供一种浮栅的制作方法，以提升产能，得到稳定的浮栅长度，改善闪存的编程/擦除性能。本发明的技术解决方案是一种浮栅的制作方法，包括以下步骤在衬底上依次沉积栅氧和第一多晶硅；在第一多晶硅上沉积氮化硅；
刻蚀氮化硅形成沟槽，所述沟槽的底部暴露出第一多晶硅；各向同性刻蚀沟槽内部分深度的第一多晶娃，使刻蚀后的第一多晶娃表面形成一坡面；在沟槽内进行离子注入，在衬底中形成第一注入区；在上述结构表面沉积第一氧化层；湿法刻蚀去除一部分第一氧化层；刻蚀第一氧化层，在沟槽内壁上形成第一侧墙，所述第一侧墙的底部连接至所述坡面，所述第一侧墙的顶部与氮化硅顶部相连；以所述第一侧墙为掩蔽，刻蚀去除沟槽内暴露出的第一多晶硅和栅氧；在上述结构表面沉积第二氧化层；刻蚀第二氧化层，在沟槽内形成第二侧墙，所述第二侧墙形成于第一侧墙、第一多晶硅和栅氧的侧面，所述第二侧墙的顶部与第一侧墙的底部相连，所述第二侧墙的底部与衬底相连。作为优选在沉积氮化硅之前还包括形成浅沟槽隔离结构的步骤。作为优选所述浅沟槽隔离结构的形成包括以下步骤，刻蚀第一多晶硅、栅氧和衬底形成浅沟槽；填充浅沟槽形成浅沟槽隔离结构。作为优选第一氧化层和第二氧化层为氧化硅。作为优选在所述刻蚀第二氧化层形成第二侧墙后还包括以下步骤对沟槽进行源端离子注入，形成第二注入区；沉积第二多晶硅，化学研磨至氮化硅；热氧化第二多晶硅；去除氮化硅；刻蚀去除第一多晶硅和栅氧，仅保留第一侧墙下方的第一多晶硅和栅氧构成浮栅。与现有技术相比，本发明在同一机台多批次生产时，沉积一较厚第一氧化层，根据实际需求湿法刻蚀掉一部分第一氧化层，以满足后续浮栅制作中，浮栅长度的稳定性和各异性，提高了机台的利用率，提升了产能，同时提高了浮栅的均匀性，进而提高了闪存的编程/擦除性能。
图Ia-Ir是现有技术浮栅的制作方法中各个工艺步骤的剖面图。图2是本发明浮栅的制作流程图。图3a_3s是本发明浮栅的制作方法中各个工艺步骤的剖面图。
具体实施例方式本发明下面将结合附图作进一步详述在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图2示出了本发明浮栅制作方法的流程图。请参阅图2所示，在本实施例中，在步骤201中，如图3a所示，在衬底300上依次沉积栅氧301和第一多晶硅302 ； 可选的，在进行后续工艺步骤之前，还可在衬底300中形成浅沟槽隔离结构，如图3b所示， 刻蚀第一多晶硅302、栅氧301和衬底300形成浅沟槽303 ;如图3c所示，填充浅沟槽303 形成浅沟槽隔离结构304 ；在步骤202中，如图3d所示，在第一多晶硅302上沉积氮化硅305 ；在步骤203中，如图3e所示，刻蚀有源区的氮化硅305形成沟槽306，所述沟槽306 的底部暴露出第一多晶硅302 ；在步骤204中，如图3f所示，各向同性刻蚀沟槽306内部分深度的第一多晶硅 302,使刻蚀后的第一多晶娃302表面形成一坡面307,所述坡面307的角度小于45度,刻蚀第一多晶硅302的深度为300-500埃；在步骤205中，如图3g所示，在沟槽306内进行离子注入，在衬底上形成第一注入区308，调节存储单元的阈值电压；在步骤206中，如图3h所示，在上述结构表面沉积一较厚第一氧化层309，所述第一氧化层309为二氧化硅；所述第一氧化层309的厚度为2000-3000埃；在步骤207中，如图3i所示，湿法刻蚀第一氧化层309，根据实际需求去除一部分第一氧化层309，所述第一氧化层309去除的厚度为50-200埃；在步骤208中，如图3j所示，各向异性干法刻蚀第一氧化层308，在沟槽306内壁上形成第一侧墙310，所述第一侧墙310的底部连接至所述坡面307，所述第一侧墙310的顶部与氮化硅305顶部相连，所述第一侧墙310的宽度由减薄后剩下的第一氧化层309的厚度决定，后续的第一层氧化层309的刻蚀采用各项异性干法刻蚀，因此膜厚309直接决定了侧墙310的宽度，所述第一侧墙310的宽度为1500-2500埃。在步骤209中，如图3k所示，以所述第一侧墙310为掩蔽，刻蚀去除沟槽306内暴露出的第一多晶娃302和栅氧301 ；在步骤210中，如图31所示，在上述结构表面沉积第二氧化层311，所述第二氧化层311为二氧化硅，所述第二氧化层311的厚度为500-1000埃；在步骤211中，如图3m所示，刻蚀第二氧化层311，在沟槽306内形成第二侧墙 312，所述第二侧墙312形成于第一侧墙310、第一多晶硅302和栅氧301的侧面，所述第二侧墙312的顶部与第一侧墙310的底部相连，所述第二侧墙312的底部与衬底300相连，所述第二侧墙312的宽度为300-800埃；如图3n所示，对沟槽306进行源端离子注入，在衬底300上形成第二注入区313 ；如图3o所示，在上述结构表面沉积第二多晶硅314，如图Ip所示，化学研磨第二多晶硅314至氮化硅305 ；如图3q所示，在第二多晶硅314表面热氧化形成第三氧化层315 ；
如图3r所示，去除氮化硅305 ；如图3s所示，刻蚀去除第一多晶硅302和栅氧301，仅保留第一侧墙310下方的第一多晶娃302和栅氧301,所述第一侧墙310下方的第一多晶娃302和栅氧301构成浮栅 316，所述浮栅316长度L由第一侧墙310的宽度决定。本发明在同一机台多批次生产时，沉积一较厚第一氧化层，根据实际需求湿法刻蚀掉一部分第一氧化层，减薄后的第一氧化层的厚度决定第一侧墙的宽度，以满足后续浮栅制作中，浮栅长度的稳定性和各异性，提高了机台的利用率，提升了产能，同时提高了浮栅的均匀性，进而提高了闪存的编程/擦除性能。这里不限于这种结构的自对准工艺，只要由侧墙形成的自对准工艺都适用。以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
权利要求
1.一种浮栅的制作方法，其特征在于，包括以下步骤在衬底上依次沉积栅氧和第一多晶硅；在第一多晶硅上沉积氮化硅；刻蚀氮化硅形成沟槽，所述沟槽的底部暴露出第一多晶硅；各向同性刻蚀沟槽内部分深度的第一多晶娃，使刻蚀后的第一多晶娃表面形成一坡面；在沟槽内进行离子注入，在衬底中形成第一注入区；在上述结构表面沉积第一氧化层；湿法刻蚀去除一部分第一氧化层；刻蚀第一氧化层，在沟槽内壁上形成第一侧墙，所述第一侧墙的底部连接至所述坡面， 所述第一侧墙的顶部与氮化硅顶部相连；以所述第一侧墙为掩蔽，刻蚀去除沟槽内暴露出的第一多晶硅和栅氧；在上述结构表面沉积第二氧化层；刻蚀第二氧化层，在沟槽内形成第二侧墙，所述第二侧墙形成于第一侧墙、第一多晶硅和栅氧的侧面，所述第二侧墙的顶部与第一侧墙的底部相连，所述第二侧墙的底部与衬底相连。
2.根据权利要求I所述的浮栅的制作方法，其特征在于在沉积氮化硅之前还包括形成浅沟槽隔离结构的步骤。
3.根据权利要求2所述的浮栅的制作方法，其特征在于，所述浅沟槽隔离结构的形成包括以下步骤刻蚀第一多晶硅、栅氧和衬底形成浅沟槽；填充浅沟槽形成浅沟槽隔离结构。
4.根据权利要求I所述的浮栅的制作方法，其特征在于所述第一氧化层和第二氧化层为氧化硅。
5.根据权利要求I所述的浮栅的制作方法，其特征在于，在所述刻蚀第二氧化层形成第二侧墙后还包括以下步骤对沟槽进行源端离子注入，形成第二注入区；沉积第二多晶硅，化学研磨至氮化硅；热氧化第二多晶硅；去除氮化硅；刻蚀去除第一多晶硅和栅氧，仅保留第一侧墙下方的第一多晶硅和栅氧构成浮栅。
全文摘要
本发明涉及一种浮栅的制作方法，步骤如下在衬底上依次沉积栅氧和第一多晶硅；沉积氮化硅；刻蚀氮化硅形成沟槽，暴露出沟槽内的第一多晶硅；刻蚀沟槽内的第一多晶硅形成坡面；进行离子注入，在衬底中形成第一注入区；在上述结构表面沉积第一氧化层；去除一部分第一氧化层；刻蚀第一氧化层在沟槽内形成第一侧墙；刻蚀沟槽内的第一多晶硅和栅氧；在上述结构表面沉积第二氧化层；刻蚀第二氧化层在沟槽内形成第二侧墙。本发明在同一机台多批量生产时，沉积一较厚第一氧化层，根据实际需求去除一部分第一氧化层，以满足后续浮栅制作中，浮栅长度的稳定性和各异性，提高机台的利用率，提升产能，同时提高浮栅的均匀性，进而提高浮栅的编程/擦除性能。
文档编号H01L21/28GK102610508SQ20121009351
公开日2012年7月25日 申请日期2012年3月31日 优先权日2012年3月31日
发明者吴振麟, 吴靓臻, 宁丹, 曹子贵, 李德尧, 汤志林, 苏步春 申请人:上海宏力半导体制造有限公司