专利名称：版图逻辑运算方法以及集成电路制造方法
技术领域：
本发明涉及半导体设计与制造领域，更具体地说，本发明涉及一种版图逻辑运算方法、以及采用了该版图逻辑运算方法的集成电路制造方法。
背景技术：
版图(Layout)包含了器件尺寸，各层拓扑定义等器件相关的物理信息数据，是集成电路从设计走向制造的桥梁。由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的；因此，不同的工艺就有不同的设计规则。设计者只能根据厂家提供的设计规则进行版图设计。设计规则反映了性能和成品率之间可能是最好的折衷。从设计的观点出发，设计规则可以分为三部分1)决定几何特征和图形几何尺寸的规定；2)确定掩膜制备和芯片制造中都需要的一组基本图形单元的强制性要求；3)定义设计人员设计时所用的电参数范围。设计规则检查(Design Rules Check, DRC)指的是,在半导体版图设计完成后，需认真检查版图设计是否符合版图规则(例如宽度、间距等)，因为该规则是按照半导体生产工艺的能力确定的。如果不限设计不遵循该规则，则可能造成合格率损失，甚至可靠性失效等严重的后果。例如，设计规则检查可检查线宽、线与线、线与元件焊盘、线与贯通孔、元件焊盘与贯通孔、贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。最终设计好的集成电路版图数据要转换成集成电路制造厂能够读懂的数据格式。目前，工业标准的数据格式主要有⑶S数据流格式和CIF中间格式。与CIF相比，⑶S更为普遍，几乎所有的集成电路版图设计工具都能读写GDSII。GDS文件包含了版图的所有信息，包括库和所有的单元，保留了设计中的层次结构和工艺层信息。S卩，⑶S文件是电路版图的一种文件格式，通过Cad ence软件就可以看到版图的内容。对于阱注入之类的注入层，版图的最小设计规则(最小规定尺寸)是足以获取很大的光刻工艺窗口的。对于轻掺杂、有源区注入之类的浅层注入层，版图的最小设计规则(最小规定尺寸)随着工艺尺寸变小而变得越来越小。总体上，设计规则是根据器件要求定义的。大部分设计人员在设计过程中关注于满足设计规则，而不考虑是否对于工艺窗口而言是最佳的。版图设计人员所画离子注入层的版图通常是画出离子注入打开的部分。每个器件按照设计规则画好。这些设计规则规定了离子注入打开部分的边界与有源区/体区等非隔离区的距离。器件被组合在一起后，离子注入打开部分在隔离区(如STI)上留下间距，即生产过程中的光刻胶线条。通常，同样尺寸的细长光刻胶线条，如果其下面是完全的隔离区上比其下面是衬底(例如硅)或者既有衬底又有隔离区更容易剥离，进而造成工艺窗口变小，产品合格率减低。但是如果针对容易产生光刻胶剥离的隔离区规定不同的离子注入版图空白区也就是光刻胶区的最小宽度/最大长度，则会使设计规则过于复杂，造成版图设计人员的困扰；与此同时，这种方法也会造成设计面积的极大浪费。因此，希望提供一种针对浅层注入层不干扰原始设计所需要满足的设计规则(不影响版图设计人员的设计习惯，不对其产生额外工作量)，同时优化工艺窗口、提高合格率的版图逻辑运算方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种不干扰原始版图设计所需要满足的设计规则(不影响版图设计人员的设计习惯，不对其产生额外工作量)，同时优化工艺窗口、提高合格率的针对浅层注入层版图逻辑运算方法、以及采用了该版图逻辑运算方法的集成电路制造方法。根据本发明的第一方面，提供了一种版图逻辑运算方法，其可包括首先获取这些浅层离子注入层(包括LDD、PLUS，以下简称浅层注入层)的版图(利用设计人员原始版图进行逻辑计算，所以不增加设计人员的工作量)，版图可以是版图设计人员画的原始版图，也可以是经过通常的逻辑运算产生的层的版图；然后根据版案得到光刻胶图案(也就是浅层离子注入版图的空白区即注入不打开的区域)；从光刻胶图案中找出位于隔离区上的光刻胶细长线条，所述光刻胶细长线条指的是长度大于第一尺寸且宽度小于第二尺寸的光刻胶部分；其中，由于光刻胶细长线条邻接部分的器件区域掺杂类型相同，同时隔离区(例如，浅槽隔离，shallow trench isolation本说明书中简称STI)上的该离子注入是无效的，所以可将所述光刻胶细长线条邻接部分与所述光刻胶细长线条合并，即都变成浅层离子注入打开的区域，从而移除上述细长的光刻胶细长线条，解决生产过程中隔离区上的细长线条容易剥离、影响合格率的问题。优选地，在所述版图逻辑运算方法中，逻辑运算仅仅针对浅层离子注入无法打穿的隔离区上的离子注入版图空白区(又叫间距)，即生产过程中的光刻胶所在位置的版图进行处理。优选地，在所述版图逻辑运算方法中，将所述光刻胶细长线条邻接部分与所述光刻胶细长线条合并的步骤可包括首先找出位于隔离区上的长度大于第一尺寸且宽度小于第二尺寸的光刻胶细长线条。然后合并光刻胶细长线条邻接部分的器件区域的浅层掺杂版形(例如，光刻胶细长线条邻接的是N+，那么合并N+相应的版形)，从而使至少一部分所述位于隔离区上的光刻胶细长线条得以消除(光刻胶被消除的区域从原来的离子注入空白区变成被注入区)，使其消除在生产过程中剥离、产生缺陷、降低合格率的可能风险。优选地，在所述版图逻辑运算方法中，由于部分隔离区上的光刻胶被消除，所以新增加了部分隔离区上的离子注入区域，即光刻胶连接的新增部分；经过版图逻辑运算后形成的浅层离子注入区域的包含所述新增部分以及原有版图的离子注入区域同时满足原有设计规则以及不再存在隔离区上光刻胶细长线条的新增设计规则检查错误。优选地，在所述版图逻辑运算方法中，将所述光刻胶细长线条邻接部分与所述光、刻胶细长线条合并的步骤可包括经过版图逻辑运算后形成的浅层离子注入区域同时满足原有设计规则以及不再存在隔离区上光刻胶细长线条的新增设计规则检查错误。优选地，在所述版图逻辑运算方法中，只针对完全位于隔离区上光刻胶图案执行所述版图逻辑运算方法。优选地，在所述版图逻辑运算方法中，所述光刻胶细长线条包括成角度的曲线线条。优选地，在所述版图逻辑运算方法中，所述光刻胶细长线条包括成直角的曲线线条。优选地，在所述版图逻辑运算方法中，所谓细长的光刻胶细长线条长度小于第一尺寸L，宽度小于第二尺寸W，并且L与W的确定是由光刻机生产能力决定的。根据本发明的第二方面，提供了一种采用了根据本发明的第一方面的版图逻辑运算方法的集成电路制造方法。通常，同样尺寸的细长光刻胶线条，如果其下面是完全的隔离区上比其下面是衬底(例如硅)或者既有衬底又有隔离区更容易剥离，进而造成工艺窗口变小，产品合格率减低。本发明的版图逻辑运算方法可以解决完全位于隔离区上的细长光刻胶线条在从而增大了工艺窗口，提高了产率。更具体地说，长度大于第一尺寸且宽度小于第二尺寸的位于隔离区上的光刻胶部分作为一个条状光刻胶部分，容易发生剥离，从而造成最终制成的器件失效；根据本发明，通过将所述隔离区上光刻胶细长线条邻接部分的离子注入区域合并，从而可以消除这种光刻胶细长线条，增大了工艺窗口，提高了产率。因此，本发明的版图逻辑运算方法能够不干扰原始设计所需要满足的设计规则(不影响版图设计人员的设计习惯，不对其产生额外工作量)，同时优化工艺窗口。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据本发明第一优选实施例的版图逻辑运算方法。图2示意性地示出了根据本发明第二优选实施例的版图逻辑运算方法。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内 容进行详细描述。本发明实施例提供了一种针对浅层离子注入层的版图逻辑运算方法以及集成电路制造方法。浅层离子注入层可以是重掺杂N+，P+;也可以是浅掺杂漏极LDDdightlydoped drain);也可以是其他无法打穿隔离区的浅层离子注入层。浅层离子注入层可以是原始层，也可以是通过版图逻辑运算产生的层。根据本发明的实施例的版图逻辑运算方法可包括如下步骤首先获取这些浅层离子注入层的版图，版图可以是版图设计人员画的原始版图，也可以是经过通常的逻辑运算产生的层的版图；根据版案计算出光刻胶图案(离子注入不打开的区域)；从光刻胶图案中找出位于隔离区上的光刻胶细长线条，所述光刻胶细长线条指的是长度大于第一尺寸且宽度小于第二尺寸的光刻胶部分；由于光刻胶细长线条邻接部分的器件区域掺杂类型相同(无光刻胶部分即是离子植入打开的地方)，同时隔离区上的该离子注入是无效的(对器件无影响)；所以可将所述光刻胶细长线条邻接部分(离子注入打开的区域)与所述光刻胶细长线条合并成离子注入打开的区域。例如，光刻胶细长线条邻接的是N+，那么合并N+相应的版形。例如，所谓细长的光刻胶细长线条宽度小于第一尺寸L，宽度小于第二尺寸W，并且L与W的确定是由光刻机生产能力决定的。对于隔离区上的光刻胶细长线条容易剥离的光刻机，应该设定尽量小的L和尽量大的W。举例来说，第一尺寸是4um，第二尺寸是Ium ；但是，第一尺寸和第二尺寸的具体数值并不限于此，而是可以是任意合适的大小。例如，可以根据半导体制造工厂的具体工艺水平来确定第一尺寸和第二尺寸的具体数值。根据本发明实施例，长度大于第一尺寸且宽度小于第二尺寸的位于隔离区上的光 刻胶部分作为一个条状光刻胶部分，容易发生剥离，从而造成最终制成的器件失效，通过将所述光刻胶细长线条邻接部分与所述光刻胶细长线条合并，可以消除这种光刻胶细长线条，从而增大了工艺窗口，提高了产率。例如，将所述光刻胶细长线条邻接部分与所述光刻胶细长线条合并成离子注入打开的区域的步骤可包括利用所述光刻胶细长线条邻接部分的至少一部分合并成离子注入打开的区域以消除所述位于隔离区上的光刻胶细长线条。通常离子注入层的版图是画出离子注入打开的部分，所以所谓消除光刻胶细长线条，也就是合并光刻胶细长线条邻接部分的类型相同的离子注入区域。优选地，利用所述光刻胶细长线条邻接部分的至少一部分合并成离子注入打开的区域的步骤，使得未被合并的光刻胶细长线条的剩余部分(也就是离子注入版图的间距)同时满足原有设计规则，以及不再存在隔离区上光刻胶细长线条的新增设计规则检查错误(该D RC检查的是是否仍然存在长度>L并且宽度〈W的光刻胶线条图形)。并且，由于位于诸如浅沟槽隔离之类的隔离区上的光刻胶细长线条对于离子注入的阻挡与否是没有意义的(因为浅层离子注入无法打穿该隔离区)，所以优选地在诸如浅沟槽隔离之类的隔离区的离子注入版图间距即光刻胶图案中执行上述版图逻辑运算方法。即，优选地，只针对完全位于隔离区上的光刻胶图案执行所述版图逻辑运算方法。本发明实施例的版图逻辑运算方法能够不干扰原始设计所需要满足的设计规则(不影响版图设计人员的设计习惯，不对其产生额外工作量)，同时优化工艺窗口。优选地，在上述版图逻辑运算方法中，逻辑运算仅仅针对浅层离子注入无法打穿的隔离区上的离子注入版图间距，即生产过程中的光刻胶所在位置的版图进行处理。优选地，在所述版图逻辑运算方法中，将所述光刻胶细长线条邻接部分与所述光刻胶细长线条合并的步骤可包括首先找出位于隔离区上的长度大于第一尺寸且宽度小于第二尺寸的光刻胶细长线条。然后合并光刻胶细长线条邻接部分的器件区域的浅层掺杂版形(例如，光刻胶细长线条邻接的是N+，那么合并N+相应的版形)，从而使至少一部分所述位于隔离区上的光刻胶细长线条得以消除(光刻胶被消除的区域从原来的离子注入空白区变成被注入区)，使其消除在生产过程中剥离、产生缺陷、降低合格率的可能风险。优选地，在上述版图逻辑运算方法中，由于部分隔离区上的光刻胶被消除，所以新增加了部分隔离区上的离子注入区域，即光刻胶连接的新增部分；经过版图逻辑运算后形成的浅层离子注入区域的包含所述新增部分以及原有版图的离子注入区域同时满足原有设计规则以及不再存在隔离区上光刻胶细长线条的新增设计规则检查错误。<第一优选实施例>图I示意性地示出了根据本发明第一优选实施例的版图逻辑运算方法。如图I的上部分图所示，在计算出的光刻胶图案中，在第二掺杂类型(例如N型掺杂)的区域2 (光刻胶细长线条邻接部分2)所包围的范围内存在第一掺杂类型区域1(例 如P型掺杂)和光刻胶细长线条(长度LI大于第一尺寸，且宽度W小于第二尺寸)。第一掺杂类型区域I中存在第一有源区Cl，第二掺杂类型区域2中存在第二有源区C2。所述光刻胶细长线条邻接部分2的器件区域掺杂类型相同，将所述光刻胶细长线条邻接部分2与所述光刻胶细长线条合并。因此，根据本发明第一实施例，如图I的下部分图所示，光刻胶细长线条邻接部分2内的光刻胶细长线条的一部分3与光刻胶细长线条邻接部分2合并。由于合并了光刻胶细长线条邻接部分的器件区域的浅层掺杂版形(部分3)，从而消除了所述光刻胶细长线条。通过将所述光刻胶细长线条邻接部分2与光刻胶细长线条的至少一部分3合并的步骤，使得经过版图逻辑运算后形成的浅层离子注入区域同时满足原有设计规则如图I所示，所述合并步骤的剩余部分使得光刻胶与有源区的距离dl满足设计规则。以及不再存在隔离区上光刻胶细长线条的新增设计规则检查错误。<第二优选实施例>图2示意性地示出了根据本发明第二优选实施例的版图逻辑运算方法。在本发明中，所述光刻胶细长线条包括成角度(例如直角)的曲线线条(拐弯的图形)。此时，光刻胶细长线条的第一尺寸或者长度应该包括成角度的两个边的尺寸之和L2。相同生产能力的光刻机对于L1/W1与L2/W2的最大值要求可能是不同的。由于整个芯片的版图非常复杂，通常即包含类似LI的直线条，也包含类似L2的转角线条。那么进行逻辑运算的的L/W应该覆盖最差情况。如图2的上部分图所示，在计算出的光刻胶图案中，在区域2(光刻胶细长线条邻接部分2)所包围的范围内存在第一掺杂区Al、第二掺杂区A2和光刻胶细长线条(例如，长度LI大于第一尺寸，且宽度W小于第二尺寸)。其中，第一掺杂区Al、第二掺杂区A2可以属于同一掺杂类型或者不同掺杂类型(在图2中为相同掺杂类型)。并且，第一掺杂区Al中存在第一有源区域AC1，第二掺杂区A2存在第二有源区域AC2。所述光刻胶细长线条邻接部分2的器件区域掺杂类型相同，将所述光刻胶细长线条邻接部分2与所述光刻胶细长线条合并。因此，根据本发明第二实施例，如图2的下部分图所示，光刻胶细长线条邻接部分2中的光刻胶细长线条的一部分3与光刻胶细长线条邻接部分2合并。由此，通过将所述光刻胶细长线条邻接部分2的至少一部分3与所述光刻胶细长线条邻接部分2合并，消除了所述光刻胶细长线条。通过将所述光刻胶细长线条邻接部分2与光刻胶细长线条的至少一部分3合并的步骤，使得经过版图逻辑运算后形成的浅层离子注入区域同时满足原有设计规则。如图2所示，所述合并步骤的剩余部分使得光刻胶与第一掺杂区Al、第二掺杂区A2的距离dl和d2满足设计规则。以及不再存在隔离区上光刻胶细长线条的新增设计规则检查错误。需要说明的是，在本发明的具体实施时，对于具体的设计规则，距离dl、d2和d3有可能可以为O。根据本发明上述实施例，通过把隔离区上光刻胶连接的离子注入区域合并，消除该隔离区上的光刻胶线条。更具体地说，根据本发明上述实施例的逻辑运算仅仅针对完全位于隔离区上该层离子注入未打开的地方，也就是有光刻胶的地方(非隔离区的部分不可以进行类似离子注入区域合并的逻辑运算)，由此不会影响到器件的性能及其其原始用途。根据本发明的另一优选实施例，本发明还提供了一种采用了上述版图逻辑运算方 法的集成电路制造方法。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种针对浅层离子注入层的版图逻辑运算方法，其特征在于包括 首先获取这些浅层离子注入层的版图，版图是版图设计人员画的原始版图，或 者是经过逻辑运算产生的层的版图； 根据版案计算出光刻胶图案； 从光刻胶图案中找出位于隔离区上的光刻胶细长线条，所述光刻胶细长线条指的是长度大于第一尺寸且宽度小于第二尺寸的光刻胶部分； 其中，由于光刻胶细长线条邻接部分的器件区域掺杂类型相同，同时隔离区上的该离子注入是无效的，所以可将所述光刻胶细长线条邻接部分与所述光刻胶细长线条合并。
2.根据权利要求I所述的版图逻辑运算方法，其特征在于，逻辑运算仅仅针对浅层离子注入无法打穿的隔离区上的离子注入版图间距，即生产过程中的光刻胶所在位置的版图进行处理。
3.根据权利要求I所述的版图逻辑运算方法，其特征在于，将所述光刻胶细长线条邻接部分与所述光刻胶细长线条合并的步骤可包括首先找出位于隔离区上的长度大于第一尺寸且宽度小于第二尺寸的光刻胶细长线条；然后合并光刻胶细长线条邻接部分的器件区域的浅层掺杂版形，从而使至少一部分所述位于隔离区上的光刻胶细长线条得以消除，使其消除在生产过程中剥离、产生缺陷、降低合格率的可能风险。
4.根据权利要求2所述的版图逻辑运算方法，其特征在于，由于部分隔离区上的光刻胶被消除，所以新增加了部分隔离区上的离子注入区域，即光刻胶连接的新增部分；经过版图逻辑运算后形成的浅层离子注入区域的包含所述新增部分以及原有版图的离子注入区域同时满足原有设计规则以及不再存在隔离区上光刻胶细长线条的新增设计规则检查错误。
5.根据权利要求I至4之一所述的版图逻辑运算方法，其特征在于，只针对完全位于隔离区上的光刻胶图案执行所述版图逻辑运算方法。
6.根据权利要求I至4之一所述的版图逻辑运算方法，其特征在于，所述光刻胶细长线条包括成角度的曲线线条。
7.根据权利要求I至4之一所述的版图逻辑运算方法，其特征在于，所述光刻胶细长线条包括成直角的曲线线条。
8.根据权利要求I至4之一所述的版图逻辑运算方法，其特征在于，所谓细长的光刻胶细长线条长度小于第一尺寸L，宽度小于第二尺寸W，并且L与W的确定是由光刻机生产能力决定的。
9.一种根据权利要求I至8之一所述的版图逻辑运算方法的集成电路制造方法。
全文摘要
本发明提供了一种针对浅层离子注入层的版图逻辑运算方法以及集成电路制造方法。首先获取这些浅层离子注入层的版图；根据版案计算出光刻胶图案；从光刻胶图案中找出光刻胶细长线条，光刻胶细长线条指的是长度大于第一尺寸且宽度小于第二尺寸同时位于浅槽隔离上的光刻胶部分；由于光刻胶线条邻接部分的器件区域掺杂类型相同，同时浅槽隔离上的该离子注入是无效的，即对器件无影响；所以可将光刻胶线条邻接部分与隔离区上的光刻胶线条合并。根据本发明，通过将光刻胶线条邻接部分与隔离区上的光刻胶线条合并，可以消除这种浅槽隔离上的细长光刻胶线条。
文档编号H01L21/265GK102760650SQ20121026178
公开日2012年10月31日 申请日期2012年7月26日 优先权日2012年7月26日
发明者孔蔚然, 李冰寒, 林晓帆, 江红, 郑舒静 申请人:上海宏力半导体制造有限公司