专利名称：在烧结银层上包括扩散焊接层的半导体器件的制作方法
技术领域：
本发明涉及一种在烧结银层上包括扩散焊接层(diffusion soldered layer)的半导体器件。
背景技术：
功率电子模块是被使用在功率电子电路中的半导体封装。功率电子模块通常被用在车辆应用以及エ业应用中，诸如用在逆变器以及整流器中。被包括在功率电子模块之内的半导体部件通常是绝缘栅双极型晶体管(IGBT)半导体芯片或金属氧化物半导体场效应晶体管(MOSFET)半导体芯片。IGBT和MOSFET半导体芯片具有变化的电压额定值和电流额定值。被包括在功率电子模块之内的半导体部件也可以包括ニ极管、晶闸管、结型场效应晶体管(JFET)以及双极型晶体管。无源部件和控制电子设备都可以被包括在功率电子模块之内。半导体部件由S1、SiC, GaN, GaAs或其它合适的衬底制成。ー些功率电子模块包括用于过电压保护的半导体封装中的附加的半导体ニ极管(即续流ニ极管)。一般而言，使用两种不同的功率电子模块设计。一种设计用于较高功率应用，而另一种设计用于较低功率应用。对于较高功率应用，功率电子模块通常包括被集成在单个衬底上的数个半导体芯片。该衬底通常包括诸如A1203、AIN、Si3N4或其它合适的材料之类的绝缘陶瓷衬底，以使功率电子模块绝缘。至少陶瓷衬底的顶侧利用纯Cu、Al或电镀的Cu、Al或者其它合适的材料被金属化，以针对半导体芯片提供电接触和机械接触。金属层通常使用直接铜结合(DCB, direct copper bonding)エ艺、直接招结合(DAB, direct aluminumbonding)エ艺或活性金属钎焊(AMB)エ艺被结合到陶瓷衬底。
通常,利用Sn-Pb、Sn-Ag> Sn-Ag-Cu或另ー合适的焊料合金的软焊接被用于把半导体芯片接合到被金属化的陶瓷衬底。通常，数个衬底被组合到金属基板上。在这种情况下，陶瓷衬底的背侧也利用纯Cu、Al或电镀的Cu、Al或者其它合适的材料被金属化，用于把衬底接合到金属基板。为了把衬底接合到金属基板，利用Sn-Pb、Sn-Ag、Sn-Ag-Cu或另ー合适的焊料合金的软焊接通常被使用。针对高温应用，焊料接合部(joint)的低熔点(Tm=180°C至220°C )对于功率电子模块变成关键的參数。在功率电子模块工作期间，在半导体芯片下面的区域被暴露于高温下。在这些区域中，周围的空气温度通过在半导体芯片内被耗散的热量叠加。这导致在功率电子模块工作期间的热循环。通常，关于热循环可靠性，在150°C以上，焊料接合部的可靠功能不能被保证。在150°C以上，在几个热循环之后，裂纹可能形成在焊接区域内部。裂纹可以容易地遍布在整个焊接区域上，并且导致功率电子模块的故障。随着在恶劣环境(例如汽车应用)中使用功率电子设备的愿望的増加，以及随着正在进行中的半导体芯片集成，外部被耗散的热量以及内部被耗散的热量持续增加。因此，对于能够在高达并且超过200°C的内部温度以及外部温度的情况下工作的高温功率电子模块的需求日益增长。出于这些和其它原因，存在对于本发明的需求。
发明内容
一个实施例提供了一种半导体器件。该半导体器件包括衬底以及衬底上的第一烧结银层。该半导体器件包括第一半导体芯片以及把第一半导体芯片耦合到第一烧结银层的第一扩散焊接层。
附图被包括来提供对实施例的进ー步理解，并且被并入以及构成本说明书的部分。附示了实施例，并且与描述一起用于解释实施例的原理。其它实施例以及实施例的许多期望的优点将被容易地理解，因为通过參照下面的详细描述，他们变得更好被理解。附图的要素并不必需地要相对彼此定标。相似的參考数字指定相对应的类似的部分。图1图示了半导体器件的一个实施例的横截面视图。图2图示了半导体器件的另ー实施例的横截面视图。图3图示了半导体器件的另ー实施例的横截面视图。图4是图示了一种用于制造半导体器件的方法的一个实施例的流程图。图5是图示了一种用于制造半导体器件的方法的另ー实施例的流程图。
具体实施例方式在下面的详细描述中，參考附图，所述附图形成此处的部分，并且其中通过图示示出本公开内容被实践的特定实施例。在这方面，诸如“顶部”、“底部”、“前”、“后”、“首”、“尾”等之类的方向性术语參照被描述的附图的定向而被使用。因为实施例的部件可以被定位在多个不同的定向上，所以这些方向性术语被用于图示的目的，并且决不是进行限制。要理解的是，其它实施例可以被利用，并且可以进行结构改变或逻辑改变，而不离开本公开内容的范围。因此，下面的详细描述并不要在限制性的意义上被理解，并且本公开内容的范围通过所附的权利要求书来限定。要理解的是，在此描述的各种示例性实施例的特征可以被彼此组合，除非另外特别地提到。如在这里所使用的那样，术语“电耦合的”并不被打算来意味着元件必须被直接耦合在一起，并且中间的元件可以被提供在“电耦合的”元件之间。图1图示了半导体器件100的一个实施例的横截面视图。在一个实施例中，半导体器件100是高温(即高达和超过200°C)高功率电子模块。功率电子模块100包括金属基板
104、包括烧结银层以及扩散焊接层的接合部106、包括金属表面或金属层108和112的被金属化的陶瓷衬底110、每个都包括烧结银层以及扩散焊接层的接合部114、半导体芯片116、结合线118、电路板120、控制接触部(control contact)122、电源接触部(power contact)
124、灌胶(potting)126和128以及外壳130。在其它实施例中，金属基板104被衬底替代，而电路板120被排除，并且控制接触部122是铜铅、引脚或其它合适的接触部。包括烧结银层以及扩散焊接层的接合部在每个半导体芯片116与被金属化的陶瓷衬底Iio之间以及在被金属化的陶瓷衬 底110与金属基板104之间提供高熔点结合。通过使用烧结银层，Ag-Sn金属间相被形成在扩散焊接层中。Ag-Sn金属间相比Cu-Sn金属间相具有更高的熔点。例如，Ag3Sn具有480°C的熔点，而Cu6Sn5具有415°C的熔点。另外，与Cu-Sn金属间相相比，Ag-Sn金属间相的杨氏模量被提高。进ー步地，Ag-Sn金属间相比Cu-Sn金属间相更有韧性。因此，通过使用包括烧结银层以及扩散焊接层的接合部，半导体器件的可靠性被改进。陶瓷衬底110包括Al203、AlN、Si3N4或其它合适的材料。在一个实施例中，每个陶瓷衬底110都具有在0.2mm至2. Omm的范围之内的厚度。金属层108和112包括Cu、Al或另ー合适的材料。在一个实施例中，金属层108和/或112被镀有N1、Ag、Au和/或Pd。在一个实施例中，金属层108和112均具有在0.1mm至0.6mm的范围内的厚度。在一个实施例中，金属层108和112通过使用直接铜结合(DCB)エ艺被结合到陶瓷衬底110，以提供DCB衬底，金属层108和112通过使用直接铝结合(DAB)エ艺被结合到陶瓷衬底110，以提供DAB衬底，或金属层108和112通过使用活性金属钎焊(AMB)エ艺被结合到陶瓷衬底110，以提供AMB衬底。如将在下面參照图2被更详细地描述的那样， 包括烧结银层以及扩散焊接层的接合部114把金属层112接合到半导体芯片116。如将在下面參照图3被更详细地描述的那样，包括烧结银层以及扩散焊接层的接合部106把金属层108接合到金属基板104。半导体芯片116通过结合线118被电耦合到金属层112。在一个实施例中，半导体芯片116是功率半导体芯片，并且可以包括IGBT、MOSFET, JFET、双极型晶体管、晶闸管、ニ极管和/或其它合适的功率部件。结合线118包括Al、Cu、Al-Mg, Au或其它合适的材料。在一个实施例中，通过使用超声波线结合，结合线118被结合到半导体芯片116以及金属层112。金属层112被电耦合到电路板120以及电源接触部124。电路板120被电耦合到控制接触部122。外壳130包围包括烧结银层以及扩散焊接层的接合部106、包括金属层108和112的被金属化的陶瓷衬底110、包括烧结银层以及扩散焊接层的接合部114、半导体芯片116、结合线118、电路板120、控制接触部122的部分以及电源接触部124的部分。外壳130包括工程塑料(technical plastics)或另ー合适的材料。外壳130被接合到金属基板104。在一个实施例中，单个被金属化的陶瓷衬底110被使用，使得金属基板104被排除，并且外壳130被直接接合到单个被金属化的陶瓷衬底110。灌封材料126填充在外壳130之内的电路板120下面的在包括烧结银层以及扩散焊接层的接合部106、包括金属层108和112的被金属化的陶瓷衬底110、包括烧结银层以及扩散焊接层的接合部114、半导体芯片116和结合线118周围的区域。灌封材料128填充在外壳130之内的电路板120上面的在控制接触部122的部分以及电源接触部124的部分周围的区域。灌封材料126和128包括硅凝胶或另ー合适的材料。灌封材料126和128防止通过电击穿对功率电子模块100的损坏。在其它实施例中，单层灌封材料被使用，以至少覆盖结合线118。图2图示了半导体器件150的另ー实施例的横截面视图。半导体器件150包括包括金属表面或金属层108和112a和112b的被金属化的陶瓷衬底110、接合部114a和114b以及半导体芯片116a和116b。半导体芯片116a通过接合部114a被稱合到金属层112a。接合部114a包括烧结银层152a以及扩散焊接层154a。半导体芯片116b通过接合部114b被耦合到金属层112b。接合部114b包括烧结银层152b以及扩散焊接层154b。在ー个实施例中，半导体芯片116a和116b均包括分别面向井接触扩散焊接层154a和154b的银表囬広。烧结银层152a和152b被分别形成在金属层112a和112b上。在一个实施例中，烧结银层152a和152b在基本上垂直于被金属化的陶瓷衬底110的方向上均具有在10 y m到50 iim之间的厚度。在一个实施例中，烧结银层152a和152b均分别具有等于或大于每个扩散焊接层154a和154b的厚度的厚度。在另ー实施例中，烧结银层152a和152b均分别具有为每个扩散焊接层154a和154b的厚度的至少2. 5倍的厚度。烧结银层152a和152b包括如下孔在被用来形成扩散焊接层154a和154b的扩散焊接エ艺期间，液态焊料可以流入所述孔中。在一个实施例中，烧结银层152a和152b具有高达百分之20或高达百分之30的孔隙度。扩散焊接层154a和154b分别把半导体芯片116a和116b耦合到烧结银层152a和152b。在一个实施例中，扩散焊接层154a和154b在基本上垂直于被金属化的陶瓷衬底110的方向上具有在5iim到20iim之间的厚度。扩散焊接层154a和154b包括Ag-Sn金属间相。在一个实施例中，在扩散焊接エ艺期间，被用来形成扩散焊接层154a和154b的所有软焊料被消耗，以在每个半导体芯片116a和116b与每个烧结银层152a和152b之间分别形成基本上纯的金属间层。在一个实施例中，每个烧结银层152a和152b的面向每个扩散焊接层154a和154b的面的表面面积都分别大于每个扩散焊接层154a和154b的面向每个烧结银层152a和152b的面的表面面积。图3图示了半导体器件160的另ー实施例的横截面视图。半导体器件160类似于前面參照图2被描述并且被图示的半导体器件150，除了半导体器件160还包括基板104和接合部106之外。基板104通过接合部106被耦合到被金属化的陶瓷衬底110的金属层108。接合部106包括烧结银层164以及扩散焊接层162。在一个实施例中，基板104包括面向井接触扩散焊接层162的银表面层。烧结银层164被形成在金属层108上。在一个实施例中，烧结银层164在基本上垂直于被金属化的陶瓷衬底110的方向上具有在IOiim到50iim之间的厚度。在一个实施例中，烧结银层164具有等于或大于扩散焊接层162的厚度的厚度。在另ー实施例中，烧结银层164具有为扩散焊接层162的厚度的至少2. 5倍的厚度。烧结银层164包括如下孔在被用来形成扩散焊接层162的扩散焊接エ艺期间，液态焊料可以流入所述孔中。在ー个实施例中，烧结银层164具有高达百分之20或高达百分之30的孔隙度。扩散焊接层162把基板104耦合到烧结银层164。在一个实施例中，扩散焊接层162在基本上垂直于被金属化的陶瓷衬底110的方向上具有在5 iim到20iim之间的厚度。扩散焊接层162包括Ag-Sn金属间相。在一个实施例中，在扩散焊接エ艺期间，被用来形成扩散焊接层162的所有软焊料被消耗，以在基板104与烧结银层164之间形成基本上纯的金属间层。在一个实施例中，烧结银层164的面向扩散焊接层162的面的表面面积大于扩散焊接层162的面向烧结银层164的面的表面面积。 在另ー实施例中，烧结银层164被形成在基板104上，而扩散焊接层162被形成在烧结银层与被金属化的陶瓷衬底110的金属层108之间。在一个实施例中，烧结银层164与烧结银层152a和152b基本上同时被形成。在其它实施例中，烧结银层164在第一烧结エ艺期间被形成，而烧结银层152a和152b在第二烧结エ艺期间被形成，其中所述第二烧结エ艺或者在第一烧结工艺之前或者在第一烧结エ艺之后。在一个实施例中，半导体芯片116a和116b以及基板104基本上同时地分别被扩散焊接到烧结银层152a、152b和164。在其它实施例中，半导体芯片116a和116b在第一扩散焊接エ艺中被扩散焊接到烧结银层152a和152b，而基板104在第二扩散焊接エ艺期间被扩散焊接到烧结银层164，其中所述第二扩散焊接エ艺或者在第一扩散焊接エ艺之前或者在第一扩散焊接エ艺之后。图4是图示了用于制造半导体器件(诸如前面參照图2被描述并且被图示的半导体器件150或者前面參照图3被描述并且被图示的半导体器件160)的方法200的一个实施例的流程图。在202，包括银颗粒的银浆被施加到衬底(例如金属层112a和/或112b)上。银浆包括被涂有有机材料的银微粒和/或银毫微粒。被涂覆的银颗粒被分散到溶剂中，使得银衆可以被施加到衬底上。可以通过印刷、点胶(dispensing)或其它合适的方法来施加银浆。在一个实施例中，在施加银浆之后，使银浆变干，以去除溶剤。在204，银颗粒在压カ机(press)或其它合适的烧结工具中被烧结，以形成烧结银层(例如烧结银层152a和/或152b)。在一个实施例中，银颗粒在150°C到300°C之间的温度下在IMPa到50MPa之间的压强下被烧结长达在10秒到600秒之间的时段。在另ー实施例中，银颗粒在220°C到250°C之间的温度下在约30MPa的压强下被烧结长达在60秒到90秒之间的时段。在烧结エ艺期间，银颗粒上的有机涂层分解，并且银颗粒彼此粘附。在ー个实施例中，最終得到的烧结银层具有高达百分之20或高达百分之30的孔隙度以及在3 u m到IOOiim之间的厚度。在206，焊料被施加到烧结银层(例如烧结银层152a和/或152b)上和/或半导体芯片(例如半导体芯片116a和/或116b)上。在一个实施例中，焊料是Sn焊料或者是Ag的浓度在百分之0到百分之4之间的Ag-Sn焊料。半导体芯片接着被放置到烧结银层上，使得焊料在半导体芯片与烧结银层之间。在208，半导体芯片被扩散焊接到烧结银层。在一个实施例中，半导体芯片在200°C到420°C之间的温度下在0.1MPa到7MPa之间的压强下被扩散焊接到烧结银层长达在0. 2秒到120秒之间的时段。在扩散焊接エ艺期间，焊料熔化，并且来自烧结银层的Ag扩散到液态焊料中，而且与焊料反应，以生成Ag-Sn金属间相。通过具有足够厚的烧结银层，基本上只有银被扩散进入液态焊料中，使得基本上纯的Ag-Sn金属间层被形成。通过在多孔的烧结银层上进行扩散焊接，反应速度被増加，使得扩散焊接エ艺的长度被缩短。图5是图示了用于制造半导体器件(诸如前面參照图3被描述并且被图示的半导体器件160)的方法220的另ー实施例的流程图。在222，包括银颗粒的银浆被施加到衬底(例如金属层108)上。银浆包括被涂有有机材料的银微粒和/或银毫微粒。被涂覆的银颗粒被分散到溶剂中，使得银浆可以被施加到衬底。可以通过印刷、点胶或其它合适的方法来施加银浆。在一个实施例中，在施加银浆之后，使银浆变干，以去除溶剤。在另ー实施例中，银浆被施加到基板(例如基板104)上，而不是在衬底上。在224，银颗粒在压カ机或其它合适的烧结工具中被烧结，以形成烧结银层(例如烧结银层164)。在一个实施例中，银颗粒在150°C到300°C之间的温度下在IMPa到50MPa之间的压强下被烧结长达在10秒到600秒之间的时段。在另ー实施例中，银颗粒在220°C到250°C之间的温度下在约30MPa的压强下被烧结长达在60秒到90秒之间的时段。在烧结エ艺期间，银颗粒的有机涂层分解，并且银颗粒彼此粘附。在一个实施例中，最終得到的烧结银层具有高达百分之20或高达百分之30的孔隙度以及在3 y m到100 y m之间的厚度。在226，焊料被施加到烧结银层(例如烧结银层164)上和/或基板(例如基板104)上。在一个实施例中，焊料是Sn焊料或者是Ag的浓度在百分之0到百分之4之间的Ag-Sn焊料。基板接着被放置到烧结银层上，使得焊料在基板与烧结银层之间。在其中烧结银层被形成在基板上的另ー实施例中，焊料被施加到烧结银层和/或衬底(例如金属层108)上，使得焊料在衬底与烧结银层之间。在228，基板被扩散焊接到烧结银层。在一个实施例中，基板在200°C到420°C之间的温度下在0.1MPa到7MPa之间的压强下被扩散焊接到烧结银层长达在0. 2秒到120秒之间的时段。在扩散焊接エ艺期间，焊料熔化，并且来自烧结银层的Ag扩散到液态焊料中，而且与焊料反应，以生成Ag-Sn金属间相。通过具有足够厚的烧结银层，基本上只有银被扩散到液态焊料中，使得基本上纯的Ag-Sn金属间层被形成。通过在多孔的烧结银层上进行扩散焊接，反应速度被増加，使得扩散焊接エ艺的长度被缩短。在另ー实施例中，衬底被扩散焊接到形成在基板上的烧结银层。实施例提供了具有包括扩散焊接层以及烧结银层的接合部的半导体器件。烧结银层以及扩散焊接层在半导体芯片与衬底之间或者在衬底与基板之间提供了接合部。烧结银层使得纯的Ag-Sn金属间层能够被形成，其中所述纯的Ag-Sn金属间层具有比Cu-Sn金属间相更高的熔点。因而 ，具有増加的寿命的更可靠的半导体器件被制造。虽然特定的实施例已经在这里被图示并且被描述，但是本领域的技术人员将意识到的是，对于所示出的并且被描述的特定的实施例，各种替换的和/或等效的实施方案可以被替换，而不离开本公开内容的范围。本申请意图覆盖在这里被讨论的特定的实施例的任何适配方案或变化方案。因此，意图的是，本公开内容仅仅通过权利要求书以及其等效物来限制。
权利要求
1.一种半导体器件，其包括 衬底； 衬底上的第一烧结银层； 第一半导体芯片；以及 把第一半导体芯片耦合到第一烧结银层的第一扩散焊接层。
2.根据权利要求1所述的半导体器件，其中，第一扩散焊接层包括Ag-Sn金属间相。
3.根据权利要求1所述的半导体器件，其中，第一烧结银层包括孔。
4.根据权利要求1所述的半导体器件，进一步包括 衬底上的第二烧结银层； 第二半导体芯片；以及 把第二半导体芯片耦合到第二烧结银层的第二扩散焊接层。
5.根据权利要求1所述的半导体器件，进一步包括 基板； 第二烧结银层；以及 第二烧结银层上的第二扩散焊接层， 其中第二烧结银层以及第二扩散焊接层形成把基板接合到衬底的接合部。
6.根据权利要求1所述的半导体器件，其中，衬底包括被金属化的陶瓷衬底。
7.根据权利要求1所述的半导体器件，其中，第一半导体芯片包括功率半导体芯片。
8.根据权利要求1所述的半导体器件，其中，第一烧结银层的厚度等于或大于第一扩散焊接层的厚度。
9.一种半导体器件，其包括 被金属化的陶瓷衬底； 被金属化的陶瓷衬底上的烧结银层； 半导体芯片；以及 把半导体芯片耦合到烧结银层的扩散焊接层，其中所述扩散焊接层包括Ag-Sn金属间相。
10.根据权利要求9所述的半导体器件，其中，烧结银层的厚度等于或大于扩散焊接层的厚度。
11.根据权利要求9所述的半导体器件，其中，扩散焊接层包括基本上纯的Ag-Sn金属间层。
12.根据权利要求9所述的半导体器件，其中，烧结银层包括高达百分之30的孔隙度。
13.根据权利要求9所述的半导体器件，其中，被金属化的陶瓷衬底包括陶瓷层、在陶瓷层的第一侧上的第一铜层以及在陶瓷层的第二侧上的第二铜层，其中所述陶瓷层的第二侧与所述陶瓷层的第一侧相反。
14.根据权利要求9所述的半导体器件，其中，烧结银层的面向扩散焊接层的面的表面面积大于扩散焊接层的面向烧结银层的面的表面面积。
15.根据权利要求9所述的半导体器件，其中，所述半导体器件包括面向扩散焊接层的银表面层。
16.一种用于制造半导体器件的方法，所述方法包括把包括银颗粒的第一银浆施加到衬底的第一侧上； 使银颗粒烧结，以在衬底的第一侧上提供第一烧结银层；以及 把半导体芯片扩散焊接到第一烧结银层。
17.根据权利要求16所述的方法，其中，扩散焊接包括在半导体芯片与第一烧结银层之间形成Ag-Sn金属间相。
18.根据权利要求16所述的方法，进ー步包括 用液态焊料滲透第一烧结银层中的孔洞。
19.根据权利要求16所述的方法，进ー步包括 把包括银颗粒的第二银浆施加到衬底的与第一侧相反的第二侧上； 使银颗粒烧结，以在衬底的第二侧上提供第二烧结银层；以及 把金属基板扩散焊接到第二烧结银层。
20.根据权利要求16所述的方法，其中，施加第一银浆包括在衬底上印刷第一银浆。
21.一种用于制造半导体器件的方法，所述方法包括 把包括银颗粒以及溶剂的银浆施加到被金属化的陶瓷衬底上； 使银颗粒烧结，以在被金属化的陶瓷衬底上形成具有孔的烧结银层；以及 把半导体芯片扩散焊接到烧结银层，以形成包括Ag-Sn金属间相的扩散焊接层。
22.根据权利要求21所述的方法，其中，使银颗粒烧结包括使银颗粒烧结来形成具有等于或大于扩散焊接层的厚度的厚度的烧结银层。
23.根据权利要求21所述的方法，其中，把半导体芯片扩散焊接到烧结银层包括使用具有高达百分之4的Ag浓度的Ag-Sn焊料进行扩散焊接。
24.根据权利要求21所述的方法，其中，把半导体芯片扩散焊接到烧结银层包括扩散焊接来在半导体芯片与烧结银层之间形成基本上纯的Ag-Sn金属间层。
25.根据权利要求21所述的方法，其中，把半导体芯片扩散焊接到烧结银层包括把包括银表面层的半导体芯片扩散焊接到烧结银层，使得银表面层直接接触扩散焊接层。
全文摘要
本发明涉及在烧结银层上包括扩散焊接层的半导体器件。半导体器件包括衬底以及衬底上的第一烧结银层。所述半导体器件包括第一半导体芯片以及把第一半导体芯片耦合到第一烧结银层的第一扩散焊接层。
文档编号H01L23/488GK103035601SQ20121029969
公开日2013年4月10日 申请日期2012年8月22日 优先权日2011年8月22日
发明者N.厄施勒, R.施佩克尔斯, K.特鲁诺夫 申请人:英飞凌科技股份有限公司