专利名称：堆叠半导体器件的制作方法
技术领域：
本发明通常涉及半导体器件，更具体地说涉及堆叠多个半导体器件。
背景技术：
管芯堆叠的传统硅通孔(TSV)栓塞在单晶圆级上形成。管芯然后在每个晶圆或管芯面处通过互连被互连到堆叠中。作为每个从管芯到管芯过渡中的凹凸间隙高度(bumpstandoff height)的结果。高度被添加到堆叠中。从电力学上讲，每个接口提供反射和添加阻抗，它们共同降低了高频信号完整性。此外，驱散半导体器件热量以实现较小器件尺寸和较高频率操作是可取的。特别是，堆叠的管芯在小体积内产生热量，该小体积需要附加的热路径来散热。
通过参考附图，本发明可以被更好的理解，并且其多个目的、特征、以及优点对本领域技术人员来说会非常明显。图1是根据本发明的实施例的在制造阶段之后的半导体器件的偏侧截面图。图2是在另一个制造阶段之后的图1的半导体器件的偏侧截面图。图3是在另一个制造阶段之后的图2的半导体器件的偏侧截面图。图4是在另一个制造阶段之后的图3的半导体器件的偏侧截面图。图5是在另一个制造阶段之后的图4的半导体器件的偏侧截面图。图6是图5的半导体器件的部分顶视图。图7是根据本发明的实施例的堆叠半导体器件的偏侧截面图。图8是根据本发明的实施例的带有连续-填充通孔、测试探针、以及散热器结构的堆叠半导体器件的偏侧截面图。图9是用于形成图1-图8的半导体器件的实施例方法的流程图。除非另有说明，不同附图中使用的相同参考符号表示相同的元件。附图中所显示的特征不一定按比例绘制。
具体实施例方式以下内容陈述了用于实施本发明模式的详细描述。所述描述旨在说明本发明并且不应该被限定。穿过管芯堆叠的连续通孔栓塞的实施例被公开，降低了堆叠高度并且还改善了高速信号性能。通过驱散来自带有自对准散热器的斜面边缘的导电面的热量，热性能得到了改善。所述管芯的所述斜面边缘还容纳能够被用于对所述堆叠半导体管芯进行功能性测试的自对准测试探针。图1是制造阶段之后的半导体晶圆100实施例的偏侧截面图，所述晶圆包括半导体衬底102，在所述衬底102上形成了有源表面和互连区103，所述衬底包括例如N-类型金属氧化物半导体(NMOS)和/或P-类型金属氧化物半导体(PMOS)器件的组件，例如被互连以执行或多个功能的晶体管104、电容、电阻、二极管、光电二极管、熔丝105等等。所述功能可能包括存储器结构、加工结构、传感器、放大器、配电、输入/输出电路等等。一名本领域所属的普通技术人员将认识到上述例子仅仅是为了说明以进一步解释本发明的应用，并且不是为了以任何方式限定本发明。其它电路可以被用于给定应用。可以形成一层或多层互连106以将有源电路组件电耦合于其它内部和/或外部组件。电器件也可能在一个或多个电介质层内形成。电介质或其它绝缘材料可以在一个或多个层内形成，如同有源表面和互连区103被形成以将组件彼此电隔离开。包括捕捉垫108的导电互连的最后一层被钝化层110覆盖。钝化层110可以由有机的和/或无机的材料层做成，举几个来说，例如氮化硅、聚酰亚胺、苯并环丁烯。可以通过例如使用光刻技术在层间电介质(ILD)材料上沉积和图案化光致抗蚀剂材料，以暴露即将成为捕捉垫108和/或其它互连的部分ILD层，来形成捕捉垫108和其它互连。蚀刻工艺，例如各向异性干蚀刻工艺，可以被用于在ILD层内创建开口。所述开口可能镶具有扩散阻挡层和/或附着层(未显示)，并且用导电材料填充。所述扩散阻挡层可以包括下述一个或多个层TaN、Ta、TiN, T1、CoW等等，并且所述导电材料可以包括铜、钨、铝、银及其组合等等。衬底102可能包括，例如，块状硅、掺杂或未掺杂的、或绝缘体上半导体(SOI)衬底的有源层。总的来说，SOI衬底包括形成在绝缘层上的半导体材料层，例如硅。所述绝缘层可以，例如，是氧化埋(BOX)层或氧化硅层。所述绝缘层位于衬底上，通常是硅衬底或玻璃衬底。其它衬底例如多层或梯度衬底也可以被使用。管芯111的网格可以在晶圆110上形成，其中管芯111通过刻线112彼此被分开。一旦处理完毕后，通过沿着刻线112分隔管芯111而形成单独的、独立的半导体器件。
图2是在另一个制造阶段之后的图1的晶圆100的偏侧截面图。通过钝化层110和一部分有源表面以及邻近钝化层110的互连区103，在所述晶圆内形成V型斜面114。斜面114可以通过使用锯、激光或其它适合的装备，沿着水平或垂直刻线112而形成。任何适合尺寸的用于在所述斜面的暴露表面上形成测试探针垫的斜面114都可以被使用，并且斜面114的尺寸可以基于在晶圆测试期间使用的探针尺寸。例如，对于带有直径是25微米的接触尖端的探针，在沿着与所述半导体器件的顶表面成角度(例如成45度)的斜面114，斜面114可以是约70微米的长度。对于25微米直径的探针尖端，在斜面114上形成的探针垫(未显示)可以是45微米宽度，并且和斜面上第二近的探针垫至少间隔5微米。其它适合尺寸可以被用于探针接触点和探针垫。图3是在另一个制造阶段之后的图2的晶圆100的偏侧截面图，在所述晶圆内，开口 116围绕捕捉垫108内的开口 117形成。开口 116通常比捕捉垫108内的开口 117大并且延伸到其外。开口 117可以在直径是2-20微米的范围内并且开口 116可以在5-60微米的范围内，或其它适合的尺寸。取决于钝化层110使用的材料，开口 116可以通过使用标准的蚀刻和/或潜状固化(photoimageable)或图案化技术形成。图4是在另一个制造阶段之后的图3的晶圆100的偏侧截面图，在所述晶圆内，包括接触垫118的图案化的导电层在斜面边缘114、捕捉垫118、以及部分钝化层110上方形成，但不在捕捉垫108内的开口 116上方形成。所述图案化的导电层还包括导电面120，所述导电面在钝化层110的其它部分上被图案化，并且所述导电层内的间隙121将接触垫118从导电面120分离开。一部分接触垫118和捕捉垫108的暴露部分相接触，所述暴露部分围绕捕捉垫108内的开口 117。所述导电材料可以包括通过电镀、溅镀、或其它适合的工艺形成的铜、钨、铝、银及其组合等等。接触垫118和导电面120形成了晶圆100的顶层。图5是在另一个制造阶段之后的图6的晶圆100的偏侧截面图A-A’，在所述晶圆内开口 116延伸，以创造开口 502以用于穿过衬底通孔、有源表面和互连区103以及衬底102。开口 502可以通过蚀刻或其它适合的技术形成。应了解所述蚀刻工艺可以在单独的蚀刻工艺或多重的蚀刻工艺中被完成。还应了解所述开口 502可以通过其它方法形成，例如铣削、激光技术等等。一旦开口 502形成，电绝缘材料层(例如绝缘层112)在开口 502的侧壁上形成。绝缘层122可以通过使用CVD、旋涂法或外延工艺形成，以形成覆盖开口 116的侧壁的电介质层。所述绝缘层122的所述介电常数可以小于6或其它适合的值并且可以通过，例如，被用于形成互连的材料形成。其它适合的材料和应用方法可以用于绝缘层122。所述绝缘层122还在所述导电材料和所述衬底102之间提供附加的绝缘，从而沿着TSV侧壁实现电容的减小。此外，绝缘层122相对薄的绝缘结构通过硅通孔(TSV)802(图8)的导电材料，创造了增加的有效面积，从而增加了 TSV的802的效力。图6是图5的单一管芯111的部分顶视图。接触垫118形成于带有中心开口 117的圆形部分602，并且矩形垫604从圆形部分602的所述外边缘的分段延伸到斜面114(图5)。接触垫118和开口 117的其它适合形状也可以被使用。接触垫118和导电面120之间的间隙121围绕接触垫118的圆形部分602延伸以将接触垫118从导电面120分离开。导电面120通常覆盖围绕接触垫118的管芯111的内在部分，并且在有些部分内，覆盖斜面边缘114。管芯111通常在沿着刻线112被单一化切割(singulate)之后独立于晶圆100上的其它电路/管芯。图7是根据本发明的实施例的半导体器件700的偏侧截面图，所述半导体器件包括在晶圆100内的堆叠管芯111，其中开口 116、502(图5)是对齐的并且彼此吻合，以穿过堆叠内的两个或多个的管芯111形成连续的开口。每个晶圆100的顶层126面向邻近晶圆100的顶层126。位于内层707内的晶圆100的衬底102的底部面向另一个晶圆100的底部，而位于半导体装置700的顶部和底部处的晶圆100的衬底102的底部面向外部并且因此被暴露在外部环境。V-型开口 702通过围绕晶圆100的顶层126的边缘的斜面边缘114的对(图1-5)形成。放大区704在所述开口 116(图5)顶部的半导体器件700内形成，所述开口被对齐的接触垫118和面向彼此的斜面边缘114的对所围绕，以形成V-型开口 702。可以通过使用适合的粘着绝缘材料710例如玻璃、环氧树脂、聚酰亚胺、丙烯酸、硅树脂、或其它适合的连接物、粘合或紧固技术，来连接晶圆110的所述顶层126。可以通过使用粘着剂712的层，例如绝缘材料(诸如玻璃、环氧树脂、聚酰亚胺、丙烯酸、硅树脂)或导电附着材料(诸如焊料或共晶合金)、或其它适合的附着、粘合、安装或紧固技术，来彼此连接晶圆100的底侧 。图8是图7的半导体器件700的偏侧截面图，其中当晶圆100被对齐的开口 116、502堆叠之后，开口 116、502 (图5)被填充导电材料。导电材料穿过所述半导体器件700的至少两个堆叠管芯111形成连续的通硅通孔(TSV)802。在放大区704收集到的导电材料多于在其余开口 116、117、502内收集到的导电材料，从而加强和改善了面向晶圆110的接触垫118之间的电耦合的可靠性。任何适合的用于导电和/或光信号的材料可以被用于在开口 116、117、502内形成TSVs 802，例如铜、铜合金、铝、钨、银、多晶硅、硅、导电聚合物、掺杂碳纳米管、聚丙烯酸酯、聚乙烯类塑料及其组合。在一个实施例中，至少一个通孔包括导电材料，并且至少在其它的通孔上包括光导电材料，例如硅。替代选择就是通过沉积种层并且然后执行电镀工艺来在开口 116、117、502内形成导电材料。可以被用于在TSVs802内形成导电材料的其它替代选择包括易熔金属粉末(例如钛或钥粉)；由导电材料涂敷的塑料球(例如美国新泽西州月桂山(Mt. Laurel) Sekisui公司的微珍珠溶胶产品)；加固的焊料列(例如那些可从在加利福尼亚州苗必达(Milpitas)的六西格玛(Six Sigma Corporation)公司得到的)；通过开口 116插入作为种层来与铜导电聚合物或其它适合的电镀工艺相结合的心线；和/或者由碳形成的可以掺杂碘或溴以实现所导电需性能的镍纳米管或纳米管。 一旦晶圆100被堆叠，就形成TSVs802，并且管芯111被单一化切割，在管芯111之间通过斜面114形成开口 702。测试探针804可以被用于通过将探针804对齐到开口 702并且在管芯111上连接至少一个接触垫、斜面114来单独地测试晶圆100的功能。探针804的所述尖端805可以是V型，以便于探针804关于开口 702是被对齐的。由于每一对晶圆100之间有斜面边缘114，所有的晶圆110可通过探针804来独立地测试，只要探针804的尖端805只被耦合于一侧或与被测试晶圆100相对应的所述边缘斜面702的探针垫。当两个管芯111被面对面堆叠时，第一管芯111在第一取向并且第二管芯111在相对于所述第一管芯的镜像方向。管芯111可以被配置为使得第一管芯111的捕捉垫108与第二管芯111的镜像捕捉垫108对齐。在一个实施例中，捕捉垫108被对齐到管芯111的中心支柱，因此捕捉垫108在堆叠之后将对齐到两个管芯111的对应输入或输出。在一些实施例中，功能性地耦 合地址或数据信号的捕捉垫108可以被对称地放置在远离管芯111的中心支柱的位置上，以便当第一和第二管芯111的有源表面被面对面堆叠时，耦合于所述第一管芯111的第一地址输入的第一捕捉垫108将耦合于所述第二管芯111的第二输入地址，并且所述第一管芯111的第二捕捉垫108将耦合于所述第一管芯111的第一数据输入和所述第二管芯111的第二数据输入。注意，晶圆100可以被单一化切割或分割成管芯111的堆叠，以允许管芯111的单独堆叠被测试。因此在一些实施例中，本发明中的术语半导体器件700可的特征是管芯111的堆叠或晶圆100的堆叠。此外，堆叠内的一些晶圆100或管芯111可能不包括边缘斜面114，但或许仍然穿插在晶圆100的堆叠或带有边缘斜面114的管芯111内。一旦测试完成，探针804可以被用于将电流选择性地施加到半导体器件700内的编程熔丝。散热器结构806可以被附着到半导体器件700的一个或多个侧面807上的开口702。当散热器结构806被放置邻近半导体器件700时，散热器结构806可以具有一个或多个突出部分808，所述突出部分被间隔开并且被定型，以热耦合于对应开口 702的内部表面。导热材料810的层可被放置在散热器806和半导体器件700之间，以改进从器件到散热器的热传递。导电材料810可以包括突出部分812，所述突出部分在散热器结构806被放置在邻近半导体器件700时被间隔开并且被定型，以接触对应开口 702的内部表面。散热器可能包括导电材料或绝缘材料。所述散热器806可通过铝、铝合金、铜、铜合金、氮化硼、氮化铝、金刚石、碳纳米管及其组合形成。所述导热材料810可以是硅树脂或含有悬浮碳纳米管的环氧树脂基材料、氧化铍、氮化铝、氮化硼、金刚石粉末。在其它实施例中，所述导热材料可以是相变金属合金、石墨基粘合剂等等。在一个实施例中，所述散热器热耦合于导电面120，以增加热排放。图9是用于形成始于在过程902中图1的晶圆100的半导体器件的实施例方法的流程图。所述晶圆被加工以包括一层或多层有源电路和互连。钝化材料层通常被施加到电路和互连上。过程904包括通过使用激光、锯、或其它适合的装备，沿所述晶圆的纵向和横向的刻线形成斜面。所述斜面可以具有V形或其它适合的形状。过程906包括在钝化材料内形成开口以暴露在所述晶圆的最后或顶层金属层内形成的捕捉垫内的开口。所述钝化材料内的开口通常比捕捉垫内的开口大，以在所述导电层在过程908中形成时允许图案化的导电层的部分接触捕捉垫。所述导电层通常包括接触垫和导电面，所述导电面在导电材料内彼此分离。在斜面114上方和至少一些捕捉垫上所述接触垫被图案化。可能根据晶圆上的电路的需要在其它捕捉垫上形成所述导电面。然而，捕捉垫内的开口没有被钝化材料和导电层覆盖。过程910可以包括使捕捉垫内的所述开口延伸穿过所述晶圆的其它层，以形成衬底通孔(TSVs)。过程912可以包括通过沉积绝缘材料、外延生长绝缘材料或其它适合的技术,在TSVs的侧壁上形成电绝缘层。过程914包括形成晶圆的堆叠，以便所述TSVs内的所述开口穿过所述堆叠在连续的列里被对齐。如果所述晶圆已经被单一化切割成单个管芯，那么所述管芯可以被堆叠以便所述TSVs内的所述开口穿过所述堆叠在连续的列里被对齐。过程916包括通过使用电镀、易熔金属粉末、导电材料涂敷的塑料球、钢筋焊接柱、通过所述开口插入的被作为与铜结合的种层的芯线、导电聚合物、或其它适合的电镀工艺，和/或碳或金属形成的纳米管，仅仅是作为一些例子，来用导电材料填充TSVs。也可以使用其它适合的技术和材料以填充TSVs。所述导电材料穿过带有附加积累的导电材料的TSVs在每个管芯(例如图7和图8所示的扩大区704)上的TSVs之间的开口处形成连续导电路径。如果所述晶圆还未被单一化切割成单个管芯，那么所述堆叠管芯可以在TSVs被导电材料填充之后在过程918中被单一化切割。由于刻线内的V形槽被导电材料覆盖，一旦所述管芯被单一化切割，探针垫暴露在边缘斜面上。过程920包括通过将一个或多个探针尖端插入所述斜面边缘之间的相应开口来探测所述堆叠半导体器件。所述探针尖端为所述堆叠中的晶圆对或管芯对而电接触至少一个探针垫，以测试每个晶圆或管芯的功能。此外，如果所述半导体器件的所述有源电路包括耦合于相应探针垫的一个或多个熔丝，那么可以通过(一个或多个)探针将电流有选择性地施加到(一个或多个)探针垫，以对熔丝进行编程。测试探测之后，过程922可以包括将散热器附着到所述堆叠半导体器件的所述垂直边。所述散热器可以包括插入到所述堆叠半导体器件的所述斜面边缘的一个或多个突出部分，以与相应半导体器件的探针垫相接触。此外，导热材料层可以被插入到所述堆叠半导体器件和所述散热器之间，以提高热传递。所述导热材料可以被配置以符合所述突出部分，所述突出部分接触在堆叠斜面边缘的探针垫，以增加面积，也是从这个面积处驱散堆叠半导体器件热量的。到目前为止，应认识到堆叠半导体器件700、800的实施例可以包括第一半导体器件111,所述第一半导体器件具有第一主表面和与第一主表面相对的第二主表面，所述第一半导体器件的所述第一主表面具有有源电路103，位于所述第一半导体器件111的至少一个边缘上的斜面边缘114 ;以及延伸到所述第一半导体器件111的所述斜面边缘114上的探针垫。第二半导体器件111可以包括第一主表面和与第一主表面相对的第二主表面，所述第二半导体器件111的所述第一主表面具有有源电路103 ;位于所述第二半导体器件111的至少一个边缘上的斜面边缘114 ;以及，延伸到所述第二半导体器件111的所述斜面边缘114上的探针垫。所述第一半导体器件111的所述第一主表面面向所述第二半导体器件111的所述第一主表面，使得所述第一半导体器件和所述第二半导体器件111的所述第一主表面位于所述第一半导体器件和所述第二半导体器件111的所述第二主表面之间并且其中所述第一半导体器件111的所述斜面边缘114面向所述第二半导体器件111的所述斜面边缘114，使得在所述堆叠半导体器件700、800的第一垂直边上的所述第一半导体器件和所述第二半导体器件111的所述斜面边缘114之间形成第一开口。在所述堆叠半导体器件700、800的另一方面，所述第一开口的所述斜面边缘114可以将探针尖端805对齐到所述第一半导体器件111的所述探针垫。在所述堆叠半导体器件700、800的另一方面，所述第一半导体器件111的所述探针垫可以电耦合于所述第一半导体器件111的所述有源电路103。所述第二半导体器件111的所述探针垫可以电耦合于所述第二半导体器件111的所述有源电路103。在所述堆叠半导体器件700、800的另一方面，每个所述第一半导体器件和所述第二半导体器件111可以包括导电面。所述第一半导体器件111的所述探针垫电耦合于所述第一半导体 器件111的所述导电面。所述第二半导体器件111的所述探针垫可以电耦合于所述第二半导体器件111的所述导电面。在所述堆叠半导体器件700、800的另一方面，散热器806附着到所述堆叠半导体器件700、800的所述第一垂直边上。所述散热器806包括插入到位于所述第一半导体器件和所述第二半导体器件111的所述斜面边缘114之间的所述第一开口的第一突出部分以及与每个所述第一半导体器件和所述第二半导体器件111的所述探针垫相接触。另一方面，所述堆叠半导体器件700、800可以包括多个连续导电通孔802。所述多个连续导电通孔802的每个连续导电通孔802从所述第一半导体器件111的所述第二主表面，穿过所述第一半导体器件111延伸到所述第二半导体器件111的所述第一主表面。在所述堆叠半导体器件700、800的另一方面，所述多个连续导电通孔802的至少一个连续导电通孔802耦合于每个所述第一半导体器件和所述第二半导体器件111的所述有源电路。在所述堆叠半导体器件700、800的另一方面，所述第一半导体器件111的所述有源电路可以包括熔丝105，所述熔丝105耦合于所述第一半导体器件111的所述探针垫和所述多个连续导电通孔802的第一连续导电通孔802。所述第二半导体器件111的所述有源电路可以包括熔丝105，所述熔丝105耦合于所述第二半导体器件111的所述探针垫和所述多个连续导电通孔802的第二连续导电通孔802。在所述堆叠半导体器件700、800的另一方面，每个所述第一半导体器件和所述第二半导体器件111的进一步特征是存储器器件。在所述堆叠半导体器件700、800的另一方面，所述第一半导体器件111的所述第一主表面在所述第一半导体器件111的第二边缘处可以具有第二斜面边缘114并且具有延伸到所述第一半导体器件111的所述第二斜面边缘114上的第二探针垫。所述第二半导体器件111的所述第一主表面所述第二半导体器件111的第二边缘处可以具有第二斜面边缘114并且具有延伸到所述第二半导体器件111的所述第二斜面边缘114上的第二探针垫。在所述堆叠半导体器件700、800的另一方面，第三半导体器件111具有第一主表面和与第一主表面相对的第二主表面，所述第三半导体器件111的所述第一主表面可以包括有源电路103 ;位于所述第三半导体器件111的至少一个边缘上的斜面边缘114 ;以及延伸到所述第三半导体器件111的所述斜面边缘114上的探针垫。第四半导体器件111可以具有第一主表面和与第一主表面相对的第二主表面，所述第四半导体器件111的所述第一主表面可以包括有源电路103 ;位于所述第四半导体器件111的至少一个边缘上的斜面边缘114 ;以及延伸到所述第四半导体器件111的所述斜面边缘114上的探针垫。所述第三半导体器件111的所述第一主表面面向所述第四半导体器件111的所述第一主表面，使得所述第三半导体器件和所述第四半导体器件111的所述第一主表面位于所述第三半导体器件和所述第四半导体器件111的所述第二主表面之间，并且其中所述第三半导体器件111的所述斜面边缘114面向所 述第四半导体器件111的所述斜面边缘114，使得在所述堆叠半导体器件700、800的所述第一垂直边上的所述第三半导体器件和所述第四半导体器件111的所述斜面边缘114之间形成第二开口。所述第二半导体器件111的所述第二主表面面向所述第三半导体器件111的所述第二主表面，使得所述第二半导体器件和第三半导体器件111的所述第二主表面位于所述第二半导体器件和第三半导体器件111的所述第一主表面之间。在所述堆叠半导体器件700、800的另一方面，每个所述第三半导体器件和所述第四半导体器件111可以包括导电面。所述第三半导体器件111的所述探针垫可以电耦合于所述第三半导体器件111的所述导电面，并且所述第四半导体器件111的所述探针垫可以电耦合于所述第四半导体器件111的所述导电面。在所述堆叠半导体器件700、800的另一方面，散热器806可以被附着到所述堆叠半导体器件700、800的所述第一垂直边上。所述散热器806可以具有插入到位于所述第三半导体器件和所述第四半导体器件111的所述斜面边缘114之间的所述第二开口的第二突出部分并且与每个所述第三半导体器件和所述第四半导体器件111的所述探针垫相接触。在另一个实施例中，一种用于探测堆叠半导体器件700、800的方法可以包括提供堆叠半导体器件700、800，所述堆叠半导体器件700、800包括第一半导体器件111，所述第一半导体器件111具有第一主表面和与第一主表面相对的第二主表面，所述第一半导体器件111的所述第一主表面有有源电路103 ;位于所述第一半导体器件111的至少一个边缘上的斜面边缘114 ;以及，延伸到所述第一半导体器件111的斜面边缘114上的探针垫。第二半导体器件111具有第一主表面和与第一主表面相对的第二主表面，所述第二半导体器件111的所述第一主表面可以具有有源电路103 ;位于所述第二半导体器件111的至少一个边缘上的斜面边缘114 ;以及，延伸到所述第二半导体器件111的斜面边缘114上的探针垫。所述第一半导体器件111的所述第一主表面面向所述第二半导体器件111的所述第一主表面，使得所述第一半导体器件和所述第二半导体器件111的所述第一主表面位于所述第一半导体器件和所述第二半导体器件111的所述第二主表面之间，并且其中所述第一半导体器件111的所述斜面边缘114面向所述第二半导体器件111的所述斜面边缘114，使得在所述堆叠半导体器件700、800的第一垂直边上的所述第一半导体器件和所述第二半导体器件111的所述斜面边缘114之间形成第一开口。通过将第一探针尖端805插入到所述第一开口，所述堆叠半导体器件700、800可以被探测，其中所述探针尖端805耦合于所述第一半导体器件111的所述探针垫和所述第二半导体器件111的所述探针垫中的至少一个。在用于探测堆叠半导体器件700、800的所述方法的另一个方面，所述第一半导体器件111的所述有源电路103包括耦合于所述第一半导体器件111的所述探针垫的熔丝105 ;并且所述第二半导体器件111的所述有源电路103包括耦合于所述第二半导体器件111的所述探针垫的熔丝105。所述方法还包括通过选择性地将信号施加到所述第一半导体器件和所述第二半导体器件111的每个探针垫，对所述第一半导体器件和所述第二半导体器件111的每个所述熔丝105进行编程。在用于探测堆叠半导体器件700、800的所述方法的另一个方面，每个所述第一半导体器件和所述第二半导体器件111的所述有源电路103包括至少一个熔丝105，每个所述至少一个熔丝105耦合于延伸到对应斜面边缘114上的对应探针垫。所述编程包括通过选择性地将信号施加到每个对应探针垫以将第一半导体器件111地址编程进所述第一半导体器件111的所述多个熔丝105，以及将第二半导体器件111地址编程进所述第二半导体器件111的所述多个熔丝105，来对所述第一半导体器件和所述第二半导体器件111的每个多个熔丝105进行编程。在用于探测堆叠半导体器件700、800的所述方法的另一个方面，每个所述第一半导体器件和所述第二半导体器件111包括导电面。所述第一半导体器件111的所述探针垫可以耦合于所述第一半导体器件111的所述导电面。所述第二半导体器件111的所述探针垫可以耦合于所述第二半导体器件111的所述导电面。所述方法还包括在探测之后将散热器806附着到所述堆叠半导体器件700、800的所述第一垂直边上。所述散热器806具有插入到位于所述第一半导体器件和所述第二半导体器件111的所述斜面边缘之间的所述第一开口的第一突出部分并且与每个所述第一半导体器件和所述第二半导体器件111的所述探针垫相接触。在另一个实施例中，堆叠半导体器件700、800可以包括具有第一主表面和与第一主表面相对的第二主表面的第一半导体器件111。所述第一半导体器件111的所述第一主表面有有源电路103并且具有在所述第一半导体器件111的至少一个边缘上的斜面边缘114。第二半导体器件111可以具有第一主表面和与所述第一主表面相对的第二主表面。所述第二半导体器件111的所述第一主表面可以具有有源电路103并且具有在所述第二半导体器件111的至少一个边缘上的斜面边缘114。第三半导体器件111可以具有第一主表面和与所述第一主表面相对的第二主表面，所述第三半导体器件111的所述第主表面可以具有有源电路103并且具有在所述第三半导体器件111的至少一个边缘上的斜面边缘114。第四半导体器件111可以具有第一主表面和与所述第一主表面相对的第二主表面。所述第四半导体器件111可以具有有源电路103并且具有在所述第四半导体器件111的至少一个边缘上的斜面边缘114。所述第一半导体器件111的所述第一主表面可以面向所述第二半导体器件111的所述第一主表面，使得所述第一半导体器件和所述第二半导体器件111的所述第一主表面位于所述第一半导体器件和所述第二半导体器件111的所述第二主表面之间，并且其中所述第一半导体器件111的所述斜面边缘114面向所述第二半导体器件111的所述斜面边缘114，使得在所述堆叠半导体器件700、800的第一垂直边上的所述第一半导体器件和所述第二半导体器件111的所述斜面边缘114之间形成第一开口。所述第三半导体器件111的所述第一主表面可以面向所述第四半导体器件111的所述第一主表面，使得所述第三半导体器件和所述第四半导体器件111的所述第一主表面位于所述第三半导体器件和所述第四半导体器件111的所述第二主表面之间，并且其中所述第三半导体器件111的所述斜面边缘114面向所述第四半导体器件111的所述斜面边缘114，使得在所述堆叠半导体器件700、800的所述第一垂直边上的所述第三半导体器件和所述第四半导体器件111的所述斜面边缘114之间形成第二开口。所述第二半导体器件111的所述第二主表面可以面向所述第三半导体器件111的所述第二主表面，使得所述第二半导体器件和第三半导体器件111的所述第二主表面位于所述第二半导体器件和第三半导体器件111的所述第一主表面之间。散热器806可以附着到所述堆叠半导体器件700、800的所述第一垂直边上，所述散热器806具有插入到位于所述第一半导体器件和所述第二半导体器件111的所述斜面边缘114之间的所述第一开口的第一突出部分以及插入到位于所述第三半导体器件和所述第四半导体器件111的所述斜面边缘之间的所述第二开口的第二突出部分。另一个方面，所述堆叠半导体器件700、800可以包括多个连续导电通孔802，其中所述多个连续导电通孔的每个连续导电通孔从所述第一半导体器件111的所述第二主表面，穿过所述第一半导体器件111、所述第二半导体器件111、所述第三半导体器件111延伸。另一个方面，所述多个连续导电通孔802的至少一个连续导电通孔802可以在每个所述第一、第二、第三、和第四半导体器件111处电耦合于所述有源电路103。由于实施本发明的器具大部分是由本领域所属技术人员所熟知的电子元件以及电路组成，电路的细节不会在比上述所说明的认为有必要的程度大的任何程度上进行解释。对本发明基本概念的理解以及认识是为了不混淆或偏离本发明所教之内容。虽然本发明的描述参照具体实施例，正如以下权利要求所陈述的在不脱离本发明范围的情况下可以进行各种修改以及变化。因此，说明书以及附图的特征是说明性而不是狭义性的，并且所有这些修改是为了列入本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或解决方案都不旨在被解释为任何或所有权利要求批评的、必需的、或本质特征或元件。本发明所用的术语“耦合”不旨在限定为直接耦合或机械或光学耦合。此外，在描述和权利要求中的术语“前面” “后面”，“顶部”，“底部”，“上面”，“下面”等等，如果有的话，是用于描述性的目的并且不一定用于描述永久性的相对位置。应了解术语的这种用法在适当的情况下是可以互换的使得本发明所描述的实施例例如，能够在其它方向而不是本发明所说明的或在其它方面进行操作。此外，本发明所用的“a”或“an”被定义为或多个。并且，在权利要求中所用词语如“至少一个”以及“或多个”不应所述解释为通过不定冠词“a”或“an”引入的其他权利要求元件限定任何其他特定权利要求。所述特定权利要求包括这些所介绍的对发明的权利元件，所述权利元件不仅仅包括这样的元件。即使当同一权利要求中包括介绍性短语“或多个 ”或“至少一个”以及不定冠词，例如“a”或“an”。使用定冠词也是如此。除非另有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元件的。因此，这些术语不一定表示时间或这些元件的其它优先次序。
权利要求
1.一种堆叠半导体器件，包括 第一半导体器件，所述第一半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第一半导体器件的所述第一主表面具有 有源电路； 斜面边缘，所述斜面边缘位于所述第一半导体器件的至少一个边缘上；以及探针垫，所述探针垫延伸到所述第一半导体器件的所述斜面边缘上；以及第二半导体器件，所述第二半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第二半导体器件的所述第一主表面具有 有源电路； 斜面边缘，所述斜面边缘位于所述第二半导体器件的至少一个边缘上；以及 探针垫，所述探针垫延伸到所述第二半导体器件的所述斜面边缘上； 其中 所述第一半导体器件的所述第一主表面面向所述第二半导体器件的所述第一主表面，使得所述第一半导体器件和所述第二半导体器件的所述第一主表面位于所述第一半导体器件和所述第二半导体器件的所述第二主表面之间，并且其中所述第一半导体器件的所述斜面边缘面向所述第二半导体器件的所述斜面边缘，使得在所述堆叠半导体器件的第一垂直边上的所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间形成第一开口。
2.根据权利要求1所述的堆叠半导体器件，其中所述第一开口的所述斜面边缘能够将探针尖端对齐到所述第一半导体器件的所述探针垫。
3.根据权利要求1所述的堆叠半导体器件，其中 所述第一半导体器件的所述探针垫电耦合于所述第一半导体器件的所述有源电路； 所述第二半导体器件的所述探针垫电耦合于所述第二半导体器件的所述有源电路；
4.根据权利要求1所述的堆叠半导体器件，其中所述第一半导体器件和所述第二半导体器件中的每个包括导电面，其中 所述第一半导体器件的所述探针垫电耦合于所述第一半导体器件的所述导电面；以及 所述第二半导体器件的所述探针垫电耦合于所述第二半导体器件的所述导电面。
5.根据权利要求4所述的堆叠半导体器件，还包括 散热器(806)，所述散热器(806)被附着到所述堆叠半导体器件的所述第一垂直边上，所述散热器具有 第一突出部分，所述第一突出部分插入到位于所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间的所述第一开口中，并且与所述第一半导体器件和所述第二半导体器件中每一个的所述探针垫相接触。
6.根据权利要求1所述的堆叠半导体器件，还包括 多个连续导电通孔，其中所述多个连续导电通孔的每个连续导电通孔从所述第一半导体器件的所述第二主表面、穿过所述第一半导体器件延伸到所述第二半导体器件的所述第一主表面。
7.根据权利要求6所述的堆叠半导体器件，其中所述多个连续导电通孔的至少一个连续导电通孔(802)耦合于所述第一半导体器件和所述第二半导体器件中每一个的所述有源电路(103)。
8.根据权利要求6所述的堆叠半导体器件，其中 所述第一半导体器件的所述有源电路包括熔丝，所述熔丝耦合于所述第一半导体器件的所述探针垫和所述多个连续导电通孔的第一连续导电通孔；以及 所述第二半导体器件的所述有源电路包括熔丝，所述熔丝耦合于所述第二半导体器件的所述探针垫和所述多个连续导电通孔的第二连续导电通孔。
9.根据权利要求1所述的堆叠半导体器件，其中所述第一半导体器件和所述第二半导体器件中的每一个的进一步特征是存储器器件。
10.根据权利要求1所述的堆叠半导体器件，其中 所述第一半导体器件的所述第一主表面在所述第一半导体器件的第二边缘处具有第二斜面边缘，以及具有延伸到所述第一半导体器件所述第二斜面边缘上的第二探针垫；以及 所述第二半导体器件的所述第一主表面在所述第二半导体器件的第二边缘处具有第二斜面边缘，以及具有延伸到所述第二半导体器件所述第二斜面边缘上的第二探针垫。
11.根据权利要求1所述的堆叠半导体器件，还包括 第三半导体器件，所述第三半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第三半导体器件的所述第一主表面具有 有源电路； 斜面边缘，所述斜面边缘位于所述第三半导体器件的至少一个边缘上；以及 探针垫，所述探针垫延伸到所述第二半导体器件的所述斜面边缘上； 第四半导体器件，所述第四半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第四半导体器件的所述第一主表面具有 有源电路； 斜面边缘，所述斜面边缘位于所述第四半导体器件的至少一个边缘上；以及 探针垫，所述探针垫延伸到所述第四半导体器件的所述斜面边缘上； 其中 所述第三半导体器件的所述第一主表面面向所述第四半导体器件的所述第一主表面，使得所述第三半导体器件和所述第四半导体器件的所述第一主表面位于所述第三半导体器件和所述第四半导体器件的所述第二主表面之间，并且其中所述第三半导体器件的所述斜面边缘面向所述第四半导体器件的所述斜面边缘，使得在所述堆叠半导体器件的第一垂直边上的所述第三半导体器件和所述第四半导体器件的所述斜面边缘之间形成第二开口；以及 所述第二半导体器件的所述第二主表面面向所述第三半导体器件的所述第二主表面，使得所述第二半导体器件和第三半导体器件的所述第二主表面位于所述第二半导体器件和第三半导体器件的所述第一主表面之间。
12.根据权利要求11所述的堆叠半导体器件，其中所述第三半导体器件和所述第四半导体器件中的每一个包括导电面，其中 所述第三半导体器件的所述探针垫电耦合于所述第三半导体器件的所述导电面； 所述第四半导体器件的所述探针垫电耦合于所述第四半导体器件的所述导电面。
13.根据权利要求12所述的堆叠半导体器件，还包括散热器，所述散热器被附着到所述堆叠半导体器件的所述第一垂直边上，所述散热器具有: 第二突出部分，所述第二突出部分插入到位于所述第三半导体器件和所述第四半导体器件的所述斜面边缘之间的所述第二开口，并且与所述第三半导体器件和所述第四半导体器件中每一个的所述探针垫相接触。
14.一种用于探测堆叠半导体器件的方法，包括 提供堆叠半导体器件，所述堆叠半导体器件包括 第一半导体器件，所述第一半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第一半导体器件的所述第一主表面具有有源电路；斜面边缘，所述斜面边缘位于所述第一半导体器件的至少一个边缘上；以及，探针垫，所述探针垫延伸到所述第一半导体器件的所述斜面边缘上； 第二半导体器件，所述第二半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第二半导体器件的所述第一主表面具有有源电路；斜面边缘，所述斜面边缘位于所述第二半导体器件的至少一个边缘上；以及，探针垫，所述探针垫延伸到所述第二半导体器件的所述斜面边缘上，其中 所述第一半导体器件的所述第一主表面面向所述第二半导体器件的所述第一主表面，使得所述第一半导体器件和所述第二半导体器件的所述第一主表面位于所述第一半导体器件和所述第二半导体器件的所述第二主表面之间，并且其中所述第一半导体器件的所述斜面边缘面向所述第二半导体器件的所述斜面边缘，使得在所述堆叠半导体器件的第一垂直边上的所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间形成第一开口；以及 通过将第一探针尖端(805)插入到所述第一开口来探测所述堆叠半导体器件，其中所述第一探针尖端耦合于所述第一半导体器件的探针垫和所述第二半导体器件的所述探针垫中的至少一个。
15.根据权利要求14所述的方法，其中 所述第一半导体器件的所述有源电路包括熔丝，所述熔丝耦合于所述第一半导体器件的所述探针垫；以及 所述第二半导体器件的所述有源电路包括熔丝，所述熔丝耦合于所述第二半导体器件的所述探针垫； 以及所述方法还包括 通过将信号选择性地施加到所述第一半导体器件和所述第二半导体器件的每个探针垫，来编程所述第一半导体器件和所述第二半导体器件的每个所述熔丝。
16.根据权利要求15所述的方法，其中所述第一半导体器件和所述第二半导体器件中每一个的所述有源电路包括至少一个熔丝，所述至少一个熔丝中的每一个耦合于延伸到对应斜面边缘上的对应探针垫，其中所述编程的步骤包括 通过将信号选择性地施加到每个对应探针垫以将第一半导体器件地址编程到所述第一半导体器件的所述多个熔丝中并且将第二半导体器件地址编程到所述第二半导体器件的所述多个熔丝中，来编程所述第一半导体器件和所述第二半导体器件的所述多个所述熔丝中的每一个。
17.根据权利要求13所述的方法，其中所述第一半导体器件和所述第二半导体器件中的每一个包括导电面，其中 所述第一半导体器件的所述探针垫耦合于所述第一半导体器件的所述导电面； 所述第二半导体器件的所述探针垫耦合于所述第二半导体器件的所述导电面； 所述方法还包括 在探测之后，将散热器附着到所述堆叠半导体器件的所述第一垂直边，所述散热器包括 第一突出部分，所述第一突出部分插入到位于所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间的所述第一开口中，并且与所述第一半导体器件和所述第二半导体器件中每一个的所述探针垫相接触。
18.—种堆叠半导体器件，包括 第一半导体器件，所述第一半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第一半导体器件的所述第一主表面具有有源电路，并且具有位于所述第一半导体器件的至少一个边缘上的斜面边缘； 第二半导体器件，所述第二半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第二半导体器件的所述第一主表面具有有源电路，并且具有位于所述第二半导体器件的至少一个边缘上的斜面边缘； 第三半导体器件，所述第三半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第三半导体器件的所述第一主表面具有有源电路，并且具有位于所述第三半导体器件的至少一个边缘上的斜面边缘； 第四半导体器件，所述第四半导体器件具有第一主表面和与所述第一主表面相对的第二主表面，所述第四半导体器件的所述第一主表面具有有源电路，并且具有位于所述第四半导体器件的至少一个边缘上的斜面边缘；其中 所述第一半导体器件的所述第一主表面面向所述第二半导体器件的所述第一主表面，使得所述第一半导体器件和所述第二半导体器件的所述第一主表面位于所述第一半导体器件和所述第二半导体器件的所述第二主表面之间，并且其中所述第一半导体器件的所述斜面边缘面向所述第二半导体器件的所述斜面边缘，使得在所述堆叠半导体器件的第一垂直边上的所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间形成第一开Π ； 所述第三半导体器件的所述第一主表面面向所述第四半导体器件的所述第一主表面，使得所述第三半导体器件和所述第四半导体器件的所述第一主表面位于所述第三半导体器件和所述第四半导体器件的所述第二主表面之间，并且其中所述第三半导体器件的所述斜面边缘面向所述第四半导体器件的所述斜面边缘，使得在所述堆叠半导体器件的第一垂直边上的所述第三半导体器件和所述第四半导体器件的所述斜面边缘之间形成第二开口；以及 所述第二半导体器件的所述第二主表面面向所述第三半导体器件的所述第二主表面，使得所述第二半导体器件和第三半导体器件的所述第二主表面位于所述第二半导体器件和第三半导体器件的所述第一主表面之间； 散热器(806)，所述散热器(806)被附着到所述堆叠半导体器件的所述第一垂直边，所述散热器具有第一突出部分，所述第一突出部分插入到位于所述第一半导体器件和所述第二半导体器件的所述斜面边缘之间的所述第一开口中；以及，第二突出部分，所述第二突出部分插入到位于所述第三半导体器件和所述第四半导体器件的所述斜面边缘之间的所述第二开口中。
19.根据权利要求18所述的堆叠半导体器件，还包括 多个连续导电通孔，其中所述多个连续导电通孔的每个连续导电通孔(802)从所述第一半导体器件的所述第二主表面延伸穿过所述第一半导体器件、所述第二半导体器件和所述第三半导体器件。
20.根据权利要求19所述的堆叠半导体器件。其中所述多个连续导电通孔的至少一个连续导电通孔(802)电耦合于所述第一半导体器件、第二半导体器件、第三半导体器件和第四半导体器件中每一个的所述第一主表面处的所述有源电路。
全文摘要
一种堆叠半导体器件(300,800)，包括第一和第二半导体器件。包括所述有源电路的每个所述第一半导体器件和所述第二半导体器件的第一主表面直接面向彼此。每个所述器件的所述第一主表面包括位于至少一个边缘上的斜面边缘(114)，以及延伸到所述斜面边缘的探针垫(118或120)。第一开口(810)在所述堆叠半导体器件的垂直边上位于所述第一和第二器件的所述斜面边缘之间。
文档编号H01L23/367GK103035629SQ201210371028
公开日2013年4月10日 申请日期2012年9月28日 优先权日2011年10月7日
发明者佩里·H·派莱伊, 凯文·J·埃斯, 迈克尔·B·麦克沙恩 申请人:飞思卡尔半导体公司