专利名称：具有钝化以及栅极电介质多层结构的GaN高压HFET的制作方法
具有钝化以及栅极电介质多层结构的GaN高压HFET技术领域
本发明总体涉及基于III族氮化物化合物的半导体器件以及制备所述半导体器件的方法；更具体地，涉及包括氮化镓(GaN)高电子迁移率晶体管(HEMT)和GaN异质结场效应晶体管(HFET)的GaN开关器件，以及制备所述功率晶体管器件的方法。
背景技术：
由于氮化镓(GaN)和其他宽带隙的基于III族氮化物的直接过渡半导体(directtransitional semiconductor)材料在娃基器件上的极好的物理属性,所以它们被有利地用在某些电子器件中。例如，由于基于GaN的材料和器件结构所提供的高电子迁移率、高击穿电压和高饱和电子速度特性，所以GaN和AlGaN/GaN晶体管通常用在高速开关和高功率应用中。
GaN和AlGaN/GaN集成电路(IC)器件一般由基底材料诸如蓝宝石(Sapphire)、碳化硅、单晶体GaN、硅等上的半绝缘(高阻)GaN缓冲层的外延生长制造。对于高压操作，要求IC器件具有高的击穿电压VBR，以及具有穿过GaN缓冲层的最小泄漏电流。泄漏电流的一个来源是由GaN缓冲层中的残余供体(donor)诸如氧的无意掺杂(UID)造成的。例如，由于前期制备处理步骤和后期制备处理步骤中的表面污染，氧可能被无意地引入到GaN缓冲层中。此外，由于GaN的压电性质和通常在钝化期间所执行的多种电介质沉积，所以电荷积累(正或者负)可能出现在界面处。所积累的电荷可不利地影响IC器件的电压-电流特性和频率响应。发明内容
根据本发明的一个方面，提供一种制备用于功率晶体管器件的多层结构的方法，包括:(a)将具有基于氮化物的有源半导体层的晶圆装载到一个反应腔中；(b)在所述反应腔内，将所述基于氮化物的有源半导体层的顶面暴露至第一源；(C)在所述反应腔内，执行氮(N)等离子体撞击，导致直接在所述基于氮化物的有源半导体层上形成一个氮化物层；Cd)在所述反应腔内，将所述氮化物层的顶面暴露至第二源；以及(e)在所述反应腔内，执行氮氧等离子体撞击，导致直接在所述氮化物层上形成氮氧化物层，其中所述氮化物层包括一个钝化层，所述氮氧化物层包括所述功率晶体管器件的栅极电介质。
根据本发明的第二方面，提供一种制备用于异质结场效应晶体管(HFET)器件的多层结构的方法，包括:(a)在反应腔内，将所述基于氮化物的半导体层的顶面暴露至第一铝源；(b)在所述反应腔内，将所述晶圆暴露至氮(N)等离子体，导致在所述基于氮化物的半导体层的顶部上形成氮化铝(AlN)层；(c )在所述反应腔内，将所述AlN层的顶面暴露至第二铝源；以及(d)在所述反应腔内，将所述晶圆暴露至氮氧等离子体，导致在所述AlN层的顶部上形成氮氧化铝(A10N)层，其中所述氮化物层包括一个钝化层，所述氮氧化物层包括所述功率晶体管器件的栅极电介质。
根据本发明的第三方面，提供一种基于氮化物的异质结场效应晶体管(HFET)器件，包括:第一有源半导体层；第二有源半导体层，布置在所述第一有源半导体层的顶部上，在所述第一有源半导体层和所述第二有源半导体层之间形成有二维电子气；一个多层结构，包括直接布置在所述第二有源半导体层上的第一基于氮化物的钝化层，以及直接布置在所述第一基于氮化物的钝化层上的氮氧化物层，所述第一基于氮化物的钝化层具有第一厚度，所述氮氧化物层具有第二厚度，所述氮氧化物层包括所述基于氮化物的HFET器件的栅极电介质；以及间隔开的源极欧姆触点和漏极欧姆触点，直接在所述第二有源半导体层上，或者在延伸穿过所述第二有源半导体层的凹口中。
参考下面的图来描述本发明的非限制性和非穷举性的实施方案，其中在各个视图中，除非另有指示，相似的参考数字指的是相似的部分。图1A-图1C是示出了根据本发明的实施方案的、在制备工艺中的各个阶段的示例性基于GaN的HFET器件的横截面侧视图。图2是在完成制备工艺之后的、具有图1A-图1C中示出的本发明的实施方案的另一示例性GaN HFET器件的横截面侧视图。图3是用于形成钝化以及栅极电介质/绝缘多层结构的步骤的示例顺序。在附图的多个视图中，对应的参考字符指示对应的部件。本领域普通技术人员将理解，图中的元件是出于简洁和清楚而被示出的，未必按比例绘制。例如，图中的一些元件的尺寸相对于另一些元件可能被夸大，从而有助于理解本发明的各个实施方案。此外，通常未描绘在商业可行的实施方案中有用或必要的常用但众所周知的元件，从而便于较不妨碍观察本发明的这些实施方案。
具体实施例方式在随后的描述中，陈述了若干具体细节，从而提供对本发明的透彻理解。然而，本领域普通技术人员应明了，未必需要采用所述具体细节来实践本发明。在其他情形中，未详细描述公知材料或方法，从而避免模糊本发明。贯穿本说明书引用的“一个实施方案”、“一实施方案”、“一个实施例”或“一实施例”意味着相关于该实施方案或实施例描述的具体特征、结构或特性被包括在本发明的至少一个实施方案中。因此，在贯穿本说明书的多个地方出现的措词“在一个实施方案中”、“在一实施方案中”、“一个实施例”或“一实施例”未必全部指的是相同的实施方案或实施例。另外，在一个或多个实施方案或实施例中，可以任何合适的组合和/或子组合来组合所述具体的特征、结构或特性。具体的特征、结构或特性可被包括在集成电路、电子电路、组合逻辑电路或者提供所描述的功能的其他合适的部件中。此外，应理解，在此所提供的图出于为本领域普通技术人员解释的目的，并且这些附图未必按比例绘制。如本文所使用的，“晶圆(wafer)”是在制备集成电路时所使用的半导体材料的薄片，例如硅、蓝宝石、碳化硅、氮化镓等晶体。根据本发明的实施方案，公开了基于GaN的晶体管器件以及制备所述基于GaN的晶体管器件的方法，该方法包括原位处理步骤(in situprocessing step),以形成用于HFET的钝化以及栅极电介质(例如，氧化物)多层。在制备工艺流程中有利地使用了一种基于氮化铝(AlN)和氮氧化铝(AlON)的新材料组合，所述新材料组合削弱在钝化期间所积累的电荷。同时，生产了高质量的栅极氮氧化物层，用在高功率的基于GaN的HEMT中。在一个实施方案中，原子层沉积(ALD)反应腔技术被用于在有源晶体管器件层上形成高质量的薄的氮化物化合物(例如，AlN)层，之后立即进行包括氮氧化物(例如，A10N)材料层的栅极氧化物沉积。
图1A-图1C示出了一个示例性制备工艺中的各个阶段的半导体器件结构(例如，GaN HFET器件)的横截面侧视图。例如，图1A示出了一个整体外延晶圆(bulk epitaxialwafer) 102，包括由若干不同材料中的任何一种材料形成的基底115，所述材料例如为蓝宝石、S1、GaN或SiC。外延GaN缓冲层120被示为形成为基底115上的第一有源层。为了避免晶格失配和/或热膨胀系数差异的可能问题，一个可选的薄的成核层(nucleation layer)可形成于基底115和缓冲层120之间(参看，例如图2中的层215)。
图1A还示出了在GaN缓冲层120顶部上形成的氮化铝镓(AlGaN)层125。AlGaN层125包括GaN HFET器件的第二有源层。由于AlGaN层125和GaN缓冲层120之间的带隙差，所以在AlGaN层125和GaN缓冲层120之间的界面处形成二维电子气通道(2-DEG)130。
如所示出的，图1A还示出了在形成欧姆金属触点180和170之后不久在制备工艺中的一个时间点的器件结构，所述欧姆金属触点180和170分别包括GaN HFET器件的源极和漏极。图1A示出了直接在AlGaN层120上形成的欧姆金属触点180和170。在其他实施方案中，欧姆金属触点180和170可形成于竖直朝下延伸穿过AlGaN层125的凹口中，以接触GaN缓冲层120。
图1B示出了在形成多层结构140之后的图1A的示例GaN HFET器件结构，所述多层结构140包括钝化以及栅极电介质结构。在一个实施方案中，多层结构140包括直接布置在AlGaN层125之上的AlN层142，以及直接布置在AlN层142之上的AlON层145。在其他实施方案中，钝化层142可包括SiN或者其他类似的基于氮化物的材料。栅极电介质层145还可包括氮氧化硅(SiON)或者具有类似属性的其他氮氧化物材料。
图1B还示出了直接布置在AlON层145之上的可选的、薄的(例如，2-4nm)第二钝化层148。在示出的实施例中，第二钝化层148包括氮化硅(SiN)。应理解，在某些实施方案中可能不需要第二钝化层148。如所示出的，多层结构140不仅用作第一或初始钝化层以保护下方的AlGaN (有源)层125免受表面氧化/污染，而且还用作完成后的GaN HFET器件的栅极电介质(绝缘体)。此外，AlN钝化层140有助于电荷的有效调制，减少了泄漏电流，增大了完成后的GaN HFET器件的断态电压耐受性。
在一个实施方案中，多层结构140在ALD反应腔内原位形成，其中AlN层140形成为具有在约2-10nm范围内的厚度，AlON层145形成为具有在约10_25nm厚度范围内的厚度。在某些实施方案中，AlON层145可被分级，从而允许从氮化物层(膜)至氮氧化物层(膜)的一个平滑的、逐渐的过渡。也就是说，AlON层145中的氮组分(nitrogencomposition)可从与AlN层140界面处的最高原子百分率(例如，100%或者近似100%)变化到AlON层145的顶面处或附近的最低百分率(例如，很少的原子百分率)。
图1C示出了在形成栅极构件160、栅极场板(gate field plate)165、和等离子体增强化学气相沉积(PECVD)的第二钝化层170之后的图1B的器件结构，在所示出的实施例中，所述第二钝化层170包括SiN。半导体领域的普通技术人员应理解，图1C示出了一个完全制备好的GaN HFET器件。还应理解，可执行其他标准的制备后或后期处理步骤，包括在晶圆的表面上形成金属(例如，图案线或迹线)、晶圆背面研磨(还称为背面减薄或晶圆打薄)、晶粒分离和封装。图2是另一完全制备好的GaN HFET器件200的横截面侧视图，包括多层结构240，所述多层结构包括如上所描述的组合的第一钝化和栅极电介质。在示出的实施例中，GaNHFET器件200包括一个布置于基底210的顶部上的成核(过渡)层215。基底210非限制地可包括诸如蓝宝石、硅、氮化镓或者碳化硅(SiC)之类的材料。在一个实施方案中，成核层215包括富集铝的AlGaN层(AlxGa0ri)N; 0>χ>1)。基底210、成核层215和GaN缓冲层220共同组成整体外延晶圆202。 继续GaN HFET 200的示例器件结构，GaN缓冲层220被布置在成核层215的顶部上，AlGaN (或者，更一般地，AlxGa^N^xM)层225被布置在GaN缓冲层220的顶部上。GaN HFET器件200还包括多层(例如，钝化以及栅极电介质)结构235、第二钝化层240、第三钝化层245和聚酰亚胺封装层290。源极欧姆金属触点280和漏极欧姆金属触点270分别直接形成在AlGaN层225上(或者形成在AlGaN层225的凹口中)。栅极构件260被布置在多层结构240的顶部上。GaNHFET器件200还示出为包括栅极场板265和源极场板285。图3是用于形成第一钝化以及栅极电介质多层结构的步骤的示例顺序。在为HFET的源极区和漏极区形成欧姆金属触点之后，通过将晶圆立即装载到ALD反应腔内(块301)，开始多层结构形成工艺。延伸暴露于环境气氛应当被最小化，从而避免对晶圆的顶面(即，有源层)的氧化，这可导致形成不想要的Ga2O3层。在一个实施方案中，在晶圆被装载到腔之后，将该腔保持处于真空持续约3分钟，且温度稳定在约300°C。一旦装载到ALD反应腔内，该晶圆(例如，图1中的AlGaN层125)的顶面就受到氮(N2)等离子体撞击，通常以低功率执行(块302)。所述等离子体暴露用作清洁步骤，以制备用于随后的ALD沉积步骤的晶圆材料的表面。接下来，在多个步骤的一个序列的重复循环中形成第一(例如，AlN)钝化层(块303)。每一循环的典型持续时间可能在约20ms至约20s之间，这导致形成0.1 A-3.0 A厚的层(膜)。在一个实施方案中，该序列开始于将晶圆暴露至铝源，例如三甲基铝(TMA)，持续约30毫秒。这允许铝与晶圆的顶面(例如，AlGaN)反应。在暴露至铝源之后，通过氩气冲洗持续约2秒来清洗所述腔和线的铝。在清洗所述腔和线的铝之后，执行氮等离子体撞击且持续约15秒。该步骤提供了氮源，以与先前沉积在晶圆的表面上的铝反应。换句话说，发生表面反应，导致形成AlN钝化层。如先前讨论的，在替代实施方案中，还可使用硅而非铝来作为源来形成SiN钝化层。在N2等离子体撞击之后，所述腔和线又一次被清洗(例如，氩气冲洗持续约3秒)，之后该循环可被重复，以实现期望的材料层厚度。对于上面描述的示例GaN HFET器件，AlN钝化层的厚度在2-10nm厚的近似范围中。然后执行第二序列的重复循环，从而在第一 AlN钝化层的顶部上形成栅极电介质(例如，氧化物)层(块304)。注意到，在先前步骤中的任何一个之后，晶圆都没有从ALD反应腔移除。也就是说，原位完成了形成钝化以及栅极电介质多层结构，即，在要求用于形成多层结构的整个处理步骤中，晶圆都处于ALD反应腔中。
在一个实施方案中，第二序列开始于暴露至具有某一剂量的铝源(TMA)，这导致在AlN表面上的铝的反应。然后，通过氩气持续冲洗约2秒，来清洗ALD反应腔和线。接下来，执行氮氧等离子体撞击且持续约15秒，从而提供氮和氧的双重源，以与先前沉积在晶圆的表面上的铝反应。该步骤导致在下方AlN钝化层的顶部上形成AlON的原子平滑层。又一次使用氩气执行所述腔和线的第二次清洗，持续约3秒，从而冲洗掉任何多余的氮和氧。根据需要，上面序列的步骤可被重复，从而产生期望的层(膜)厚度。在一个实施方案中，AlON栅极电介质层被形成为约10-25nm的厚度。在形成AlON层之后，在晶圆仍保持在ALD反应腔中时，一个可选的SiN层(例如，2-4nm厚)可被形成在AlON层的顶部上。然后将该晶圆从ALD反应腔移除(块305)，然后经受完全制备GaN HFET器件所需要的其余的处理步骤。应理解，在ALD反应腔中的总处理时间根据形成多层结构的钝化和栅极电介质层的期望总厚度而定。上面对于所示出的本发明的实施例的描述，包括在摘要中所示出的，不意在是穷举性的，或者不意在限于所公开的准确形式。尽管出于示例目的，在此描述了本发明的具体实施方案和实施例，但是在不背离本发明的宽泛精神和范围的前提下，各种等同修改也是可能的。而且，应理解，出于解释的目的提供了具体的示例厚度、材料类型、处理步骤等，根据本发明的教导在其他实施方案和实施例中还可采用其他值。在上面的详细描述的启示下，可对本发明的实施例做出这些修改。在随后的权利要求中使用的措辞不应当解释为用于将本发明限制在说明书和权利要求中所公开的具体实施方案。而是，本发明的范围完全由随后的权利要求来确定，应当根据权利要求解释的既定规则来解释随后的权利要求。因此，本说明书和附图应当认为是示例性而非限制性的。
权利要求
1.一种制备用于功率晶体管器件的多层结构的方法，包括: Ca)将具有基于氮化物的有源半导体层的晶圆装载到一个反应腔中； (b)在所述反应腔内，将所述基于氮化物的有源半导体层的顶面暴露至第一源； (c)在所述反应腔内，执行氮(N)等离子体撞击，导致直接在所述基于氮化物的有源半导体层上形成一个氮化物层； Cd)在所述反应腔内，将所述氮化物层的顶面暴露至第二源；以及(e)在所述反应腔内，执行氮氧等离子体撞击，导致直接在所述氮化物层上形成氮氧化物层，其中所述氮化物层包括一个钝化层，所述氮氧化物层包括所述功率晶体管器件的栅极电介质。
2.根据权利要求1所述的方法，其中所述第一源包括铝(Al)，所述氮化物层包括AlN层。
3.根据权利要求1所述的方法，其中所述第一源包括硅(Si)，所述氮化物层包括SiN层。
4.根据权利要求1所述的方法，其中所述第一源包括三甲基铝(TMA)源。
5.根据权利要求1所述的方法，其中所述第二源包括铝(Al)，所述氮氧化物层包括AlON 层。
6.根据权利要求1所述的方法，其中所述第二源包括三甲基铝(TMA)源。
7.根据权利要求1所述的方法，还包括重复步骤(b)和(C)，直至所述氮化物层形成为第一厚度。
8.根据权利要求7所述的方法，其中所述第一厚度在约2-10nm厚的范围内。
9.根据权利要求1所述的方法，还包括重复步骤(d)和(e)，直至所述氮氧化物层形成为第二厚度。
10.根据权利要求9 所述的方法，其中所述第二厚度在约10-25nm厚的范围内。
11.根据权利要求1所述的方法，还包括从所述反应腔移除所述晶圆。
12.根据权利要求1所述的方法，还包括: 在所述反应腔内，在所述氮氧化物层顶部上形成一个氮化硅层；以及 从所述反应腔移除所述晶圆。
13.根据权利要求1所述的方法，其中所述氮氧化物层形成为具有分级的氮组分，所述氮组分从所述氮化物层处或附近的最高原子百分率变化为所述氮氧化物层的顶面处或附近的最低原子百分率。
14.根据权利要求1所述的方法，其中所述基于氮化物的半导体层包括AlGaN。
15.一种制备用于异质结场效应晶体管(HFET)器件的多层结构的方法，包括: Ca)在反应腔内，将基于氮化物的半导体层的顶面暴露至第一铝源； (b)在所述反应腔内，将所述晶圆暴露至氮(N)等离子体，导致在所述基于氮化物的半导体层的顶部上形成氮化铝(AlN)层； (c )在所述反应腔内，将所述AlN层的顶面暴露至第二铝源；以及 (d)在所述反应腔内，将所述晶圆暴露至氮氧等离子体，导致在所述AlN层的顶部上形成氮氧化铝(AlON)层，其中所述氮化物层包括一个钝化层，所述氮氧化物层包括所述功率晶体管器件的栅极电介质。
16.根据权利要求15所述的方法，其中所述第一铝源和所述第二铝源都包括三甲基铝(TMA)源。
17.根据权利要求15所述的方法，还包括重复步骤(a)和(b)，直至所述AlN层形成为第一厚度。
18.根据权利要求17所述的方法，其中所述第一厚度在约2-10nm厚的范围内。
19.根据权利要求15所述的方法，还包括重复步骤(c)和(d)，直至所述AlON层形成为第二厚度。
20.根据权利要求19所述的方法，其中所述第二厚度在约10-25nm厚的范围内。
21.根据权利要求15所述的方法，还包括在所述反应腔内，在所述AlON层顶部上形成氮化娃层。
22.根据权利要求15所述的方法，其中所述AlON层形成为具有分级的氮组分，所述氮组分从所述氮化物层处或附近的最高原子百分率变化至所述氮氧化物层的顶面处或附近的最低原子百分率。
23.根据权利要求15所述的方法，其中所述基于氮化物的半导体层包括AlGaN。
24.一种基于氮化物的异质结场效应晶体管(HFET)器件，包括: 第一有源半导体层； 第二有源半导体层，布置在所述第一有源半导体层的顶部上，在所述第一有源半导体层和所述第二有源半导体层之间形成有二维电子气； 一个多层结构，包括直接布置在所述第二有源半导体层上的第一基于氮化物的钝化层，以及直接布置在第一基于氮化物的钝化层上的氮氧化物层，所述第一基于氮化物的钝化层具有第一厚度，所述氮氧化物层具有第二厚度，所述氮氧化物层包括所述基于氮化物的HFET器件的栅极电介质；以及 间隔开的源极欧姆触点和漏极欧姆触点，直接在所述第二有源半导体层上，或者在延伸穿过所述第二有源半导体层的凹口中。
25.根据权利要求24所述的基于氮化物的HFET器件，其中所述第一基于氮化物的钝化层包括A1N。
26.根据权利要求24所述的基于氮化物的HFET器件，其中所述第一基于氮化物的钝化层包括SiN。
27.根据权利要求24所述的基于氮化物的HFET器件，其中所述第一厚度在约2_10nm厚的范围内。
28.根据权利要求24所述的基于氮化物的HFET器件，其中所述氮氧化物层包括A10N。
29.根据权利要求24所述的基于氮化物的HFET器件，其中所述第二厚度在约10_25nm厚的范围内。
全文摘要
一种制备用于功率晶体管器件的多层结构的方法，包括在一个反应腔内，执行氮等离子体撞击，导致直接在基于氮化物的有源半导体层上形成氮化物层。然后，将氮化物层的顶面暴露至第二源。随后的氮氧等离子体撞击导致直接在所述氮化物层上形成氮氧化物层。所述氮化物层包括一个钝化层，所述氮氧化物层包括所述功率晶体管器件的栅极电介质。
文档编号H01L21/335GK103137476SQ20121049490
公开日2013年6月5日 申请日期2012年11月28日 优先权日2011年12月1日
发明者J·拉姆德尼, L·刘, J·P·爱德华兹 申请人:电力集成公司