半导体结构的制作方法
【专利摘要】本发明是有关一种半导体结构，包括一栅极、一氧化物通道层、一栅绝缘层、一源极、一漏极以及一介电堆叠层。栅极配置于一基板上。氧化物通道层与栅极彼此上下堆叠。栅绝缘层配置于栅极与氧化物通道层之间。源极与漏极配置于氧化物通道层的一侧且彼此平行配置。氧化物通道层的一部分暴露于源极与漏极之间。介电堆叠层配置于基板上，且包括多层具有一第一折射率的第一无机介电层以及多层具有一第二折射率的第二无机介电层。第一及第二无机介电层交替堆叠。至少一第一无机介电层直接覆盖源极、漏极与氧化物通道层的部分。第一折射率小于第二折射率。
【专利说明】半导体结构
【技术领域】
[0001]本发明是有关于一种半导体结构，且特别是有关于一种具有氧化物通道层的半导体结构。
【背景技术】
[0002]以目前最为普及的液晶显示器为例，其主要是由薄膜晶体管阵列基板、彩色滤光基板以及夹设于两者之间的液晶层所构成。在现有习知的薄膜晶体管阵列基板上，多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换元件。近年来，已有研究指出氧化物半导体(oxide semiconductor)薄膜晶体管相较于非晶娃薄膜晶体管，具有较高的载子移动率(mobility)，而氧化物半导体薄膜晶体管相较于低温多晶硅薄膜晶体管，则具有大面积低成本生产的优势。因此，氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键元件。
[0003]在现有习知的氧化物半导体薄膜晶体管中，由于氧化物通道层在大气环境之中容易受到水气以及氧气的影响，而使氧化物通道层本身的电性随着时间飘移。如此一来，将影响氧化物半导体薄膜晶体管的电性表现以及可靠度。再者，氧化物通道层的临界电压(Vth)在受到短波长光线(如紫外光)照射时，将导致元件特性的不稳定，例如可能发生漏极引发能障降低(Drain Induced Barrier Lowering,DIBL)效应,而使元件容易产生漏电流现象，影响显示品质。因此，如何改善氧化物通道层的稳定性以减少外在环境所造成的影响以及氧化物半导体薄膜晶体管受短波长光线照射所导致的临界电压偏移，实为当前研发人员亟欲解决的议题之一。
【发明内容】
[0004]本发明的目的在于，克服现有的氧化物半导体薄膜晶体管存在的技术问题，而提供一种半导体结构，其藉由介电堆叠层来改善氧化物通道层受水气及氧气的穿透而导致影响整体元件电性与稳定性的问题，且可反射短波长光线(如紫外光)。
[0005]本发明提出一种半导体结构，包括一栅极、一氧化物通道层、一栅绝缘层、一源极、一漏极以及一介电堆叠层。栅极配置于一基板上。氧化物通道层配置于基板上且堆叠于栅极上。栅绝缘层配置于栅极与氧化物通道层之间。源极及漏极皆配置于氧化物通道层的一侦牝且源极与漏极彼此平行配置。氧化物通道层的一部分暴露于源极与漏极之间。介电堆叠层配置于基板上，且包括多层具有一第一折射率的第一无机介电层以及多层具有一第二折射率的第二无机介电层。第一无机介电层与第二无机介电层交替堆叠。至少一第一无机介电层直接覆盖源极、漏极与氧化物通道层的部分。第一折射率小于第二折射率。
[0006]在本发明的一实施例中，上述的每一第一无机介电层包括一氧化硅层。
[0007]在本发明的一实施例中，上述的第一折射率介于1.535至1.56之间。
[0008]在本发明的一实施例中，上述的每一第二无机介电层包括一氮化硅层。
[0009]在本发明的一实施例中，上述的第二折射率介于1.98至2.08之间。[0010]在本发明的一实施例中，上述的介电堆叠层更包括多层具有一第三折射率的第三无机介电层。第一无机介电层、第二无机介电层以及第三无机介电层交替配置。
[0011 ] 在本发明的一实施例中，上述的每一第三无机介电层包括一氮氧化硅层。
[0012]在本发明的一实施例中，上述的第三折射率介于1.6至1.64之间。在本发明的一实施例中，上述的第一无机介电层与第二无机介电层的堆叠层数至少为五层。
[0013]在本发明的一实施例中，上述的第一无机介电层的厚度介于55纳米(nm)至85纳米之间。
[0014]在本发明的一实施例中，上述的第二无机介电层的厚度介于55纳米至85纳米之间。
[0015]在本发明的一实施例中，上述的氧化物通道层的材质包括氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZ0)、氧化锋(ZnO)或氧化铟锋(Indium-Zinc Oxide,ΙΖ0)。
[0016]在本发明的一实施例中，上述的半导体结构，更包括一透明导电层，配置于介电堆叠层上。介电堆叠层具有一接触开口，透明导电层通过接触开口与漏极电性连接。
[0017]基于上述，本发明的半导体结构具有与源极、漏极及氧化物通道层直接接触的介电堆叠层，因此除了可有效地阻绝氧气与水气进入氧化物通道层中，使得半导体结构具有较佳的稳定度与电性外，亦可选择性反射短波长光线(如紫外光)，以降低氧化物通道层因照光所产生的光电流，进而提升半导体结构的光电特性以及寿命。
[0018]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【专利附图】
【附图说明】
[0019]图1为本发明的一实施例的一种半导体结构的剖面示意图。
[0020]图2为本发明的另一实施例的一种半导体结构的剖面示意图。
[0021]【主要元件符号说明】
[0022]10:基板100a、100b:半导体结构
[0023]110:栅极120:栅绝缘层
[0024]130:氧化物通道层140:源极
[0025]145:漏极150a、150b:介电堆叠层
[0026]151:接触开口152:第一无机介电层
[0027]154:第二无机介电层156:第三无机介电层
[0028]160:透明导电层C:部分
[0029]T:薄膜晶体管U:短波长光线
【具体实施方式】
[0030]为进 一步阐述本发明为达成预定发明目的所采取的技术手段以及其功效，以下结合附图及较佳实施例，对依据本发明提出的半导体结构的【具体实施方式】、结构、特征及其功效，详细说明如后。
[0031]图1为本发明的一实施例的一种半导体结构的剖面示意图。请参考图1，在本实施例中，半导体结构IOOa包括一栅极110、一栅绝缘层120、一氧化物通道层130、一源极140、一漏极145以及一介电堆叠层150a。
[0032]详细来说，栅极110配置于一基板10上，其中栅极110可以是由金属叠层所构成或是由单层金属层所构成，其材质例如是导电良好的铝、铜等金属。当然，视实际需求，栅极110可以由非金属导电材料所构成，在此并不加以限制。此外，基板10例如是一玻璃基板或一塑胶基板。氧化物通道层130配置于基板10上，且堆叠于栅极110上，其中氧化物通道层130的材质例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZ0)、氧化锌(ZnO)或氧化铟锋(Indium-Zinc Oxide, ΙΖ0)。
[0033]栅绝缘层120配置于栅极110与氧化物通道层130之间。源极140及漏极145皆配置于氧化物通道层130的一侧上，且源极140与漏极145彼此平行配置。氧化物通道层130的一部分C暴露于源极140与漏极145之间。介电堆叠层150a配置于基板10上，且包括多层具有一第一折射率的第一无机介电层152以及多层具有一第二折射率的第二无机介电层154。第一无机介电层152与第二无机介电层154交替堆叠。特别是，至少一第一无机介电层152直接覆盖源极140、漏极145与氧化物通道层130的部分C。第一折射率小于第二折射率。
[0034]更具体来说，在本实施例中，第一无机介电层152具有阻绝水气与氧气的能力，其例如是一氧化硅层，且第一无机介电层152的第一折射率例如是介于1.535至1.56之间。第二无机介电层154具有阻绝水气与氧气的能力，其例如是一氮化硅层，且第二无机介电层154的第二折射率例如是介于1.98至2.08之间。较佳地，第一无机介电层152与第二无机介电层154的堆叠层数至少为五层，如图1所示，三层的第一无机介电层152与二层的第二无机介电层154交替堆叠呈具有五层结构的介电堆叠层150a。此处,介电堆叠层150a可视为一种一维光子晶体结构。此外，本实施例的第一无机介电层152的厚度例如是介于55纳米至85纳米之间，而第二无机介电层154的厚度例如是介于55纳米至85纳米之间。
[0035]再者，本实施例的半导体结构IOOa可更包括一透明导电层160，其中透明导电层160配置于介电堆叠层150a上。在本实施例中，介电堆叠层150a具有一接触开口 151，而透明导电层160通过接触开口 151与漏极145电性连接，其中透明导电层160是直接接触介电堆叠层150a的最外层的第一无机介电层152。当然，介电堆叠层150a的最外层亦可为第二无机介电层154，在此并不加以限制。此处，半导体结构IOOa可视为一种像素结构，而栅极110、栅绝缘层120、氧化物通道层130、源极140及漏极145可构成一薄膜晶体管T。
[0036]由于本实施例的半导体结构IOOa是通过介电堆叠层150a来做为薄膜晶体管T的保护层，其中介电堆叠层150a是由不同折射率且具有阻绝水气与氧气能力的第一无机介电层152及第二无机介电层154交替堆叠所构成,其可视为一种一维光子晶体结构。因此，除了可有效地阻绝氧气与水气进入氧化物通道层130中，以使得半导体结构IOOa具有较佳的稳定度与电性外，亦可选择性反射短波长光线U (如紫外光)，可降低氧化物通道层130因照光所产生的光电流，进而提升半导体结构IOOa的光电特性以及寿命。
[0037]值得一提的是，本发明并不限定介电堆叠层150a的结构型态，虽然此处所提及的介电堆叠层150a具体化为第一无机介电层152与第二无机介电层154依序交替堆叠(alternately stacked)所构成。但，在其他未绘示的实施例中，介电堆叠层150a亦可是由非依序交替堆叠的第一无机介电层152与第二无机介电层154所构成，意即例如是多层堆叠的第一无机介电层152上堆叠一层第二无机介电层154，此仍属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。此外，第一无机介电层152与第二无机介电层154的层数、厚度及排列方式，应视所需反射短波长光线的程度与所需的阻水气及氧气的程度而定，在此并不加以限制。
[0038]图2为本发明的另一实施例的一种半导体结构的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
[0039]请参考图2，本实施例的半导体结构IOOb与前述实施例的半导体结构IOOa主要的差异是在于:本实施例的半导体结构IOOb的介电堆叠层150b更包括多层具有一第三折射率的第三无机介电层156。详细来说,第一无机介电层152、第二无机介电层154以及第三无机介电层156交替配置，且第三无机介电层156具有阻水气及氧气的能力，其例如是一氮氧化娃层，而第三无机介电层156的第三折射率例如是介于1.6至1.64之间。
[0040]由于本实施例的半导体结构IOOb是通过具有阻水气及氧气能力的第一无机介电层152、第二无机介电层154以及第三无机介电层156交替配置所构成的介电堆叠层150b来做为薄膜晶体管T的保护层，因此除了可有效地阻绝氧气与水气进入氧化物通道层130中，以使得半导体结构IOOb具有较佳的稳定度与电性外，亦可选择性反射短波长光线U(如紫外光)，可降低氧化物通道层130因照光所产生的光电流，进而提升半导体结构IOOb的光电特性以及寿命。
[0041]综上所述，本发明的半导体结构具有与源极、漏极及氧化物通道层直接接触的介电堆叠层，因此除了可有效地阻绝氧气与水气进入氧化物通道层中，使得半导体结构具有较佳的稳定度与电性外，亦可选择性反射短波长光线(如紫外光)，以降低氧化物通道层因照光所产生的光电流，进而提升半导体结构的光电特性以及寿命。
[0042]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种半导体结构，其特征在于包括: 一栅极，配置于一基板上； 一氧化物通道层，配置于该基板上，且堆叠于该栅极上； 一栅绝缘层，配置于该栅极与该氧化物通道层之间； 一源极，配置于该氧化物通道层的一侧； 一漏极，配置于该氧化物通道层的该侧，且该源极与该漏极彼此平行配置，其中该氧化物通道层的一部分暴露于该源极与该漏极之间；以及 一介电堆叠层，配置于该基板上，且包括多层具有一第一折射率的第一无机介电层以及多层具有一第二折射率的第二无机介电层，其中上述第一无机介电层与上述第二无机介电层交替堆叠，且至少一该第一无机介电层直接覆盖该源极、该漏极与该氧化物通道层的该部分，而该第一折射率小于该第二折射率。
2.如权利要求1所述的半导体结构，其特征在于其中各该第一无机介电层包括一氧化娃层。
3.如权利要求2所述的半导体结构，其特征在于其中该第一折射率介于1.535至1.56之间。
4.如权利要求1所述的半导体结构，其特征在于其中各该第二无机介电层包括一氮化娃层。
5.如权利要求4所述的半导体结构，其特征在于其中该第二折射率介于1.98至2.08之间。
6.如权利要求1所述的半导体结构，其特征在于其中该介电堆叠层更包括多层具有一第三折射率的第三无机介电层，上述第一无机介电层、上述第二无机介电层以及上述第三无机介电层交替配置。
7.如权利要求6所述的半导体结构，其特征在于其中各该第三无机介电层包括一氮氧化娃层。
8.如权利要求6所述的半导体结构，其特征在于其中该第三折射率介于1.6至1.64之间。
9.如权利要求1所述的半导体结构，其特征在于其中上述第一无机介电层与上述第二无机介电层的堆叠层数至少为五层。
10.如权利要求1所述的半导体结构，其特征在于其中该第一无机介电层的厚度介于55纳米至85纳米之间。
11.如权利要求1所述的半导体结构，其特征在于其中该第二无机介电层的厚度介于55纳米至85纳米之间。
12.如权利要求1所述的半导体结构，其特征在于其中该氧化物通道层的材质包括氧化铟镓锌、氧化锌或氧化铟锌。
13.如权利要求1所述的半导体结构，其特征在于更包括一透明导电层，配置于该介电堆叠层上，其中该介电堆叠层具有一接触开口，该透明导电层通过该接触开口与该漏极电性连接。
【文档编号】H01L29/786GK103579357SQ201310087323
【公开日】2014年2月12日 申请日期:2013年3月11日 优先权日:2012年7月18日
【发明者】余宗玮, 舒芳安, 蔡耀州, 林冠峄 申请人:元太科技工业股份有限公司