注入增强型绝缘栅双极型晶体管的制造方法
【专利摘要】一种注入增强型绝缘栅双极型晶体管的制造方法，提供N型衬底；在N型衬底上形成P型掺杂层；在P型掺杂层上形成硬质层；在P型掺杂层上刻蚀形成延伸至N型衬底的沟槽；在沟槽的侧壁和底部形成N型掺杂层；去除硬质层；对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，P型杂质扩散形成P型基区，N型杂质扩散形成N型缓冲层；在沟槽表面形成栅氧介质层；在形成有栅氧介质层的沟槽中沉积多晶硅层。上述注入增强型绝缘栅双极型晶体管的制造方法中对P型掺杂层和N型掺杂层一起进行推阱，形成P型基区和N型缓冲层，只需要进行一次推阱工艺，相比于传统的注入增强型的绝缘栅双极型晶体管的制造方式，生产周期较短。
【专利说明】注入增强型绝缘栅双极型晶体管的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺【技术领域】，特别是涉及一种注入增强型绝缘栅双极型晶体管的制造方法。
【背景技术】
[0002]目前，注入增强型的绝缘栅双极型晶体管(Insulated Gate BipolarTransistor, IGBT) 一般是通过普注N型杂质来形成缓冲层，再进行推阱，然后进行体区(BODY)注入，再推阱，这样缓冲层的推阱时间比BODY推阱的时间长，从而使N型杂质的结深比BODY深。因此，这种方式的IGBT制造工艺需要在体区(BODY)推阱前增加一次对缓冲层的推阱，通过长时间的推阱使缓冲层的N型杂质分布扩散，使N型杂质的结深大于BODY的结深，BODY下面形成N+，这样才能起到注入增强的作用。但是这种注入增强型的绝缘栅双极型晶体管的制造方式会增加额外的推阱步骤，生产周期较长。
【发明内容】
[0003]基于此，有必要提供一种生产周期较短的注入增强型绝缘栅双极型晶体管的制造方法。
[0004]一种注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤:
[0005]提供N型衬底；
[0006]在所述N型衬底上形成P型掺杂层；
[0007]在所述P型掺杂层上形成硬质层；
[0008]刻蚀所述硬质层形成具有沟槽图案的硬质层；
[0009]在所述P型掺杂层上刻蚀形成沟槽，所述沟槽延伸至所述N型衬底中；
[0010]在所述沟槽的侧壁和底部形成N型掺杂层；
[0011]去除所述具有沟槽图案的硬质层；
[0012]对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱，所述P型杂质扩散形成P型基区，所述N型杂质扩散形成N型缓冲层；
[0013]在所述沟槽表面形成栅氧介质层；
[0014]在形成有所述栅氧介质层的沟槽中沉积多晶硅层。
[0015]在其中一个实施例中，所述P型掺杂层采用离子注入或扩散的方式形成。
[0016]在其中一个实施例中，所述P型掺杂层中P型杂质的浓度为IXlO12离子/cm3?I X 12ci 离子 /cm3。
[0017]在其中一个实施例中，所述在所述沟槽的侧壁和底部形成N型掺杂层的操作中，采用所述硬质层做掩膜；所述N型掺杂层采用扩散工艺形成。
[0018]在其中一个实施例中，所述N型掺杂层中N型杂质的浓度为IXlO12离子/cm3?I X 12ci 离子 /cm3。
[0019]在其中一个实施例中，所述对所述P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱的操作中，所述推阱的温度为1100°c?1280°C。
[0020]在其中一个实施例中，所述对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推讲的操作中，所述推讲的时间为20min?500min。
[0021]在其中一个实施例中，所述在所述沟槽表面形成栅氧介质层的操作如下:
[0022]将所述沟槽表面氧化形成牺牲氧化层；
[0023]刻蚀去除所述牺牲氧化层；
[0024]将所述沟槽表面氧化形成栅氧介质层。
[0025]在其中一个实施例中，所述硬质层的材质为氧化硅或氮化硅。
[0026]一种注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤:
[0027]提供N型衬底；
[0028]在所述N型衬底上形成硬质层；
[0029]刻蚀所述硬质层形成具有沟槽图案的硬质层；
[0030]在所述N型衬底上刻蚀形成沟槽；
[0031]在所述沟槽的侧壁和底部形成N型掺杂层；
[0032]去除所述具有沟槽图案的硬质层；
[0033]在所述沟槽中形成掩膜层，所述掩膜层填满所述沟槽；
[0034]在所述N型衬底上形成有沟槽的表面形成P型掺杂层；
[0035]去除所述掩膜层；
[0036]对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱，所述P型杂质扩散形成P型基区，所述N型杂质扩散形成N型缓冲层；
[0037]在所述沟槽表面形成栅氧介质层；
[0038]在形成有所述栅氧介质层的沟槽中沉积多晶硅层。
[0039]上述注入增强型绝缘栅双极型晶体管的制造方法中对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，形成P型基区和N型缓冲层，只需要进行一次推阱工艺，相比于传统的注入增强型的绝缘栅双极型晶体管的制造方式，生产周期较短。
【专利附图】
【附图说明】
[0040]图1为一实施方式的注入增强型绝缘栅双极型晶体管的制造方法的流程图；
[0041]图2至图11为对应于图1所示的流程过程的结构变化示意图；
[0042]图12为另一实施方式的注入增强型绝缘栅双极型晶体管的制造方法的流程图；
[0043]图13另一实施方式的注入增强型绝缘栅双极型晶体管的制造方法的流程图。
【具体实施方式】
[0044]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
[0045]如图1所示，一实施方式的的注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤:
[0046]S110、提供N型衬底。
[0047]结合图2，N型衬底12的电阻率范围约0.01欧姆.厘米?200欧姆.厘米。在实际应用中，可以根据IGBT产品的要求选择不同电阻率的N型衬底12。N型衬底12厚度范围可以为100 μ m?1000 μ m。
[0048]S115、在N型衬底上形成P型掺杂层。
[0049]参考图2，对N型衬底12进行P型掺杂形成P型掺杂层14。具体的，P型掺杂层14可以采用扩散或者离子注入的方式形成。当然，P型掺杂层14的形成方法不限于此。采用离子注入的方式形成P型掺杂层时，注入的离子可以为硼(B)等。注入的离子的浓度可以为I X 112离子/cm3?I XlO2ci离子/cm3。离子注入的能量可以为20KeV?200KeV。
[0050]S120、在P型掺杂层上形成硬质层。
[0051]结合图3，硬质层20的材质可以为氧化硅或氮化硅。硬质层20的厚度范围可以为500埃?100000埃。在实际应用中，硬质层20的厚度值还可以是其他值。硬质层20覆盖于P型掺杂层14之上。当硬质层20的材质为氧化硅时，可以通过低压S12气相沉积工艺、炉管氧化、快速热退火氧化或原位水蒸气产生氧化等方法形成。当硬质层20的材质为氮化硅时，可以采用化学气相沉积法制备。
[0052]S130、刻蚀硬质层形成具有沟槽图案的硬质层。
[0053]可以采用光刻刻蚀的方法刻蚀硬质层20形成具有沟槽图案的硬质层。
[0054]采用光刻刻蚀的方法刻蚀硬质层20形成具有沟槽图案的硬质层的具体操作为:
[0055]结合图4，首先在硬质层20上形成光刻胶层30。接着，将光刻胶层30置于曝光设备下，用表面具有沟槽图案的掩膜版进行掩膜曝光，使掩膜版上的沟槽图案转移到光刻胶层30上，然后利用显影液去除曝光区域的光刻胶，形成具有沟槽图案的光刻胶层30。结合图5，再以具有沟槽图案的光刻胶层30为掩膜，对硬质层20进行刻蚀形成具有沟槽图案的硬质层20。
[0056]刻胶层30可以采用静态滴注和旋涂工艺形成。
[0057]S140、在P型掺杂层上刻蚀形成沟槽，且沟槽延伸至N型衬底中。
[0058]结合图6和图9，在本实施例中，沟槽40的深度是穿过P型掺杂层14的，其深度大于P型掺杂层14经推阱后形成的P型基区(P-BODY) 60的厚度。沟槽40的深度范围可以为0.5 μ m?15 μ m。在实际应用中，本领域技术人员可以根据具体情况选择沟槽40的深度。
[0059]对硬质层20进行刻蚀形成具有沟槽图案的硬质层20后，在P型掺杂层12上形成沟槽40之前，可以去除光刻胶层30。当然，也可以在P型掺杂层12上形成沟槽40之后，再去除光刻胶层30。去除光刻胶层30可以采用干法去胶工艺或湿法去胶工艺。干法去胶工艺利用等离子体对光刻胶进行轰击，去除光刻胶层30。湿法去胶工艺采用清洗液去除光刻胶层30。该湿法去胶工艺采用的清洗液可以为硫酸和氧化剂的混合液。当然，在其他实施例中，湿法去胶工艺中的洗液也可以是其他物质的混合物。应当注意的是，本领域技术人员可以根据实际情况，选择性的采用干法去胶工艺或湿法去胶工艺去除光刻胶层30。
[0060]S150、在沟槽的侧壁和底部形成N型掺杂层。
[0061]请参考图7，在本实施例中，以具有沟槽图案的硬质层20为掩膜，采用扩散工艺在沟槽40的侧壁和底部形成N型掺杂层50。
[0062]扩散工艺的温度为800°C?1250°C，扩散工艺的时间为1min?300min。扩散的杂质源为N型杂质，例如B203、POCl3或PH3等。在本实施方式中，杂质源为P0C13。N型掺杂层50中N型杂质的浓度为I X 112离子/cm3?I X 120离子/cm3。可以根据器件的具体要求，在生长过程中对扩散的杂质的种类和浓度进行相应的控制。N型掺杂层50的厚度为0.5 μ m ?20 μ m。
[0063]S160、去除具有沟槽图案的硬质层。
[0064]硬质层20为氧化物时，可以采用等离子体刻蚀技术或缓冲氧化物刻蚀技术，将覆盖在P型掺杂层14上的硬质层20去除，去除硬质层20后的结构如图8所示。缓冲氧化物刻蚀技术可以采用氢氟酸(49%)、水和氟化铵混合液对硬质层20进行清洗。在实际应用中，可以调节氢氟酸和氟化铵的浓度对去除硬质层20的速率进行调节。
[0065]硬质层20为氮化物时，可以采用湿法刻蚀去除硬质层20。
[0066]S170、对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，P型杂质扩散形成P型基区，N型杂质扩散形成N型缓冲层。
[0067]结合图9，推阱可以使注入的N型杂质和P型杂质穿过N型衬底12的硅晶体，在N型衬底12中形成期望的结深，形成P型基区60和N型缓冲层70。本实施例中，推阱的温度可以为1100°C?1280°C，推阱的时间可以为20min?500min。在实际应用中，可以根据器件的具体要求对推阱的温度和时间进行调节。
[0068]S180、在沟槽表面形成栅氧介质层。
[0069]在沟槽40表面形成栅氧介质层的操作如下:
[0070]首先，将沟槽40表面氧化形成牺牲氧化层(图未示)。然后，刻蚀去除牺牲氧化层(图未示)。接着，将沟槽40表面氧化形成栅氧介质层80，形成栅氧介质层80后的结构如图10所示。
[0071]由于在沟槽的刻蚀过程中不可避免地会在沟槽40表面形成较多的缺陷，会影响栅氧介质层80的质量。因此，通过将沟槽40表面先氧化形成牺牲氧化层，再通过刻蚀去除牺牲氧化层后，再氧化形成栅氧介质层80，有利于提高栅氧介质层40的均匀性和材质的单一性，提高栅氧介质层的质量。
[0072]牺牲氧化层可以采用干法氧化法或者湿法氧化法形成。
[0073]牺牲氧化层的去除可以采用湿法刻蚀法。
[0074]栅氧介质层80可以采用干法氧化法形成。栅氧介质层80的氧化方法不是限制性的。本领域技术人员可以根据栅氧介质层80的质量要求选择合适的氧化方法。栅氧介质层80的厚度范围可以为100埃?5000埃，例如1000埃。
[0075]S190、在形成有栅氧介质层的沟槽中沉积多晶硅层。
[0076]在形成栅氧介质层80的沟槽中沉积多晶硅层90并回刻后的结构如图11所示。多晶硅层可以采用化学气相沉积、物理气相沉积或者其他方式形成。在实际应用中，可以根据需要选择合适的沉积方式。在本实施例中，多晶硅层90可以采用干法刻蚀进行多晶硅层回亥Ij，将多余沉积物去除。
[0077]将多晶硅层90进行后续处理形成栅极，接着对S190得到的器件进行正面工艺和减薄、背面注入、退火、背金等工艺形成发射极电极和集电极电极，得到注入增强型绝缘栅双极型晶体管。将多晶硅层90进行后续处理形成栅极、正面工艺和减薄、背面注入、退火、背金等工艺都可以采用本领域的常规技术手段，在此不做限定。
[0078]上述注入增强型绝缘栅双极型晶体管的制造方法仅针对的是先在N型衬底的表面形成P型掺杂层，接着进行沟槽刻蚀，再通过扩散工艺形成N型掺杂层，再将P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱的作业方式。当然，将N型衬底先进行沟槽刻蚀再在N型衬底的表面形成P型掺杂层，再通过扩散工艺形成N型掺杂层，再将P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱也是可行的。
[0079]如图12所示，另一实施方式的注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤:
[0080]S210、提供N型衬底。
[0081]S210中的N型衬底和SllO中的N型衬底相同。
[0082]S215、在N型衬底上形成硬质层。
[0083]S215中的硬质层以及形成硬质层的工艺和S120中的硬质层以及形成硬质层的工艺相同。
[0084]S220、刻蚀硬质层形成具有沟槽图案的硬质层。
[0085]S220中刻蚀硬质层形成具有沟槽图案的硬质层的工艺和S130中刻蚀硬质层形成具有沟槽图案的硬质层的工艺相同。
[0086]S225、在N型衬底上刻蚀形成沟槽。
[0087]S225中形成的沟槽和S140中形成的沟槽相同。
[0088]S230、在沟槽的侧壁和底部形成N型掺杂层。
[0089]在本实施例中，以步骤S220中形成的具有沟槽图案的硬质层为掩膜，采用扩散工艺在沟槽的侧壁和底部形成N型掺杂层。S230中扩散工艺和S150中扩散工艺相同。
[0090]S235、去除具有沟槽图案的硬质层。
[0091]S235中去除具有沟槽图案的硬质层的工艺和S160中去除具有沟槽图案的硬质层的工艺相同。
[0092]S240、在沟槽中形成掩膜层，掩膜层填满沟槽。
[0093]在本实施方式中，掩膜层的材质可以为光刻胶。当掩膜层的材质为光刻胶时，可以在N型衬底的表面采用静态滴注或旋涂工艺形成光刻胶层，光刻胶填满沟槽，接着去除未形成有沟槽的N型衬底的表面的光刻胶，保留沟槽中的光刻胶形成掩膜层。
[0094]S250、在N型衬底上形成有沟槽的表面形成P型掺杂层。
[0095]在本实施例中，采用离子注入的方式形成P型掺杂层。离子注入的工艺和S115相同。
[0096]S260、去除掩膜层。
[0097]掩膜层的材质为光刻胶时，去除掩膜层可以采用干法去胶工艺或湿法去胶工艺。干法去胶工艺利用等离子体对光刻胶进行轰击，去除掩膜层。湿法去胶工艺采用清洗液去除掩膜层。该湿法去胶工艺采用的清洗液可以为硫酸和氧化剂的混合液。
[0098]S270、对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，P型杂质扩散形成P型基区，N型杂质扩散形成N型缓冲层。
[0099]S270和S170的操作相同。
[0100]S280、在沟槽表面形成栅氧介质层。
[0101]S280和S180的操作相同。
[0102]S290、在形成有栅氧介质层的沟槽中沉积多晶硅层。
[0103]S290和S190的操作相同。将多晶硅层进行后续处理形成栅极，接着对S290得到的器件进行正面工艺和减薄、背面注入、退火、背金等工艺形成发射极电极和集电极电极，得到注入增强型绝缘栅双极型晶体管。将多晶硅层进行后续处理形成栅极、正面工艺和减薄、背面注入、退火、背金等工艺都可以采用本领域的常规技术手段，在此不做限定。
[0104]如图13所示，另一实施方式的注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤:
[0105]S310、提供N型衬底。
[0106]S310中的N型衬底和SllO中的N型衬底相同。
[0107]S315、在N型衬底上形成硬质层。
[0108]S315中的硬质层以及形成硬质层的工艺和S120中的硬质层以及形成硬质层的工艺相同。
[0109]S320、刻蚀硬质层形成具有沟槽图案的硬质层。
[0110]S320中刻蚀硬质层形成具有沟槽图案的硬质层的工艺和S130中刻蚀硬质层形成具有沟槽图案的硬质层的工艺相同。
[0111]S325、在N型衬底上刻蚀形成沟槽。
[0112]S325中形成的沟槽和S140中形成的沟槽相同。
[0113]S330、去除具有沟槽图案的硬质层。
[0114]S330中去除具有沟槽图案的硬质层的工艺和S160中去除具有沟槽图案的硬质层的工艺相同。
[0115]S335、在沟槽中形成掩膜层，掩膜层填满沟槽。
[0116]在本实施方式中，掩膜层的材质可以为光刻胶。当掩膜层的材质为光刻胶时，可以在N型衬底的表面采用静态滴注或旋涂工艺形成光刻胶层，光刻胶填满沟槽，接着去除未形成有沟槽的N型衬底的表面的光刻胶，保留沟槽中的光刻胶形成掩膜层。
[0117]S340、在N型衬底上形成有沟槽的表面形成P型掺杂层。
[0118]在本实施例中，采用离子注入的方式形成P型掺杂层。离子注入的工艺和S115相同。
[0119]S350、去除掩膜层。
[0120]掩膜层的材质为光刻胶时，去除掩膜层可以采用干法去胶工艺或湿法去胶工艺。干法去胶工艺利用等离子体对光刻胶进行轰击，去除掩膜层。湿法去胶工艺采用清洗液去除掩膜层。该湿法去胶工艺采用的清洗液可以为硫酸和氧化剂的混合液。
[0121]S360、在沟槽的侧壁和底部形成N型掺杂层。
[0122]采用扩散工艺在沟槽的侧壁和底部形成N型掺杂层。S360中扩散工艺和S150中扩散工艺相同。
[0123]S370、对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，P型杂质扩散形成P型基区，N型杂质扩散形成N型缓冲层。
[0124]S370和S170的操作相同。
[0125]S380、在沟槽表面形成栅氧介质层。
[0126]S380和S180的操作相同。
[0127]S390、在形成有栅氧介质层的沟槽中沉积多晶硅层。
[0128]S390和S190的操作相同。将多晶硅层进行后续处理形成栅极，接着对S390得到的器件进行正面工艺和减薄、背面注入、退火、背金等工艺形成发射极电极和集电极电极，得到注入增强型绝缘栅双极型晶体管。将多晶硅层进行后续处理形成栅极、正面工艺和减薄、背面注入、退火、背金等工艺都可以采用本领域的常规技术手段，在此不做限定。
[0129]上述注入增强型绝缘栅双极型晶体管的制造方法中对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，形成P型基区和N型缓冲层，只需要进行一次推阱工艺，相比于传统的注入增强型的绝缘栅双极型晶体管的制造方式，生产周期较短。相比于传统的注入增强型的绝缘栅双极型晶体管的制造方式，缓冲层和body注入的位置相同，进行两次推阱，导致body扩散时，P型杂质与N型杂质补偿，使得基区的电阻会增大。上述注入增强型绝缘栅双极型晶体管的制造方法，P型掺杂层和N型掺杂层的位置不同，对P型掺杂层和N型掺杂层一起进行推阱，不会导致P型杂质与N型杂质补偿。
[0130]采用上述注入增强型绝缘栅双极型晶体管的制造方法制备的器件，可以优化器件的性能，如饱和压降(VDSON)等。
[0131]以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
【权利要求】
1.一种注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，包括以下步骤: 提供N型衬底； 在所述N型衬底上形成P型掺杂层； 在所述P型掺杂层上形成硬质层； 刻蚀所述硬质层形成具有沟槽图案的硬质层； 在所述P型掺杂层上刻蚀形成沟槽，所述沟槽延伸至所述N型衬底中； 在所述沟槽的侧壁和底部形成N型掺杂层； 去除所述具有沟槽图案的硬质层； 对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱，所述P型杂质扩散形成P型基区，所述N型杂质扩散形成N型缓冲层； 在所述沟槽表面形成栅氧介质层； 在形成有所述栅氧介质层的沟槽中沉积多晶硅层。
2.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述P型掺杂层采用离子注入或扩散的方式形成。
3.根据权利要求2所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述P型掺杂层中P型杂质的浓度为1 X 1012离子/cm3?1 X 1020离子/cm3。
4.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述在所述沟槽的侧壁和底部形成N型掺杂层的操作中，采用所述硬质层做掩膜；所述N型掺杂层采用扩散工艺形成。
5.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述N型掺杂层中N型杂质的浓度为1 X 1012离子/cm3?1 X 1020离子/cm3。
6.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述对所述P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱的操作中，所述推阱的温度为1100°C?1280°C。
7.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱的操作中，所述推讲的时间为20min?500min。
8.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述在所述沟槽表面形成栅氧介质层的操作如下: 将所述沟槽表面氧化形成牺牲氧化层； 刻蚀去除所述牺牲氧化层； 将所述沟槽表面氧化形成栅氧介质层。
9.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述硬质层的材质为氧化硅或氮化硅。
10.一种注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，包括以下步骤: 提供N型衬底； 在所述N型衬底上形成硬质层； 刻蚀所述硬质层形成具有沟槽图案的硬质层； 在所述N型衬底上刻蚀形成沟槽； 在所述沟槽的侧壁和底部形成N型掺杂层； 去除所述具有沟槽图案的硬质层； 在所述沟槽中形成掩膜层，所述掩膜层填满所述沟槽； 在所述N型衬底上形成有沟槽的表面形成P型掺杂层； 去除所述掩膜层； 对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱，所述P型杂质扩散形成P型基区，所述N型杂质扩散形成N型缓冲层； 在所述沟槽表面形成栅氧介质层； 在形成有所述栅氧介质层的沟槽中沉积多晶硅层。
【文档编号】H01L21/265GK104347397SQ201310312223
【公开日】2015年2月11日 申请日期:2013年7月23日 优先权日:2013年7月23日
【发明者】王万礼, 邓小社, 王根毅, 黄璇 申请人:无锡华润上华半导体有限公司