半导体装置制造方法
【专利摘要】本发明提供一种具有高可靠性的半导体装置。半导体装置具有：元件区域，形成半导体元件；以及周边区域，夹着所述元件区域。周边区域具有第1绝缘层、第2绝缘层、场板电极、以及第1层。第1绝缘层从半导体层的第1位置到位于第1位置上方的第2位置被形成为筒状。第2绝缘层形成为从半导体层的第2位置到位于第2位置上方的第3位置，并且形成为比第1绝缘层薄且具有比第1绝缘层的内径大的内径的筒状。场板电极设置于第1绝缘层以及第2绝缘层的内侧，在上部具有凹部。第1层设置于凹部，由与场板电极不同的材料构成。
【专利说明】半导体装置
[0001]关联申请
[0002]本申请要求以日本专利申请第2013-61334号(申请日:2013年3月25日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
【技术领域】
[0003]本实施方式涉及半导体装置。
【背景技术】
[0004]由于近年的高效率、节能技术的要求，在MOSFET (MetalOxide SemicoductorField Effect Transistor:金属氧化物半导体场效应晶体管)中越发需要小型化、高耐压化、低导通电阻化、低容量化。为了满足这些要求，正在关注在沟槽构造内埋置由多晶硅组成的场板(field plate)电极的技术。例如，“T0BUM0S(Tunable Oxide Bypass U-MOSFET)既能高耐压又能够提供低导通电阻。
[0005]在此，为了在电极中使用沟槽构造内的多晶硅，需要添加高浓度的杂质。因此，通Sh3POCI气氛中的热处理在多晶娃中导入磷原子。然而，由于通过该处理一般会在多晶娃内导入过量的磷原子，所以发生体积膨胀。由于该体积膨胀，所以在与场板电极邻接的各层施加高应力，在这些层发生转移。另外，由于体积膨胀，所以场板电极的上表面突出，其上层与场板电极的接触面积不恒定。
【发明内容】
[0006]本实施方式提供一种具有高可靠性的半导体装置。
[0007]—个方式所涉及的半导体装置具有形成半导体元件的元件区域以及夹着所述元件区域的周边区域。周边区域具有:第I绝缘层、第2绝缘层、场板电极、以及第I层。第I绝缘层从半导体层的第I位置开始到位于第I位置上方的第2位置为止被形成为筒状。第2绝缘层形成为从半导体层的第2位置开始到位于第2位置上方的第3位置为止，并且形成为比第I绝缘层薄且具有比第I绝缘层的内径大的内径的筒状。场板电极设置于第I绝缘层以及第2绝缘层的内侧，在上部具有凹部。第I层设置于凹部，由与所述场板电极不同的材料构成。
【专利附图】
【附图说明】
[0008]图1A是表示实施方式所涉及的半导体装置的剖视图。
[0009]图1B是图1A所示元件区域10的放大剖视图。
[0010]图2A是表示实施方式所涉及的半导体装置的击穿电压和绝缘层21的膜厚的图。
[0011]图2B是表示实施方式所涉及的半导体装置的击穿电压和沟槽T2的深度的图。
[0012]图3是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0013]图4是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0014]图5是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0015]图6是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0016]图7是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0017]图8是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0018]图9是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0019]图10是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0020]图11是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0021]图12是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0022]图13是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0023]图14是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0024]图15是表示实施方式所涉及的半导体装置的制造工序的剖视图。
[0025]图16是表示实施方式所涉及的半导体装置的制造工序的剖视图。
【具体实施方式】
[0026]下面，参照图1A以及图1B，关于实施方式所涉及的半导体装置进行说明。图1A表示实施方式所涉及的半导体装置的剖视图。图1B是图1A所示元件区域10的放大剖视图。第I实施方式所涉及的半导体装置如图1A所示，由用于形成MOSFET的元件区域10，以及以夹着元件区域10的方式邻接设置并且缓和电场集中的一对周边区域所构成。
[0027]接着，关于元件区域10进行详细说明。元件区域10如图1A以及图1B所示，具有漏极电极11、η+型的半导体基板12、以及η型的外延层13。需要说明的是，在本实施方式中，η+型具有比η型高的杂质浓度。
[0028]半导体基板12设置于漏极电极11之上，外延层13设置于半导体基板12之上。外延层13的功能是作为MOSFET的漏极。例如，半导体基板12中的砷(As)的浓度是2XE19cm_3，外延层13中的As的浓度是I XE16cm_3。例如，外延层13的膜厚是15μπι。
[0029]进一步,元件区域10如图1A以及图1B所示,具有ρ型的基极(base)区域14、η型的源极区域15、栅极绝缘膜16、栅极电极17、以及源极电极18。
[0030]基极区域14作为MOSFET的主体(沟道)而发挥作用。基极区域14被形成在外延层13的上表面。源极区域15作为MOSFET的源极而发挥作用。源极区域15被形成在基极区域14的上表面。
[0031]栅极电极17作为MOSFET的栅极而发挥作用。栅极绝缘膜16以及栅极电极17被设置在沟槽Tl内。沟槽Tl以挖入外延层13的方式被形成。栅极绝缘膜16在沟槽Tl的底面以及侧面上具有规定的厚度地形成。栅极电极17通过栅极绝缘膜16埋入到沟槽Tl。栅极电极17被一对源极区域15以及一对基极区域14所夹。源极电极18与源极区域15的上表面接触。
[0032]接着，关于周边区域20进行说明。周边区域20如图1A所示，具有从元件区域10延伸的漏极电极11、半导体基板12、以及外延层13。在周边区域20上，设置有以挖入外延层13以及基极区域14的方式所形成的沟槽Τ2。例如，沟槽Τ2的宽为4 μ m。
[0033]进一步，周边区域20如图1A所示，在沟槽T2内具有绝缘层21、22、场板电极23、以及绝缘层24。
[0034]绝缘层21从沟槽T2的底部(位置Pl)到位于其底部上方的位置P2沿沟槽T2的侧面而形成。具体地，绝缘层21从外延层13的位置Pl到位置P2形成为筒状。绝缘层22从位置P2到位于其位置P2上方的位置P3沿沟槽T2的侧面而形成。具体地，绝缘层22从外延层13的位置P2到位置P3形成为筒状。而且，绝缘层22的厚度比绝缘层21的厚度薄。另外,绝缘层22的内径比绝缘层21的内径大。位置P2位于例如沟槽T2的1/4?1/2的深度。绝缘层21、22由例如氧化硅所构成。例如，绝缘层21的膜厚是1.8 μ m，绝缘层22的膜厚是0.5 μ m。即，在沟槽T2的下部中的绝缘层21的膜厚比在沟槽T2的上部中的绝缘层22的膜厚要厚。
[0035]场板电极23如图1A所示，剖视表示时形成为“Y”字形。换言之，绝缘层21比绝缘层22厚，绝缘层22的内径比绝缘层21的内径大。因此，场板电极23形成为“Y”字形。场板电极23通过厚度不同的绝缘层21、22与沟槽T2接触。场板电极23设置于绝缘层21、22的内侧，上部具有凹部23a。场板电极23由含有磷原子的多晶娃所构成。例如,场板电极23的膜厚为0.5 μ m。
[0036]绝缘层24设置于凹部23a。例如，绝缘层24由氧化硅所构成。
[0037]另外，周边区域20具有从元件区域10延伸的源极电极18。在周边区域20中，源极电极18覆盖沟槽T2。源极电极18与绝缘层22、24以及场板电极23的上表面接触。
[0038]接着，参照图2A，关于半导体装置的击穿电压与绝缘层21的膜厚进行说明。图2A的横轴表示半导体装置的击穿电压，图2A的纵轴表示绝缘层21的膜厚。如图2A所示，如果加厚绝缘层21的膜厚，则在沟槽底部成为最大的电场集中得以缓和，半导体装置的击穿电压上升。例如，如果绝缘层21的厚度为1.8 μ m左右，则击穿电压为250V左右。
[0039]接着，参照图2B，关于半导体装置的击穿电压与沟槽T2的深度进行说明。图2B的横轴表示半导体装置的击穿电压，图2B的纵轴表示沟槽T2的深度。如图2B，如果加深沟槽T2的深度，则电场集中得以缓和，半导体装置的击穿电压上升。
[0040]接着，参照图3?图16，关于实施方式所涉及的半导体装置的制造方法进行说明。
[0041]首先，如图3所示，在半导体基板12上使外延层13生长。接着，如图4所示，具有规定间距(pitch)地在外延层13上形成沟槽T2。在形成沟槽T2时，将在外延层13上形成了的绝缘层31作为掩模使用。
[0042]随后，如图5所示，以覆盖沟槽T2的方式形成绝缘层21。绝缘层21形成为与沟槽T2的侧面以及底面接触的筒状。例如，绝缘层21的膜厚为1.8μπι。接着，如图6所示，以覆盖绝缘层21的上表面的方式形成保护层(resist) 32。随后，如图7所示，到沟槽T2的1/4?1/2的深度为止去除保护层32。
[0043]接着，如图8所示，将保护层32作为掩模使用，去除绝缘层21的上部。随后，如图9所示，用硫酸和过氧化氢溶液去除保护层32。
[0044]接着，如图10所示，以与绝缘层21的上表面接触的方式形成绝缘层22。绝缘层22形成为与沟槽T2的侧面接触的筒状。另外，绝缘层22形成为比绝缘层21薄。例如，绝缘层22的膜厚为0.5 μ m。
[0045]随后，如图11所示，以覆盖绝缘层21、22的上表面的方式形成场板电极23。具体地，使多晶硅堆积后，通过在POCl3气氛中使磷原子在多晶硅中扩散，来形成场板电极23。在此，由场板电极23完全掩埋绝缘层21的内侧，另一方面不完全掩埋绝缘层22的内侧，场板电极23在其上部具有凹部23a。
[0046]接着，如图12所示，将场板电极23到规定深度为止去除之后，在凹部23a内形成绝缘层24。随后，如图13所示，在沟槽T2所夹着的区域，蚀刻外延层13而形成沟槽Tl。在沟槽Tl内，隔着栅极绝缘层16形成栅极电极17。
[0047]接着，如图14所示，在沟槽Tl与沟槽T2所夹着的外延层13的上表面离子注入硼(B)，形成基极区域14。随后，如图15所示，在基极区域14 (外延层13)的上表面离子注入了磷后，进行热处理。通过这些工序，在基极区域14的上表面形成源极区域15。
[0048]接着，如图16所示，蚀刻绝缘层22、24以及场板电极23到规定深度，在源极区域15以及栅极电极17之上形成保护层33。而且，在经由保护层33离子注入了硼(B)后，进行热处理。通过这些工序，基极区域14延伸到比栅极电极17的下表面深的位置。在此，场板电极23的上表面是露出的，能够注入硼离子。然而，因为场板电极23通过图11所示的工序充分地包含磷离子，所以保持低电阻。
[0049]图16所示的工序之后，去除保护层33，形成漏极电极11以及源极电极18。经过上面的工序，制造图1所示的半导体装置。
[0050]以上，在第I的实施方式中，通过从源极电极19施加了电压的场板电极23,MOSFET具有低导通电阻。而且，因为在电场集中变大的沟槽T2的底部绝缘层21比绝缘层22厚，所以半导体装置具有高耐压性。
[0051]在此，考虑场板电极23不是“Y”字形，具有沟槽T2的整体通过场板电极23而被埋入的形状的比较例。在该比较例中，构成场板电极23的多晶硅由于磷原子的注入而膨胀。由于该体积膨胀，所以对与场板电极23邻接的绝缘层21、22以及外延层13施加高应力，在这些层发生转移。另外，场板电极23的上表面突出，源极电极18与场板电极23的接触面积不恒定。
[0052]所以，在本实施方式中，场板电极23形成为“Y”字形，在上部具有凹部23a。而且，绝缘层24设置于场板电极23的凹部23a。因此，与上述比较例比较，在绝缘层21、22以及外延层13上没有施加应力，能够抑制转移等的发生。另外，与上述比较例比较，能够抑制场板电极23的上表面的突出，使源极电极18与场板电极23的接触面积恒定。从而，具有高可靠性。进一步，由于在场板电极23的正上方，场板电极23与源极电极18连接，所以不需要设置用于连接场板电极23与源极电极18的引出布线，能够缩小占用面积。
[0053]对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并没有意图限定发明的范围。这些实施方式可以以其他各种方式进行实施，在不超出发明主旨的范围内，可进行各种省略、调换以及变更。这些实施方式及其变形与包括在发明的范围和主旨内，同样，也包括在权利要求所记载的发明和与其等同的范围内。
[0054]例如，在元件区域10中，也可以设置除MOSFET以外的IGBT等。另外，代替绝缘层24，也可以在凹部23a形成金属层。
【权利要求】
1.一种半导体装置，其特征在于， 具备形成半导体元件的元件区域以及夹着所述元件区域的周边区域， 所述周边区域具备: 从半导体层的第I位置开始到位于所述第I位置上方的第2位置为止形成的筒状的第I绝缘层； 从所述半导体层的所述第2位置开始到位于所述第2位置上方的第3位置为止形成的筒状的第2绝缘层，并且该第2绝缘层比所述第I绝缘层薄且具有比所述第I绝缘层的内径大的内径； 设置于所述第I绝缘层以及所述第2绝缘层的内侧，在上部具有凹部的场板电极；以及 设置于所述凹部，由与所述场板电极不同的材料构成的第I层。
2.如权利要求1所述的半导体装置，其特征在于， 所述场板电极由多晶硅构成。
3.如权利要求1或2所述的半导体装置，其特征在于， 所述第I层由绝缘物构成。
4.如权利要求1或2所述的半导体装置，其特征在于， 所述第I层由金属构成。
5.如权利要求1或2所述的半导体装置，其特征在于， 所述半导体元件是金属氧化物半导体场效应晶体管MOSFET。
【文档编号】H01L29/78GK104078503SQ201310322233
【公开日】2014年10月1日 申请日期:2013年7月29日 优先权日:2013年3月25日
【发明者】野津哲郎 申请人:株式会社东芝