一种绝缘栅双极性晶体管的制造方法
【专利摘要】本发明公开了一种绝缘栅双极性晶体管的制造方法，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第一主面形成第二导电类型的场终止层；在所述场终止层上生长氧化层；去除所述场终止层上的氧化层；在去除所述氧化层后的所述场终止层上形成外延层；在所述外延层上继续制造所述绝缘栅双极性晶体管。本发明在常规制作绝缘栅双极性晶体管之前尽可能降低外延前衬底材料的表面缺陷，增加外延层质量进而提高整个绝缘栅双极性晶体管的质量。
【专利说明】一种绝缘栅双极性晶体管的制造方法
【技术领域】
[0001]本发明属于功率半导体器件【技术领域】，涉及绝缘栅双极性晶体管（Insulated GateBipolarTransistor,简称IGBT)，尤其是通过外延工艺制作场终止型绝缘栅双极性 晶体管（FieldStopInsulatedGateBipolarTransistor，简称FS-IGBT)的制备方法。
【背景技术】
[0002] 集成电路的快速发展，对衬底材料的质量提出了更严格的要求。对于一般低压 IGBT，特别是600V左右使用外延工艺完成的FS-IGBT来说，技术的难点是厚度和电阻率一 致性问题。电阻率均匀性差主要原因是硼、砷杂质的自掺杂。N型杂质(砷或磷)的自掺杂可 采用低压外延技术来实现。只不过低压外延生长的硅片有很大的温度梯度，这将导致较多 的层错和位错，而大的层错密度和位错密度会给器件电参数和成品率带来致命的危害。同 时，一些研究表明对掺硼的P/P+(或埋层）外延，在低压条件下的自掺杂效应反而比常压下 的大，所以对常用的P型衬底，由于外延前存在注入和衬底材料表面缺陷较多，导致外延层 缺陷较多，外延质量较差，使得产品性能存在问题。
[0003] 现有低压IGBT外延FS工艺中，先形成IGBT的FS区域，然后在此材料上生长需 要厚度和电阻率的外延层，这种制作工艺存在由于外延前存在注入和衬底材料表面缺陷较 多，导致外延层缺陷较多，外延质量较差，使得产品性能存在问题等明显的缺陷：首先，外延 工艺中反应气体穿越衬底表面的时候它的浓度是不断降低的，因为它在穿越衬底表面的同 时也在与硅衬底发生反应；其次，硅外延生长速度随着反应气体中硅源浓度的变化而变化， 娃源浓度大时外延生长速度较快，反之，娃源浓度小的时候娃外延生长速度较慢；再者，掺 杂剂浓度随着外延层中杂质浓度的变化而变化，当掺杂剂浓度增大时，外延层中的杂质浓 度将增大，外延层的电阻率将变小，击穿电压降低，反之，当掺杂剂浓度变小时，外延层中杂 质浓度也减小，相应的外延层的电阻率将增大，击穿电压变大。（事实上反应速度的快慢不 是简单的依赖于反应剂的浓度高低，只是一般情况下，我们认同这种正比关系）。如上所述 反应气体中硅源浓度是不断降低的，那么，与它成正比关系的硅外延的生长速度也是不断 降低的，进而使得外延层厚度和电阻率的均匀性和一致性变差。在较小的衬底尺寸进行外 延生长时，能够接受这种因为反应速度造成的外延层参数变差；但是当衬底直径变大，由 于衬底材料表面缺陷较多，导致这种差异也变得更大，这已经超出了生产的容许范围。
【发明内容】
[0004] 本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施 例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部 分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
[0005] 鉴于上述和/或现有IGBT的制造方法中存在的问题，提出了本发明。
[0006] 因此，本发明一个目的是提出一种IGBT的制造方法，该方法能够有效的降低外延 前衬底材料的表面确认，增加外延层质量。
[0007] 为解决上述技术问题，本发明提供了如下技术方案：一种绝缘栅双极性晶体管的 制造方法，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所 述半导体衬底的第一主面形成第二导电类型的场终止层；在所述场终止层上生长氧化层； 去除所述场终止层上的氧化层；在去除所述氧化层后的所述场终止层上形成外延层；在所 述外延层上继续制造所述绝缘栅双极性晶体管。
[0008] 作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：所述第 一导电类型的半导体衬底为P型衬底材料。
[0009] 作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：所述氧 化层的厚度为100Λ?2500()八,.，
[0010] 作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：在800 摄氏度?Iioo摄氏度的干氧/氢氧氧化/水汽氧化环境中对形成有所述场终止层上的半 导体衬底进行氧化以得到所述氧化层。
[0011] 作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：在所述 场终止层上生长所述氧化层时，同时也在所述半导体衬底的第二主面上形成有氧化层，所 述制造方法还包括：去除所述半导体衬底的第二主面上形成的氧化层。
[0012] 作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：采用湿 法腐蚀工艺或者湿法腐蚀与干法腐蚀相结合的工艺去除所述场终止层上的氧化层。
[0013] 作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：通过N 型杂质表面注入和高温推阱的工艺在所述半导体衬底的第一主面形成场终止层。
[0014] 作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：Ν型杂 质的注入剂量为5E12/cm2?lE15/cm2,能量为30KeV?200KeV。。
[0015] 本发明通过实践中低压IGBT外延FS工艺中由于注入和高温过程导致衬底材料的 表面缺陷较多，导致在此衬底材料上进行的外延层缺陷增多，质量下降，降低了在此外延上 工艺的器件的性能等问题，提供了一种IGBT的制造方法，该方法在常规制作绝缘栅双极性 晶体管之前尽可能降低外延前衬底材料的表面缺陷，增加外延层质量进而提高整个绝缘栅 双极性晶体管的质量。
【专利附图】
【附图说明】
[0016] 图1是根据本发明第一实施方式制作FS-IGBT的方法流程图；
[0017] 图2?图6是根据本发明第一实施方式中的制作IGBT前的工艺方法过程示意图。
【具体实施方式】
[0018] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。
[0019] 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以 采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的 情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0020] 其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应 限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0021] 正如【背景技术】部分所述，现有技术IGBT外延FS工艺，其外延生长阶段包括：一、 初始的生长阶段，气相反应中生成的硅单晶淀积在清洁的硅衬底上，该单晶层的质量将直 接影响整个外延层缺陷密度。表面质量好，缺陷密度小；反之，缺陷密度大。在这个阶段， 硅源浓度、掺杂剂浓度和反应速度都处于一个爬升过程；二、稳定生长过程，该过程占了硅 外延有效时间中的绝大部分，外延层所需要生长的大部分厚度在此阶段形成，此过程反应 速度与气氛相对稳定，硅单晶淀积速度可控；三、反应结束阶段，停止输送反应气体，反应腔 内各种反应气体的浓度急速下降，处于一个回落的过程。随着技术的进步，用于外延衬底直 径越来越大，6英寸衬底直径是Φ4"衬底的1. 5倍，面积是其2. 25倍；8英寸衬底直径是 4英寸衬底的2倍，面积是其4倍。这种情况下，由于外延前存在注入和衬底材料表面缺陷 较多，导致外延层缺陷较多，外延质量较差，使得产品性能存在问题，这种情况下，对外延层 关键参数电阻率和厚度的控制将变得更加困难。为使本发明的目的、技术方案和优点更加 清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
[0022] 本发明第一实施方式以P型衬底为半导体衬底，涉及一种制作FS-IGBT器件的方 法，具体流程如图1所示。
[0023] 在介绍本发明中的IGBT的制造方法之前，需要进行如下说明。本文中涉及到两种 导电类型，分别为第一导电类型和第二导电类型。在第一导电类型为P型时，第二导电类型 为N型；在第一导电类型为N型时，第二导电类型为P型。下文都以第一导电类型为P型， 第二导电类型为N型为例进行介绍，但这不能被理解为一种限制。IGBT的发射极和栅极所 在的面通常被理解为第一主面，而IGBT的集电极所在的面通常被理解第二主面。
[0024] 在步骤一 100中，其实是在制作P型衬底材料。在本实施方式中，制备好P型衬底 材料，衬底材料厚度与外延厚度有关，两者之和为正常流通硅片厚度。
[0025] 具体地说，该P型衬底材料101也是IGBT的背面P+集电极区，选择其电阻率为 0. 001Q*cm?100Q*cm，在本实施例中，P型衬底材料101其材料厚度与外延厚度两者之 和可以为625μπι?725μπι，如图2所示。
[0026] 步骤二200,本实施例中形成场终止层201所采用的方法如下，参见图3,在衬底 材料的正面光刻出图形，采用离子注入N型离子，例如磷、砷、锑、硫或硒，注入剂量为5Ε11/ cm2?lE15/cm2,能量为30KeV?200KeV，并在高温下推阱。调节温度和时间，使N型杂质 扩散到所需厚度，同时也完成杂质激活。例如，选择退火温度为1150°C?1250°C，时间5小 时?20小时，可形成15um?30um的场终止层201。
[0027] 步骤三300,放入炉管中进行热氧化生长，如图4所示，在800°C?1000°C的条件 下，采用干氧氧化工艺，利用硅的横向氧化所形成氧化层301 ;同时，在P型衬底材料101的 表面的Si-SiO2交界面形成较厚的二氧化硅层，厚度为100人?25000人。干氧生长的氧化 膜表面干燥、结构致密，光刻时与光刻胶接触良好、不易产生浮胶，便于后续工序的进行。
[0028] 在步骤四400中，进行氧化层301即二氧化硅层的去除，参见图5，采用氢氟酸去除 步骤三中形成的氧化层301。通过此步骤，去除衬底材料表面残留的有机物、碱性离子、金属 离子和颗粒等。此步骤中，氧化层301去除主要使用湿法腐蚀工艺，当然也可采用湿法和干 法交替等腐蚀工艺，但最下面即硅表面处的氧化层301必须使用湿法工艺去除。
[0029] 步骤五500,如图6所示，采用外延方式制备出N型缓冲层401，N型缓冲层的厚度 为2μm?40μm，电阻率为0· 05Ω*cm?20Ω*cm，之后外延制备N型漂移层402,电阻率为 5Ω*cm?200Ω*cm，厚度为 10μm?150μm。
[0030] 完成外延生长工艺后，按照制作IGBT的正常工序进行步骤六600即可，在此不累 述。
[0031] 本发明第二实施方式以P型衬底为半导体衬底，涉及一种制作FS-IGBT器件的方 法，具体流程与第一实施方式大体相同，区别在于：在进行热氧化生长时，采用湿氧氧化工 艺，湿氧氧化中，用携带水蒸气的氧气代替干氧。氧化剂是氧气和水的混合物，反应过程如 下：氧气通过95°C的高纯水；氧气携带水汽一起进入氧化炉在高温下与娃反应。湿氧氧化 相当于干氧氧化和水汽氧化的综合，其速率也介于两者之间。具体的氧化速率取决于氧气 的流量、水汽的含量。氧气流量越大，水温越高，则水汽含量越大，氧化膜的生长速率和质量 越接近于水汽氧化的情况。反之，就越接近于干氧氧化。
[0032] 具体在本实施例中，依靠高纯的氢气和氧气在石英管中按比例混合燃烧成水，氢 和氧的比例为2:1时为水汽氧化。采用此方法其氧化速度快，同时能够有效去除衬底材料 中，经常存在一些重金属杂质，如铜、金等。
[0033] 本发明第三实施方式，在第一实施方式的基础上，在步骤三形成厚氧化层后用氢 氟酸进行去除后，再进行清洗过程，有效去除表面颗粒、碱性离子或金属离子等沾污。接着 再次通过热氧化生长厚氧化层，然后再进行第一实施方式中的步骤四。即，通过多次氧化和 腐蚀工艺完成对衬底材料表面缺陷的清除。
[0034] 应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。
【权利要求】
1. 一种绝缘栅双极性晶体管的制造方法，其特征在于： 提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面； 在所述半导体衬底的第一主面形成第二导电类型的场终止层； 在所述场终止层上生长氧化层； 去除所述场终止层上的氧化层； 在去除所述氧化层后的所述场终止层上形成外延层； 在所述外延层上继续制造所述绝缘栅双极性晶体管。
2. 根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：所述第一导 电类型的半导体衬底为P型衬底材料。
3. 根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：所述氧化层 的厚度为100人?25⑴0人。
4. 根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：在800°C? 1100°C的干氧/氢氧氧化/水汽氧化环境中对形成有所述场终止层上的半导体衬底进行氧 化以得到所述氧化层。
5. 根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：在所述场终 止层上生长所述氧化层时，同时也在所述半导体衬底的第二主面上形成有氧化层，所述制 造方法还包括：去除所述半导体衬底的第二主面上形成的氧化层。
6. 根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：采用湿法腐 蚀工艺或者湿法腐蚀与干法腐蚀相结合的工艺去除所述场终止层上的氧化层。
7. 根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：通过N型杂 质表面注入和高温推阱的工艺在所述半导体衬底的第一主面形成场终止层。
8. 根据权利要求7所述的绝缘栅双极性晶体管的制造方法，其特征在于：N型杂质的注 入剂量为 5Ell/cm2 ?lE15/cm2,能量为 30KeV ?200KeV。
【文档编号】H01L21/265GK104347401SQ201310323481
【公开日】2015年2月11日 申请日期:2013年7月29日 优先权日:2013年7月29日
【发明者】邓小社, 芮强, 张硕, 王根毅 申请人:无锡华润上华半导体有限公司