半导体器件及其制造方法以及电子装置制造方法
【专利摘要】本发明提供能够抑制有机半导体膜因应力而产生特性劣化的半导体器件及其制造方法以及电子装置，所述半导体器件包括：门电极；用于形成沟道的有机半导体膜；以及一对源漏电极，其形成于所述有机半导体膜上，所述一对源漏电极分别包括依次层叠的连接层、缓冲层及布线层。
【专利说明】半导体器件及其制造方法以及电子装置
【技术领域】
[0001]本发明涉及一种半导体器件(例如薄膜晶体管(TFT))及其制造方法、以及一种包括所述半导体器件的电子装置。
【背景技术】
[0002]一般而言，在大气中的氧气及水分的影响下，有机半导体材料容易劣化。因此，在使用有机半导体材料的薄膜晶体管(有机晶体管)中，存在特性(例如载流子迁移率)因暴露于大气中而劣化的缺点。
[0003]为解决上述缺点，例如，在未经审查的日本专利申请公开案第2006-156985(JP2006-156985A)号中公开一种其中保护膜设置于有机半导体膜与由树脂制成的密封层之间的有机晶体管。在所述有机晶体管中，因为所述保护膜能抑制氧气及水分侵入至所述有机半导体膜中，所以能抑制所述有机晶体管因氧气及水分而产生特性劣化。然而，在其中与JP2006-156985A所述的有机晶体管中一样形成保护膜的情形中，存在以下缺点:在硬化用于密封层的树脂材料时所产生的应力会损伤有机半导体膜，导致特性的劣化。
[0004]因此，例如，在未经审查的日本专利申请公开案第2011-49221 (JP2011-49221A)号中公开一种其中用于部分地抑制氧气及水分侵入的保护膜具有两层式结构的有机晶体管。具体而言，所述保护膜由第一保护膜及第二保护膜构成，所述第一保护膜在有机半导体膜上被分隔开，所述第二保护膜用于覆盖所述有机半导体膜的通过分隔开所述第一保护膜而暴露的部分以及所述第一保护膜的一部分。通过此种构造，能缓和在硬化树脂材料时所产生的应力。
[0005]然而，仅通过与JP2011-49221A中那样分隔开用于覆盖有机半导体膜的保护膜不能充分缓和施加至有机半导体膜的应力，因此不能充分解决因应力而产生的特性劣化的问题。
【发明内容】
[0006]本发明期望提供能够抑制有机半导体膜因应力而产生特性劣化的半导体器件及其制造方法、以及电子装置。
[0007]根据本发明的实施例，提供一种半导体器件，其包括:门电极；用于形成沟道的有机半导体膜；以及一对源漏电极，其形成于所述有机半导体膜上，所述一对源漏电极分别包括依次层叠的连接层、缓冲层及布线层。
[0008]根据本发明的实施例，提供一种半导体器件，其包括:门电极；用于形成沟道的有机半导体膜；以及一对源漏电极，其形成于所述有机半导体膜上，所述一对源漏电极分别包括依次层叠的连接缓冲层及布线层，所述连接缓冲层包括电连接材料及缓冲材料。
[0009]根据本发明的实施例，提供一种制造半导体器件的方法，所述方法包括:形成门电极；形成用于形成沟道的有机半导体膜；以及在所述有机半导体膜上依次形成连接层、缓冲层及布线层以作为一对源漏电极。[0010]根据本发明的实施例，提供一种电子装置，所述电子装置具有显示部及用于驱动所述显示部的半导体器件，所述半导体器件包括:门电极；用于形成沟道的有机半导体膜；以及一对源漏电极，其形成于所述有机半导体膜上，所述一对源漏电极分别包括依次层叠的连接层、缓冲层及布线层。
[0011]在根据本发明各实施例的半导体器件及其制造方法、以及电子装置中，所述源漏电极中的每一者均具有其中连接层、缓冲层及布线层从有机半导体膜侧依次层叠的层叠结构。因此能减小施加至有机半导体膜的应力。
[0012]在根据本发明各实施例的半导体器件及其制造方法、以及电子装置中，所述源漏电极中的每一者均由包括布线层及设置于所述布线层与有机半导体膜之间的缓冲层的所述多个层构成。因此能减小从例如布线层施加至有机半导体膜的应力，并能够抑制特性的劣化。
[0013]应理解，上述总体说明及以下详细说明均为示例性的，并旨在进一步解释所要求保护的技术。
【专利附图】
【附图说明】
[0014]附图用于使读者进一步理解本发明，且被并入本说明书中并构成本说明书的一部分。附图图示各实施例并与本说明书一起用于解释本发明技术的原理。
[0015]图1是根据本发明第一实施例的薄膜晶体管的剖视图；
[0016]图2A是以步骤顺序图示制造图1所示薄膜晶体管的方法的剖视图；
[0017]图2B是图示图2A的步骤的下一步骤的剖视图；
[0018]图2C是图示图2B的步骤的下一步骤的剖视图；
[0019]图2D是图示图2C的步骤的下一步骤的剖视图；
[0020]图2E是图示图2D的步骤的下一步骤的剖视图；
[0021]图2F是图示图2E的步骤的下一步骤的剖视图；
[0022]图3是包括图1所示薄膜晶体管的显示单元的剖视图；
[0023]图4是图示图3所示显示单元的整体构造的视图；
[0024]图5是图示图4所示像素驱动电路的示例的电路图；
[0025]图6是根据本发明第二实施例的薄膜晶体管的剖视图；
[0026]图7A是以步骤顺序图示制造图6所示薄膜晶体管的方法的剖视图；
[0027]图7B是图示图7A的步骤的下一步骤的剖视图；
[0028]图7C是图示图7B的步骤的下一步骤的剖视图；
[0029]图8是图示图7A的步骤的下一步骤的另一示例的剖视图；
[0030]图9A是以步骤顺序图示根据变化例I的制造薄膜晶体管的方法的剖视图；
[0031]图9B是图示图9A的步骤的下一步骤的剖视图；
[0032]图10是根据变化例2的薄膜晶体管的剖视图；
[0033]图11是根据变化例3的薄膜晶体管的剖视图；
[0034]图12是图示根据变化例4的薄膜晶体管的示例的剖视图；
[0035]图13是图示根据变化例4的薄膜晶体管的另一示例的剖视图；
[0036]图14是图示上述各实施例等的薄膜晶体管的应用示例I的外观的透视图；[0037]图15A是图示应用示例2的从正面侧观察到的外观的透视图；
[0038]图15B是图示应用示例2的从背面侧观察到的外观的透视图；
[0039]图16是图示应用示例3的外观的透视图；
[0040]图17是图示应用示例4的外观的透视图；
[0041]图18A图示应用示例5处于合上状态时的正视图、左侧视图、右侧视图、俯视图及仰视图；以及
[0042]图18B图示处于敞开状态的应用示例5的正视图及侧视图。
【具体实施方式】
[0043]以下将参照附图详细阐述本发明的优选实施例。将按以下顺序进行阐述。
[0044]1.第一实施例(具有连续的缓冲层的薄膜晶体管的示例:底栅结构)
[0045]1-1.薄膜晶体管的构造
[0046]1-2.制造方法
[0047]1-3.半导体器件的整体构造
[0048]1-4.功能及效果
[0049]2.第二实施例(具有不连续的缓冲层的薄膜晶体管的示例)
[0050]3.变化例I (制造方法的另一示例)
[0051]4.变化例2 (具有连续的缓冲层的薄膜晶体管的示例:顶栅结构)
[0052]5.变化例3 (具有连续的缓冲层的薄膜晶体管的示例:顶栅结构)
[0053]6.变化例4 (其中连接层与混合层合并为一个层的薄膜晶体管的示例)
[0054]7.应用示例(包括电路基板的显示单元及电子装置的示例)
[0055][第一实施例]
[0056][1-1.薄膜晶体管的构造]
[0057]图1图示根据本发明第一实施例的底栅及顶部接触式薄膜晶体管(薄膜晶体管10)的剖面构造。薄膜晶体管10是使用有机半导体材料作为半导体膜的TFT，且可被用作例如有机EL显示器的驱动元件等。在薄膜晶体管10中，门电极12、门极绝缘膜13、用于形成沟道区域的有机半导体膜(半导体膜14)及一对源漏电极(源电极15A及漏电极15B)依次设置于基板11上。在本实施例中，源电极15A与漏电极15B中的每一者由多个层(在此情形中为三个层)构成，且具有其中连接层15a、缓冲层15b及布线层15c从半导体膜14侧依次层叠的构造。
[0058]对基板11而言，除玻璃基板外，例如可使用由例如聚醚砜、聚碳酸酯、聚酰亚胺、聚酰胺、聚缩醛、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚醚醚酮、聚烯烃等制成的塑料基板；由例如铝(Al)、镍(Ni)、铜(Cu)、不锈钢等制成且表面经过绝缘处理的金属箔基板；纸材等。此外，可在基板上形成功能膜，例如形成用于改善粘着性及平坦度的缓冲层以及用于改善阻气特性的阻障膜。此外，如果能够在不加热基板11的情况下通过例如溅射法等形成半导体膜14，则可将便宜的塑料膜用于基板11。
[0059]门电极12具有施加门极电压至薄膜晶体管10并通过所述门极电压控制半导体膜14中的载流子密度的作用。门电极12设置于基板11上的选择性区域中，且例如可由诸如钼(Pt)、钛(Ti)、钌(Ru)、钥(Mo)、Cu、钨(W)、镍(Ni)、Al及钽(Ta)等金属元素或其合金制成。此外，门电极12可具有其中两种以上金属层叠的结构。
[0060]门极绝缘膜13设置于门电极12与半导体膜14之间，且可具有例如50nm~I μ m(包括端值)的厚度。门极绝缘膜13例如由包括一种以上下列膜的绝缘膜形成:氧化硅膜(310)、氮化硅膜(31幻、氮氧化硅膜(31(^)、氧化铪膜(!^0)、氧化铝膜(410)、氮化铝膜(A1N)、氧化钽膜(TaO)、氧化锆膜(ZrO)、氮氧化铪膜、铪氮氧化硅膜、氮氧化铝膜、氮氧化钽膜及氮氧化锆膜。门极绝缘膜13可具有单层结构或使用两种以上材料(例如SiN及SiO)的层叠结构。在其中门极绝缘膜13具有层叠结构的情形中，能够改善相对于半导体膜14的界面特性，且能够有效抑制杂质(例如水分)从周围空气侵入至半导体膜14中。门极绝缘膜13在涂覆后通过蚀刻被图案化为预定形状。或者，根据材料可通过印刷技术，例如通过喷墨印刷、丝网印刷、胶版印刷及凹版印刷形成门极绝缘膜13的图案。
[0061]半导体膜14设置于呈岛状的门极绝缘膜13上，且在源电极15A与漏电极15B之间与门电极12相对的位置中具有沟道区域14C。半导体膜14可具有例如5nm~IOOnm (包括端值)的厚度。半导体膜14可由例如有机半导体材料(例如迫咕吨并咕吨(per1-xanthenoxanthene ；PXX)衍生物)制成。有机半导体材料的示例可包括:聚噻吩、通过将己基引入聚噻吩而获得的聚-3-己基噻吩[P3HT]、戊省[2，3，6，7-二苯并蒽]、聚蒽、丁省、己省、庚省、二苯并戍省、四苯并戍省、菌、花(perylene)、蘧(coronene)、三萘嵌二苯(Terrylene)、卵苯、四萘嵌三苯(quaterrylene)、循环蒽、苯并花、二苯并花、三亚苯、聚吡咯、聚苯胺、聚乙炔、聚二乙炔、聚苯(polyphenylene)、聚呋喃、聚吲哚、聚乙烯基咔唑、聚硒吩、聚締吩、聚异硫却(polyisothianaphthene)、聚咔唑、聚苯硫醚、聚苯乙炔、聚苯硫醚、聚亚乙烯基硫醚(polyvinylene sulfide)、聚噻吩乙炔(polythienylenevinylene)、聚萘、聚花、聚奥(polyazurin)、铜酞菁代表的酞菁、部花青、半花青、聚乙撑二氧噻吩(polyethylen e dioxythiophene)、咕嗪、萘四羧酸二酰亚胺、聚(3，4-乙撑二氧噻吩)/聚苯乙烯磺酸[PED0T/PSS]、4，4’_联苯二硫酚(BTOT)、4，4’- 二异氰基联苯、4，4’-二异氰基-对三联苯、2，5-双(5’-硫代乙酰基-2’-苯硫基)噻吩、2，5-双(5’-硫代乙酸氧基-2’-苯硫基)噻吩、4，4’- 二异氰基苯基、联苯胺(联苯-4，4’-二胺)、TCNQ(四氰基醌二甲烷)、电荷转移络合物(由四硫富瓦烯(TTF)-TCNQ络合物、双亚乙基四硫富瓦烯(BEDTTTF)-高氯酸络合物、BEDTTTF-碘络合物及TCNQ-碘络合物为代表)、联苯_4，4’- 二竣酸、1，4_ 二(4_苯硫基乙炔基)_2_乙基苯、1，4_ 二(4-异氛基苯基乙炔基)-2_乙基苯、树状聚合物(dendrimer)、富勒烯(例如C60、C70、C76、C78及C84)、
I,4- _.(4-苯硫基乙炔基)~2~乙基苯、2，2〃- 二羟基_1，I’: 4’，1〃- 二联苯、4，4’ -联苯二乙醒(4，4’ -biphenyl diethanal)、4，4’ -联苯二醇、4，4’ -联苯异氰酸酯、1，4- 二乙炔基苯、联苯-4，4’ - 二羧酸二乙酯、苯并[1，2-c;3, 4-c’ ; 5, 6_c〃]三[1，2] 二硫戍环-1, 4, 7-三硫酮(benzo [I, 2_c; 3, 4_c’ ; 5, 6_c"] tris [I, 2] dichiol-1, 4, 7_trithion)、a -六噻吩、四硫丁省(tetrathiotetracene)、四硒丁省(tetraselenotetracene)、四締丁省(tetratellurtetracene)、聚(3_烷基噻吩)、聚(3_噻吩-β -乙磺酸)、聚(N-烷基批咯)聚(3-烷基吡咯)、聚(3，4- 二烷基吡咯)、聚(2，2’ -噻吩基吡咯)、聚(二苯并噻吩硫化物)及喹吖酮。除此之外，可使用从下列一组物质中选出的化合物:稠合多环芳族化合物、基于卟啉的衍生物、基于苯基亚乙烯基的共轭体系寡聚物及基于噻吩缀合物的寡聚物。此外，可使用有机半导体材料与绝缘聚合物材料的混合物。[0062]半导体膜14可利用真空蒸镀法形成。然而，半导体膜14可优选地利用例如涂覆及印刷工艺、例如通过将上述材料中的任一者溶解于例如有机溶剂中并将生成物用作墨水溶液形成。此种情况的一个原因在于，与真空蒸镀法相比，涂覆及印刷工艺能更大程度地降低成本且能有效提高生产量。涂覆及印刷工艺的具体示例包括例如铸涂、旋涂、喷涂、喷墨印刷、凸版印刷、柔版印刷、丝网印刷、凹版印刷及凹版胶印等方法。
[0063]成对的源电极15A与漏电极15B彼此分开地设置于半导体膜14上、并电连接至半导体膜14。在此实施例中，源电极15A与漏电极15B中的每一者均由三个层构成，且具有其中连接层15a、缓冲层15b及布线层15c从上述半导体膜14侧依次层叠的构造。
[0064]对于连接层15a而言，可优选地使用功函数接近半导体的功函数的材料。例如，在其中将并五苯用作半导体的情形中，可使用功函数约为4.8eV?约5eV (包括端值)的金属材料、类金属材料或无机半导体材料。包括上述门电极12中所列出的导电膜材料在内，其具体示例还可包括金(Au)、银(Ag)、氧化铟锡(ITO)及氧化钥(MoO)。连接层15a由上述金属元素或其合金中的任一者制成。连接层15a可具有单层结构，或可具有通过层叠上述材料中的两种以上所获得的结构。为减小施加至半导体膜14的应力，连接层15a的膜厚度可优选地为薄的。因此，即使连接层15a的功函数接近半导体的功函数，在选择具有高电阻的材料时，连接层由于此膜厚度而具有更高的电阻。具体而言，例如，连接层15a的膜厚度可优选地为2nm?15nm (包括端值)，且更优选地等于或小于10nm。
[0065]缓冲层15b缓和在半导体膜14上方形成布线层15c及下文所述的平坦化层16等时所产生的应力，并减少半导体膜14的损伤。在此实施例中，缓冲层15b连续地设置于连接层15a上。通过由具有电导性的材料形成缓冲层15b来确保连接层15a与布线层15c之间的电连接。作为缓冲层15b的材料，可优选地使用软材料，即能够释放缓和设置于缓冲层15b上的层(例如布线层15c)的应力的材料(例如导电的聚合物或包含聚合物材料的金属颗粒)。所述材料的具体示例包括例如聚乙撑二氧噻吩(polyethylene dioxythiophene ；PED0T)、聚吡咯及聚乙炔等导电的有机聚合物。此外，可使用ΙΤ0、Μο0、氧化钛(TiO)或例如碳材料(例如石墨及纳米碳管(CNT))等导电的无机材料。此实施例的缓冲层15b可由上述材料中的任一者形成，或可利用多个上述材料的混合物形成。此外，例如可优选地将呈颗粒状态的Ag、N1、C或CNT按几个百分比的比率混合于上述聚合物中。通过如上所述混合颗粒状导电材料，缓冲层15b的表面上会因颗粒产生凹凸性，并且所述表面的平坦度及光滑度降低。因此，能够进一步减小设置于缓冲层15b上的布线层15c等的应力。缓冲层15b的膜厚度不被具体限制，只要能够充分缓冲布线层15c等的应力即可，且所述厚度可为例如IOOnm?200nm (包括端值)。
[0066]与连接层15a—样,布线层15c由类似于上述门电极12的导电膜材料制成。此外，布线层15c可具有由[Ti/Al/Ti]、[Mo/Al]等构成的层叠结构。通过此层叠结构，能够抑制布线层15c的应力。然而，由于难以通过蚀刻等进行处理，因此可优选地使用由Cu、Au、Ag等形成的单层膜，且考虑到制造成本可优选地使用Cu。尽管布线层15c的膜厚度不被具体限制，然而布线层15c可优选地具有约IOOnm的膜厚度以防止布线等断裂。
[0067]例如可以如下方式制造薄膜晶体管10。
[0068][1-2.制造方法]
[0069]首先，如图2A所示，可利用例如溅射法或真空蒸镀法使欲成为门电极12的金属膜形成于基板11的整个表面上。接下来，可利用例如光刻及蚀刻来图案化所述金属膜以形成门电极12。
[0070]接着，如图2B所示，门极绝缘膜13及半导体膜14依次形成于基板11及门电极12的整个表面上。具体而言，可利用例如旋涂法将基板11的整个表面用以上述门极绝缘膜材料(例如聚乙烯批咯烧酮(polyvinylpyrrolidone ；PVP))涂覆,并使生成物干燥。接下来，用有机半导体材料、例如PXX复合物溶液涂覆门极绝缘膜13。随后，加热所涂覆的有机半导体材料，从而在门极绝缘膜13上形成半导体膜14。
[0071]接着，如图2C所示，在半导体膜14上形成金属膜。具体而言，可利用例如溅射法依次形成Cu膜(连接层15a)、PEDOT膜(缓冲层15b)及Cu膜(布线层15c)。
[0072]接下来，如图2D?图2F所示，可利用例如光刻法通过蚀刻形成成对的源电极15A与漏电极15B。具体而言，用抗蚀剂18A涂覆欲成为布线层15c的Cu膜，并将生成物图案化为预定形状。接着，首先，对Cu膜进行湿法蚀刻，以对布线层15c执行图案化，随后，可通过例如氧气(O2)干法蚀刻对PEDOT膜进行图案化以形成缓冲层15b。接下来，再次执行湿法蚀刻，对Cu膜进行图案化以形成连接层15a，随后剥离抗蚀剂18A。因此，完成薄膜晶体管10的制造，且薄膜晶体管10在基板11上具有由多个层构成的源电极15A及漏电极15B。
[0073][1-3.半导体器件的整体构造]
[0074]图3图示包括上述薄膜晶体管10作为驱动元件的半导体器件(在此示例中为显示单元I)的剖面构造。显示单元I是包括多个有机发光器件20R、20G及20B (器件)的自发光型显示单元。显示单元I具有依次位于基板11上的像素驱动电路形成层L1、包括有机发光器件20R、20G及20B的发光器件形成层L2及相对的基板(图未示出)。显示单元I是其中从相对基板侧提取光的顶部发光型显示单元。像素驱动电路形成层LI中包括薄膜晶体管10。
[0075]图4图示显示单元I的整体构造。显示单元I具有位于基板11上的显示区域110,且被用作超薄型有机发光彩色显示单元等。在基板11上围绕显示区域110可设置例如信号线驱动电路120及扫描线驱动电路130作为用于显示图像的驱动器。
[0076]在显示区域110中，形成有以二维方式排列成矩阵状态的所述多个有机发光器件20R、20G及20B以及用于驱动有机发光器件20R、20G及20B的像素驱动电路140。在像素驱动电路140中，多条信号线120A沿列方向排列，且多条扫描线130A沿行方向排列。有机发光器件20R、20G及20B之一被设置成对应于每一信号线120A与每一扫描线130A的每一交叉点。每一信号线120A连接至信号线驱动电路120，且每一扫描线130A连接至扫描线驱动电路130。
[0077]信号线驱动电路120将从信号供应源(图未示出)提供的与亮度信息相对应的图像信号的信号电压提供至通过信号线120A选定的有机发光器件20R、20G及20B。
[0078]扫描线驱动电路130由与输入的时钟脉冲同步地依次使启动脉冲移位(传送)的移位寄存器等构成。扫描线驱动电路130在将图像信号写入至有机发光器件20R、20G及20B时，以行为单位扫描有机发光器件20R、20G及20B，并依次提供扫描信号至每一扫描线130A。
[0079]像素驱动电路140设置于基板11与有机发光器件20R、20G及20B之间的层中，SP设置于像素驱动电路形成层LI中。如图5所示，像素驱动电路140是具有驱动晶体管Trl及写入晶体管Tr2 (二者中至少一个由薄膜晶体管10构成)、位于驱动晶体管Trl与写入晶体管Tr2之间的保持电容Cs及有机发光器件20R、20G及20B的有源驱动电路。
[0080]接下来，将再次参照图3阐述像素驱动电路形成层L1、发光器件形成层L2等的详细构造。
[0081]在像素驱动电路形成层LI中，形成有构成像素驱动电路140的薄膜晶体管10(驱动晶体管Trl及写入晶体管Tr2)。此外，信号线120A及扫描线130A也被埋置于像素驱动电路形成层LI中。更具体而言，薄膜晶体管10及平坦化层16依次设置于基板11上。设置平坦化层16主要用以平坦化像素驱动电路形成层LI的表面，且平坦化层16可由例如绝缘树脂材料(例如聚酰亚胺)制成。
[0082]在发光器件形成层L2中，设置有有机发光器件20R、20G和20B、器件隔离膜17以及用于覆盖有机发光器件20R、20G和20B及器件隔离膜17的密封层(图未示出)。在有机发光器件20R、20G及20B中，从基板11侧依次层叠作为阳极电极的第一电极21、包括发光层的有机层22以及作为阴极电极的第二电极23。有机层22可从第一电极21侧依次具有例如空穴注入层、空穴传输层、发光层及电子传输层。可为每一器件设置发光层，或可设置各个器件共用的发光层。在需要时可设置除发光层之外的其它层。器件隔离膜17由绝缘材料制成。器件隔离膜17为每一有机发光器件隔开各个有机发光器件20R、20G及20B，并界定有机发光器件20R、20G及20B的各个发光区域。
[0083]上述显示单元I适用于将从外部输入的图像信号、或内部产生的图像信号显示为例如图像或视频的任何领域中的电子装置的显示单元，所述电子装置例如为电视机、数码相机、笔记型个人计算机、便携式终端设备(例如移动电话)及视频摄录机。
[0084][1-4.功能及效果]
[0085]在如此实施例中将有机半导体材料用作半导体膜的薄膜晶体管中，所述薄膜晶体管的特性因所述半导体膜暴露于大气中而劣化。造成此种情况的一个原因在于大气中的氧气及水分侵入至所述半导体膜中。因此，在过去，在半导体膜上设置由氧化物或树脂材料制成的半导体保护膜等。然而，在此种情形中存在以下缺点:在形成半导体保护膜时所产生的应力导致半导体膜的损伤。
[0086]为解决上述缺点，在上述JP2011-49221A中，公开一种通过分开半导体保护膜以获得层叠结构来缓和应力的方法。然而，施加至半导体膜的应力应该作为整个器件进行控制。例如，施加至半导体膜的应力不仅是由于在形成所述半导体膜之后直接设置于所述半导体膜上方的半导体保护膜而产生。在形成电极(例如源电极及漏电极)时也会产生应力，从而导致半导体膜的损伤及特性的劣化。
[0087]相比之下，在此实施例中构成半导体器件I的薄膜晶体管10中，设置于半导体膜14上的成对的源电极15A与漏电极15B由所述多个层(在此示例中为三个层:连接层15a、缓冲层15b及布线层15c)构成。具体而言，通过在半导体膜14与布线层15c之间设置缓冲层15b，在形成布线层15c、平坦化层16等时所产生的应力得以缓和。因此，能够抑制由应力造成的半导体膜14的损伤。
[0088]如上所述，在此实施例的薄膜晶体管10中，源电极15A及漏电极15B由包括布线层15c及设置于布线层15c与半导体膜14之间的缓冲层15b的所述多个层构成。因此在形成布线层15c、平坦化层16等时所产生的应力被缓冲层15b缓和，且施加至半导体膜14的应力减小。因此，能够抑制此实施例的包括薄膜晶体管10的半导体器件I的特性的劣化。
[0089]此外，可选择硬度高的金属或线性膨胀系数高的金属，且选择材料的自由度提高。
[0090]接下来，将阐述根据第二实施例及其变化例(变化例I?4)的薄膜晶体管30(30A、30B及30C)、40、50、60及70。应注意，在以下说明中，将与上述实施例中相同的部件标示为相同的附图标记，且将视情况省略其说明。
[0091][第二实施例]
[0092]图6图示根据本发明第二实施例的底栅及顶部接触式薄膜晶体管(薄膜晶体管30A)的剖面构造。在薄膜晶体管30A中，与在上述第一实施例中一样，成对的源电极35A与漏电极35B中的每一者均具有其中连接层35a、缓冲层35b及布线层35c从半导体膜14侧依次层叠的三层式结构。然而，第二实施例与第一实施例的不同之处在于，缓冲层35b具有不连续的结构(即岛状结构)，且连接层35a与布线层35c部分地直接连接。
[0093]包括上述第一实施例中所列出的材料在内，还可使用绝缘材料(例如Si珠)作为缓冲层35b的材料。
[0094]例如，可如图7A?图7C所示来制造此实施例中的薄膜晶体管30A。应注意，在形成半导体膜14之前的步骤类似于上述第一实施例的步骤，因此将不再予以赘述。
[0095]首先，在半导体膜14形成之后形成金属膜。具体而言，可利用例如溅射法在半导体膜14上形成Cu膜(连接层35a)。随后，可例如用通过分散Si珠获得的溶液涂覆Cu膜，并使生成物干燥。当其中分散有Si珠的溶剂被移除时，便形成岛状的Si珠膜(缓冲层35b)。接着，可在Si珠膜及Cu膜上利用例如溅射法形成Cu膜(布线层35c)。随后，用抗蚀剂18B涂覆Cu膜，并将生成物图案化为预定的形状(图7A)。
[0096]接下来，如图7B所示，对Cu膜进行湿法蚀刻以对布线层35c执行图案化。接着，如图7C所示，可利用例如CF4通过干法蚀刻移除Si珠膜的不需要的部分，以形成缓冲层35b。随后，对Cu膜进行湿法蚀刻以形成连接层35a。最后，剥离抗蚀剂18B，从而完成图6所示的薄膜晶体管30A的制造。
[0097]在此示例中，布线层35c、缓冲层35b及连接层35a被依次处理。然而，在其中连接层35a及布线层35c由相同材料制成的情形中，在Cu膜上形成抗蚀剂18B (图7A)之后，可通过如图8所示的一次性蚀刻来处理电极。此外，如图8所示，在通过此种一次性蚀刻制造的薄膜晶体管30B中，由[Cu/Si]构成的岛状结构会保留在源电极35A与漏电极35B之间。然而，此种岛状结构与源电极35A及漏电极35B是不连续的，因此此种岛状结构不影响器件的工作。
[0098]如上所述，在此实施例中，构成源电极35A及漏电极35B的缓冲层35b以岛的形状形成。因此连接层35a与布线层35c直接连接。因此，不仅具有上述第一实施例的效果，此实施例还能实现使用于缓冲层35b的材料选择空间增大的效果。此外，因为缓冲层35b以不连续的方式设置，所以能增大凹凸度。因此也能增大布线层35c的凹凸性，还能缓和布线层本身的热应力。
[0099][变化例I]
[0100]图9A及图9B是用于解释根据本发明各实施例的变化例I的薄膜晶体管(薄膜晶体管30C)的制造步骤的剖视图。在薄膜晶体管30C中，缓冲层35b具有与上述第二实施例一样的岛状结构。然而，变化例I与上述第一实施例及上述第二实施例的不同之处在于，缓冲层35b及布线层35c是通过印刷方法形成。
[0101]在此变化例的薄膜晶体管30C中，通过蒸镀法形成欲成为连接层35a的金属膜(例如Cu)，随后，如图9A所示，利用印刷法(例如胶印法)依次形成缓冲层35b及布线层35c。随后，如图9B所示，例如可利用由图案化的缓冲层35b及布线层35c构成的层叠结构作为掩膜对金属膜进行湿法蚀刻，以形成连接层35a。由此获得薄膜晶体管30C。
[0102]如上所述，缓冲层35b及布线层35c是利用印刷法形成。因此能够缩短上述第一实施例及上述第二实施例中所述的形成抗蚀剂18B、剥离抗蚀剂18B等步骤。因此，能够减少制造步骤。此外，能增大用于布线层35c的材料选择空间。
[0103][变化例2]
[0104]图10是根据本发明各实施例的变化例2的顶栅及顶部接触式薄膜晶体管(薄膜晶体管40)的剖面构造。在薄膜晶体管40中，半导体膜44、一对源漏电极(源电极45A及漏电极45B)、门极绝缘膜43及门电极42依次设置于基板11上。在此变化例2中，源电极45A与漏电极45B中的每一者均具有其中连接层45a、缓冲层45b及布线层45c从半导体膜44侧依次层叠的三层式结构。在此示例中，与在上述第一实施例中一样，缓冲层45b在连接层45a上形成为连续膜。
[0105][变化例3]
[0106]图11是根据本发明各实施例的变化例3的顶栅及顶部接触式薄膜晶体管(薄膜晶体管50)的剖面构造。薄膜晶体管50具有类似于上述变化例2中的薄膜晶体管40的层叠结构。在此变化例中，与上述第二实施例中一样，构成源电极55A及漏电极55B的缓冲层55b具有岛状结构。
[0107][变化例4]
[0108]图12图示根据本发明各实施例的变化例4的底栅及顶部接触式薄膜晶体管(薄膜晶体管60)的剖面构造。薄膜晶体管60与上述各实施例等的不同之处在于，成对的源电极65A与漏电极65B均具有其中连接缓冲层65a及布线层65b从半导体膜64侧依次层叠的两层式结构。
[0109]连接缓冲层65a是具有上述各实施例等中所述的连接层(例如连接层15a)功能及缓冲层(例如缓冲层15b)功能的层。具体而言，连接缓冲层65a是通过恰当地混合连接材料与缓冲材料而形成的混合层(单层)。连接材料的示例可包括所列出用于连接层15a的能够进行电连接的材料。缓冲材料的示例包括所列出用于缓冲层15b的导电的有机材料及导电的无机材料以及第二实施例中所述的绝缘材料。
[0110]应注意，如图13所示，通过如在此变化例中那样将连接层与缓冲层合并为一个层而获得的连接缓冲层65a也适用于上述变化例2及变化例3中所示的顶栅及顶部接触式薄膜晶体管(薄膜晶体管70)。
[0111]如上所述，通过在半导体膜64与布线层65b之间设置通过混合连接层材料与缓冲层材料而获得的连接缓冲层65a，能够缩短制造步骤。
[0112]如上所述，成对的源电极45A及55A与漏电极45B及55B中的每一者分别具有三层式结构，且缓冲层45b及55b分别设置于布线层45c与有机半导体膜44之间以及布线层55c与有机半导体膜54之间。因此，施加至顶部接触式薄膜晶体管的有机半导体膜的应力得以缓和，并能够抑制特性的劣化，所述薄膜晶体管具有位于所述有机半导体膜上的源漏电极。
[0113][应用示例]
[0114]包括第一实施例、第二实施例及变化例I?3中所述的薄膜晶体管10、30、40、50、60及70的半导体器件可适于用作显示单元。显示单元的示例包括液晶显示单元、有机EL显示单元及电子纸显示器。图14示意性图示显示驱动电路的示例。
[0115][应用示例I]
[0116]图14图示根据应用示例I的电视机的外观。电视机可具有例如包括正面板310及滤光玻璃320的图像显示屏部300。图像显示屏部300对应于上述显示单元。
[0117][应用示例2]
[0118]图15A图示根据应用示例2的数码相机的从正面侧观察到的外观,且图15B图示数码相机的从背面侧观察到的外观。数码相机可具有例如用于闪光的发光部410、作为上述显示单元的显示部420、菜单开关430及快门按钮440。
[0119][应用示例3]
[0120]图16图示根据应用示例3的笔记型个人计算机的外观。笔记型个人计算机可具有例如主体510、用于输入字符等操作的键盘520、以及作为上述显示单元的显示部530。
[0121][应用示例4]
[0122]图17图示根据应用示例4的视频摄录机的外观。视频摄录机可具有例如主体610、设置于主体610的正侧面上且用于拍摄对象的镜头620、用于拍摄的起止开关630以及作为上述显示单元的显示部640。
[0123][应用示例5]
[0124]图18A图示根据应用示例5的移动电话处于合上状态时的正视图、左侧视图、右侧视图、俯视图及仰视图。图18B图不移动电话处于敞开状态时的正视图及侧视图。在移动电话中，例如上部封装组件710与下部封装组件720可通过接合部(铰链部)730接合。移动电话可具有显示器740、副显示器750、闪光灯760及照相机770。显示器740与副显示器750其中任一者或两者对应于上述显示单元I。
[0125]尽管已参照各优选实施例、变化例I?4及各应用示例阐述了本发明，然而本发明并非仅限于上述各实施例等，而是可具有各种变化例。例如，每一层的材料、厚度、成膜方法、成膜条件等并非仅限于上述各实施例等中所述者，而是可采用其他材料、其他厚度、其他成膜方法及其他成膜条件。
[0126]此外，例如，在上述各实施例等中，已具体阐述了薄膜晶体管10、30、40、50、60及70的构造。然而，薄膜晶体管10、30、40、50、60及70还可包括其它层。例如，在上述各实施例等中，所述一对源漏电极(源电极15A及漏电极15B)直接设置于有机半导体膜(例如半导体膜14)上。然而，上述保护膜可形成于所述一对源漏电极与有机半导体膜之间。在此种情形中，保护膜可优选地由无机绝缘膜或含氟树脂制成。
[0127]根据本发明的上述各示例性实施例及各变化例，可实现至少以下构造。
[0128](I) 一种半导体器件，其包括:
[0129]门电极；
[0130]用于形成沟道的有机半导体膜；以及
[0131]一对源漏电极，其形成于所述有机半导体膜上，所述一对源漏电极分别包括依次层叠的连接层、缓冲层及布线层。
[0132](2)如(I)所述的半导体器件，其中，所述缓冲层是连续或不连续地形成的。
[0133](3)如(I)或(2)所述的半导体器件，其中，所述缓冲层包括导电的有机材料、导电的无机材料以及它们的混合材料之一。
[0134](4)如(I)?(3)中的任一项所述的半导体器件，其中，所述缓冲层包括绝缘材料、所述绝缘材料与导电的有机材料的混合材料、以及所述绝缘材料与导电的无机材料的混合材料之一。
[0135](5)如(3)或(4)所述的半导体器件，其中，所述导电的有机材料为聚乙撑二氧噻吩(polyethylene dioxythiophene ;PED0T)、聚卩比咯及聚乙块之一。
[0136](6)如(3)或(4)所述的半导体器件，其中所述导电的无机材料为碳纳米管、炭黑、氧化钥(MoO)、氧化钛(TiO)及氧化铟锡(ITO)之一。
[0137](7)如(4)所述的半导体器件，其中，所述绝缘材料为硅(Si)。
[0138](8)如(I)?(7)中的任一项所述的半导体器件，其中，所述有机半导体膜设置于所述门电极与所述一对源漏电极之间。
[0139](9)如(8)所述的半导体器件，其中，所述门电极、所述有机半导体膜及所述一对源漏电极依次设置于基板上。
[0140]( 10)如(I)?(9)的任一项所述的半导体器件，其中，所述有机半导体膜设置于所述一对源漏电极与基板之间。
[0141](11)如(10)所述的半导体器件，其中，所述有机半导体膜、所述一对源漏电极及所述门电极依次设置于所述基板上。
[0142](12) 一种半导体器件，其包括:
[0143]门电极；
[0144]用于形成沟道的有机半导体膜；以及
[0145]一对源漏电极，其形成于所述有机半导体膜上，所述一对源漏电极分别包括依次层叠的连接缓冲层及布线层，所述连接缓冲层包括电连接材料及缓冲材料。
[0146](13) 一种制造半导体器件的方法，所述方法包括:
[0147]形成门电极；
[0148]形成用于形成沟道的有机半导体膜；以及
[0149]在所述有机半导体膜上依次形成连接层、缓冲层及布线层以作为一对源漏电极。
[0150](14)如(13)所述的方法，其中，所述布线层、所述缓冲层及所述连接层被依次蚀刻以形成所述一对源漏电极。
[0151](15)如(13)所述的方法，其中，所述布线层、所述缓冲层及所述连接层被一起蚀刻以形成所述一对源漏电极。
[0152](16)如(13)?(15)中的任一项所述的方法，其中，所述有机半导体膜是通过铸涂、旋涂、喷涂、喷墨印刷、凸版印刷、丝网印刷、凹版印刷及凹版胶印中的任一者而形成。
[0153](17)—种电子装置，所述电子装置具有显示部及用于驱动所述显示部的半导体器件，所述半导体器件包括:
[0154]门电极；
[0155]用于形成沟道的有机半导体膜；以及[0156]一对源漏电极，其形成于所述有机半导体膜上，所述一对源漏电极分别包括依次层叠的连接层、缓冲层及布线层。
[0157]本发明所包含的主题与2012年8月21日向日本专利局提出申请的日本优先权专利申请案JP2012-182465中所公开的主题相关，所述日本优先权专利申请案的全部内容以引用方式并入本文中。
[0158]所属领域的技术人员应理解，可根据设计要求及其他因素对本发明进行各种修改、组合、子组合及改变，只要其属于随附权利要求书或其等效内容的范围内即可。
【权利要求】
1.一种半导体器件，其包括: 门电极； 用于形成沟道的有机半导体膜；以及 一对源漏电极，其形成于所述有机半导体膜上，所述一对源漏电极分别包括依次层叠的连接层、缓冲层及布线层。
2.如权利要求1所述的半导体器件，其中，所述缓冲层是连续或不连续地形成的。
3.如权利要求1或2所述的半导体器件，其中，所述缓冲层包括导电的有机材料、导电的无机材料以及它们的混合材料之一。
4.如权利要求1或2所述的半导体器件，其中，所述缓冲层包括绝缘材料、所述绝缘材料与导电的有机材料的混合材料、以及所述绝缘材料与导电的无机材料的混合材料之一。
5.如权利要求3所述的半导体器件，其中，所述导电的有机材料为聚乙撑二氧噻吩、聚吡咯及聚乙炔之一。
6.如权利要求3所述的半导体器件，其中，所述导电的无机材料为碳纳米管、炭黑、氧化钥、氧化钛及氧化铟锡之一。
7.如权利要求4所述的半导体器件，其中，所述绝缘材料为硅。
8.如权利要求1所述的半导体器件，其中，所述有机半导体膜设置于所述门电极与所述一对源漏电极之间。
9.如权利要求8所述的半导体器件，其中，所述门电极、所述有机半导体膜及所述一对源漏电极依次设置于基板上。
10.如权利要求1所述的半导体器件，其中，所述有机半导体膜设置于所述一对源漏电极与基板之间。
11.如权利要求10所述的半导体器件，其中，所述有机半导体膜、所述一对源漏电极及所述门电极依次设置于所述基板上。
12.—种半导体器件，其包括: 门电极； 用于形成沟道的有机半导体膜；以及 一对源漏电极，其形成于所述有机半导体膜上，所述一对源漏电极分别包括依次层叠的连接缓冲层及布线层，所述连接缓冲层包括电连接材料及缓冲材料。
13.—种制造半导体器件的方法，所述方法包括: 形成门电极； 形成用于形成沟道的有机半导体膜；以及 在所述有机半导体膜上依次形成连接层、缓冲层及布线层以作为一对源漏电极。
14.如权利要求13所述的方法，其中，所述布线层、所述缓冲层及所述连接层被依次蚀刻以形成所述一对源漏电极。
15.如权利要求13所述的方法，其中，所述布线层、所述缓冲层及所述连接层被一起蚀刻以形成所述一对源漏电极。
16.如权利要求13、14和15中的任一项所述的方法，其中，所述有机半导体膜是通过铸涂、旋涂、喷涂、喷墨印刷、凸版印刷、丝网印刷、凹版印刷及凹版胶印中的任一者而形成。
17.一种电子装置，所述电子装置具有显示部及用于驱动所述显示部的如权利要求1~12中的任一项所 述的半导体器件。
【文档编号】H01L51/10GK103633244SQ201310351161
【公开日】2014年3月12日 申请日期:2013年8月13日 优先权日:2012年8月21日
【发明者】石井由威, 小野秀树 申请人:索尼公司