氧化物薄膜晶体管及其制造方法

氧化物薄膜晶体管及其制造方法
【专利摘要】本公开涉及氧化物薄膜晶体管及其制造方法。在根据本公开的利用非晶氧化锌（ZnO）半导体作为有源层的氧化物薄膜晶体管中，可通过将源极和漏极形成为具有至少两层的多层结构、以及在多层源极和多层漏极上采用包括用于克服缺陷的下层和用于最小化外部影响的上层的双钝化层结构以提高器件的稳定性和可靠性，来最小化由干法蚀刻导致的对氧化物半导体的损害。
【专利说明】氧化物薄膜晶体管及其制造方法

【技术领域】
[0001] 本公开涉及氧化物薄膜晶体管（TFT)及其制造方法，更具体地，涉及具有非晶氧化 锌半导体作为有源层的氧化物TFT及其制造方法。

【背景技术】
[0002] 随着消费者对信息显示器的兴趣的增长以及对于便携式(移动）信息设备的需求 的增加，对代替常规显示设备阴极射线管（CRT)的轻且薄的平板显示器（FPD)的研究和商 品化已经增加。在FPD中，液晶显示器（IXD)是利用液晶的光学各向异性来显示图像的设 备。LCD设备呈现优良的分辨率、色彩显示、以及画面质量，因此其通常用于笔记本电脑或台 式机监视器等。
[0003] LCD包括滤色器基板、阵列基板、以及形成在滤色器基板和阵列基板之间的液晶 层。
[0004] 通常用于IXD的有源矩阵（AM)驱动方法是通过利用非晶硅薄膜晶体管（a-SiTFT) 作为开关元件来驱动像素部分中的液晶分子的方法。
[0005] 现在将参照图1详细描述相关技术的IXD。
[0006] 图1是示出相关技术的LCD设备的结构的分解透视图。
[0007] 如图1所示，IXD包括滤色器基板5、阵列基板10、以及形成在滤色器基板5和阵 列基板10之间的液晶层30。
[0008] 滤色器基板5包括：包括实现红色、绿色和蓝色的多个子滤色器7的滤色器（C)， 用于划分子滤色器7并阻挡光透射通过液晶层30的黑底6,以及用于向液晶层30施加电压 的透明公共电极8。
[0009] 阵列基板10包括垂直和水平设置以限定多个像素区域（P)的选通线16和数据线 17、在选通线16和数据线17的各个交叉处形成的开关元件TFT (T)、以及在像素区域（P) 上形成的像素电极18。
[0010] 滤色器基板5和阵列基板10通过在图像显示区域的边缘处形成的密封剂(未示 出）以相面对的方式附接，以形成液晶面板，滤色器基板5和阵列基板10的附接是通过在滤 色器基板5或阵列基板10上形成的附接键（attachment key)来进行的。
[0011] 如上所述的IXD轻便并且具有低功耗，因此，IXD受到很多关注，但IXD是光接收 设备，而不是光发射设备，其在亮度、对比度、视角等方面具有技术局限性。因此，正在积极 开发能够克服这些缺点的新型显示设备。
[0012] 有机发光二极管（0LED)，作为新型平板显示设备之一，是自发光的，并且与IXD相 t匕，其具有良好的视角和对比度，且因为其不需要背光，其能够形成得更轻和更薄。而且， 0LED在功耗上具有优势。此外，0LED能够用低DC电压驱动，并具有快的响应速度，并且0LED 尤其在制造成本上具有优势。
[0013] 最近，对于增加0LED显示设备的尺寸的研究在积极进行，为了实现这种大型0LED 显示设备，需要开发一种能够确保恒定的电流特性以确保稳定操作和耐用性的晶体管作为 OLED的驱动晶体管。
[0014] 用于如上所述的IXD的非晶硅薄膜晶体管（TFT)可在低温工艺中制造，但是具有 非常低的迁移率，并且不能满足恒定电流偏置条件。同时，多晶硅TFT具有高迁移率，并且 满足恒定电流偏置条件，但是不能确保均匀特性，使得难以具有大的面积，并且需要高温工 艺。
[0015] 因此，正在开发包括由氧化物半导体形成的有源层的氧化物TFT。这里，当氧化物 半导体应用到传统的底栅型TFT时，在蚀刻源极和漏极期间，该氧化物半导体被损害。这可 使氧化物半导体变性（denature )。
[0016] 图2是示意地示出相关技术的氧化物薄膜晶体管（TFT)的结构的截面图。
[0017] 如图2所示，相关技术的氧化物TFT包括形成在基板10上的栅极21和栅绝缘层 15、以及形成在栅绝缘层15上且由氧化物半导体材料制成的有源层24。
[0018] 之后，源极22和漏极23形成在有源层24上。这里，当对源极22和漏极23进行 沉积和蚀刻时，下部的有源层24 (特别是，A部分的背沟道（back channel)区）可能被损害 从而变性。这可能会导致设备的可靠性的问题。
[0019] 也就是说，由于由氧化物半导体材料制成的有源层在源极和漏极蚀刻期间相对于 湿法蚀刻不具有选择性，所以通常采用干法蚀刻。近来，正在尝试具有改进的选择性的湿法 蚀刻，但由于部分蚀刻而引起器件特性的劣化，这是由于低的均匀性造成的。
[0020] 当采用湿法蚀刻时，由于氧化物半导体易受蚀刻剂损害的属性，造成有源层 的损耗或损害。即使当采用干法蚀刻形成源极和漏极时，由于氧化物半导体的后溅射 (back-sputtering)和缺氧（oxygen deficiency),使得有源层变性。
[0021] 具体地，考虑到与氧化物半导体的接触电阻，当应用钥（Mo)基金属形成源极和漏 极时，难以开发相对于易于受酸损害的氧化物半导体具有选择性的蚀刻剂。
[0022] 因此，由于氧化物半导体的环境敏感性以及氧化物半导体一旦曝光时经过后处理 的急剧劣化，必须应用蚀刻阻挡结构。但是，这可能增加工艺和掩模的数量，导致大规模生 产的减少。


【发明内容】

[0023] 本公开的目的是提供一种使用非晶氧化锌半导体作为有源层的氧化物薄膜晶体 管（TFT)及其制造方法。
[0024] 本公开的另一目的是提供一种能够无需附加工艺而防止图案化源极和漏极时可 能造成的对有源层的损害、并且通过应用双(两个）钝化层结构提高器件的稳定性和可靠性 的氧化物TFT及其制造方法。
[0025] 本公开的实施方式的附加特征和优点将在下面的描述中描述且将从描述中部分 地显现，或者可以通过本公开的实施方式的实践来了解。通过书面的说明书及其权利要求 以及附图中特别指出的结构将实现和获得本公开的实施方式的目的和其他优点。
[0026] 为了实现上述目的和优点，本发明采用一种薄膜晶体管，该薄膜晶体管包括：由第 一导电膜制成的栅极；形成在栅极上的栅绝缘层；形成在栅绝缘层上的有源层，所述有源 层由具有锌基氧化物的氧化物半导体制成；形成在有源层上的源极和漏极；形成在源极和 漏极上以及布置在源极和漏极之间的有源层上的下钝化层，该下钝化层由包括氧化物的绝 缘层制成；形成在下钝化层上的上钝化层，该上钝化层由比下钝化层具有更高的密度的绝 缘层制成。
[0027] 另外，本发明可采用一种薄膜晶体管，该薄膜晶体管包括：由具有锌基氧化物的氧 化物半导体制成的有源层；形成在有源层上的源极和漏极；形成在布置在源极和漏极之间 的有源层上的栅绝缘层；由第一导电膜制成且形成在栅绝缘层上的栅极；形成在源极和漏 极上以及布置在源极和漏极之间的有源层上的下钝化层，该下钝化层由包括氧化物的绝缘 层制成；形成在下钝化层上的上钝化层，该上钝化层由比下钝化层具有更高的密度的绝缘 层制成。
[0028] 源极和漏极包括由第二导电膜制成且形成在有源层上的第一源极和第一漏极，以 及由第三导电膜制成且形成在第一源极和第一漏极上的第二源极和第二漏极。
[0029] 所述薄膜晶体管进一步包括通过氧化第二导电膜形成的原位（in-situ)保护层， 所述保护层形成在除源极和漏极之外的区域上。
[0030] 第一源极和第一漏极包括Ti、Ti合金、Mo和Mo合金中的至少一种，第二源极和第 二漏极包括Cu、Ag和Mo中的至少一种。
[0031] 下钝化层包括TiOx、TaOx、AlOx和SiOx中的至少一种。如上所述，根据一个示例 性实施方式的氧化物薄膜晶体管及其制造方法可提供优良的均匀性，且由于采用非晶氧化 锌半导体作为有源层而可应用于大型显示装置。
[0032] 因为在图案化源极和漏极的过程中氧化物半导体没有被损害，所以根据一个示例 性实施方式的氧化物薄膜晶体管及其制造方法可确保稳定的和优良的器件特性。
[0033] 根据一个示例性实施方式的氧化物薄膜晶体管及其制造方法可通过借助双层源 极和漏极的使用而适当地选择下层来最小化接触电阻，且当Ti被用于形成源极和漏极的 下层时通过将Ti氧化为TiO并使用氧化后的TiO作为原位保护层来简化工艺。
[0034] 根据一个示例性实施方式的氧化物薄膜晶体管及其制造方法可通过在双层源极 和漏极上形成包括用于克服缺陷的下层和用于最小化外部影响的上层的双钝化层结构来 提供器件的改进的稳定性和可靠性。
[0035] 根据一个示例性实施方式的氧化物薄膜晶体管及其制造方法由于不包含用于图 案化蚀刻阻挡块的掩模工艺，可通过简化工艺和降低器件尺寸来提供改进的器件性能。
[0036] 应当理解，上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要 求保护的实施方式的进一步解释。

【专利附图】

【附图说明】
[0037] 附图被包括以提供对本公开的进一步的理解，并结合到本说明书中且构成本说明 书的一部分，附图示出了本公开的实施方式，且与描述一起用于解释本公开的原理。
[0038] 附图中：
[0039] 图1是示意地示出相关技术的液晶显示（IXD)设备的分解透视图；
[0040] 图2是示意地示出相关技术的氧化物薄膜晶体管（TFT)的结构的截面图；
[0041] 图3是示意地示出根据本公开的第一示例性实施方式的氧化物TFT的结构的截面 图；
[0042] 图4A到4F是顺序地示出图3中的根据本公开的第一示例性实施方式所例示的氧 化物TFT的制造工艺的截面图；
[0043] 图5是示意地示出根据本公开的第二示例性实施方式的氧化物TFT的结构的截面 图；
[0044] 图6A到6G是顺序地示出图5中的根据本公开的第二示例性实施方式所例示的氧 化物TFT的制造工艺的截面图；
[0045] 图7是示意地示出根据本公开的第三示例性实施方式的氧化物TFT的结构的截面 图；以及
[0046] 图8A到8G是顺序地示出图7中的根据本公开的第三示例性实施方式所例示的氧 化物TFT的制造工艺的截面图。

【具体实施方式】
[0047] 现在将参照附图描述根据本公开的示例性实施方式的氧化物薄膜晶体管（TFT)及 其制造方法，从而本公开所属领域的技术人员能够容易地实施本公开。
[0048] 本公开的优点和特征以及实现其的方法通过下面参考附图详细描述的示例性实 施方式将被显而易见地理解。然而，本公开不应被理解为受限于示例性实施方式，而是可以 以各种形式实施。例示本公开的示例性实施方式仅仅是为了全面描述本公开并且提供本公 开的示例性实施方式仅仅是为了帮助本领域技术人员理解本公开的范围。本公开仅由权利 要求限定。贯穿说明书的相同/相似的符号或数字指代相同/相似的部件。为了清楚地理 解本说明书，附图中的层和区域的尺寸以及相对大小被夸大了。
[0049] 术语"元件或层位于/形成在另一元件或层上"不仅可表示元件或层位于另一元 件或层上，还可表示元件或层位于另一元件或层上，且二者之间插入有另一层或元件。另一 方面，术语"元件或层直接位于…上"指的是没有另一元件或层插入在它们之间。
[0050] 可使用如图所示的空间相对术语"之下或下方"、"下部"、"之上"、"上部"以便于容 易地描述一个元件或多个部件与另一元件或多个部件之间的关系。所述空间相对术语应理 解为除图中所示的方向以外包括元件在使用或操作中的不同方向的术语。例如，如果图中 所示的元件被翻转，被描述为在一个元件"之下"或"下方"的另一元件可位于该另一元件 "之上"。因此，示例性术语"之下"或"下方"将涵盖"之下"和"之上"。
[0051] 本文所用的术语仅仅是示例性的，而不是被理解为对本公开的限制。除非上下文 中另有明显说明，否则此说明书中单数形式的表述将涵盖复数形式的表述。这里所使用的 术语"包含"、"包括"和/或"具有"应该被理解为它们旨在表示说明书中公开的几个部件 或几个步骤、几个操作和/或元件的存在或添加。
[0052] 图3是示意地示出根据本公开的第一示例性实施方式的氧化物TFT的结构的截面 图。这里示意地例示了使用非晶氧化锌半导体作为有源层的氧化物TFT的结构。
[0053] 如图3所示，根据本公开的第一示例性实施方式的氧化物TFT可包括在预定基板 110上形成的栅极121、在栅极121上形成的栅绝缘层115a、由非晶氧化锌半导体制成且形 成在栅绝缘层115a上的有源层124、以及与有源层124的预定区域电连接的源极122和漏 极 123。
[0054] 这里，根据第一示例性实施方式的氧化物TFT可具有拥有双层结构的源极122和 漏极123。这可防止在图案化源极122和漏极123的过程中可能导致的对非晶氧化锌半导 体、即有源层124的损害，并最小化有源层124与源极122和漏极123之间的接触电阻。
[0055] 也就是说，根据第一示例性实施方式的源极122和漏极123可包括形成在上层的 第二源极122b和第二漏极123b，由诸如铜（Cu)、金（Au)、钥（Mo)等不论与非晶氧化锌半导 体的接触电阻如何均具有低的电阻率的金属制成；以及形成在与有源层124接触的下层的 第一源极122a和第一漏极123a，由诸如钛（Ti)、钛（Ti)合金(例如钥钛（MoTi))、钥（Mo)等 在湿法蚀刻期间均相对于第二源极122b和第二漏极123b具有选择性且相对于非晶氧化锌 半导体具有低的接触电阻的金属制成。
[0056] 这里，可通过最小化需要通过干法蚀刻处理的金属的厚度来最小化在干法蚀刻第 一源极122a和第一漏极123a的过程中可能导致的对有源层124的损害。
[0057] 这里，在例如根据本公开的第一示例性实施方式的氧化物TFT中，有源层可使用 非晶氧化锌（ZnO)半导体来形成以满足高迁移率和恒定电流测试条件并确保均匀特性，具 有可应用于大型显示器的优点。
[0058] 氧化锌（ZnO)是一种能够根据氧的含量来实现导电性、半导体特性、以及电阻率三 种属性的材料，所以，采用非晶氧化锌半导体材料作为有源层的氧化物TFT可应用于包括 IXD设备和0LED设备的大型显示器。
[0059] 另外，近来，很多兴趣和活动都关注于透明电子电路，在这种情况下，由于采用非 晶氧化锌半导体材料作为有源层的氧化物TFT具有高的迁移率并可在低温下制造，因而其 可用于透明电子电路。
[0060] 具体地，在根据本公开的第一示例性实施方式的氧化物TFT中，可利用通过在ZnO 中包含诸如铟（In)、镓（Ga)等的重金属而获得的a-IGZ0半导体来形成有源层。
[0061] a-IGZ0半导体是透明的，允许可见光从其透射，并且使用a-IGZ0半导体制造的氧 化物TFT具有Ι-lOOcmVVs的迁移率，与非晶硅TFT相比呈现出高的迁移率。
[0062] 另外，由于a-IGZ0半导体具有宽的带隙，所以其可用于制造具有高色纯度的UV发 光二极管（LED)、白色LED以及其它部件，而且，因为a-IGZ0半导体在低温下进行处理，所以 能够用于生产轻和柔性的产品。
[0063] 此外，由于使用a-IGZ0半导体制成的氧化物TFT呈现出与非晶硅TFT类似的均匀 特性，所以其可有利地具有像非晶硅薄膜晶体管一样的简单部件结构，并且可应用于大型 显示器。
[0064] 在具有这些特性的根据第一示例性实施方式的氧化物TFT中，可通过在溅射期间 控制反应气体中的氧浓度来调整有源层124的载流子浓度。这可允许调整TFT的器件特性。 作为一个示例，可采用在1-10%的氧浓度的条件下沉积的a-IGZ0半导体形成有源层124。 [0065] 由于根据第一示例性实施方式的上述的氧化物TFT具有形成为具有两层以上的 多层结构的源极122和漏极123,所以可选择具有低电阻率的材料作为上层金属，不论与 a-IGZ0半导体的接触电阻如何，且下层可形成为薄层。这可导致最小化干法蚀刻对氧化物 半导体造成的损害。
[0066] 这里，即使源极122和漏极123形成为多层结构，也不可能完全防止对氧化物半导 体的损害。可能依然存在由于对有源层124的一部分的损害导致缺陷的可能性。
[0067] 因此，在根据第一示例性实施方式的氧化物TFT中，可通过表面处理稳定缺陷区 域，而且可使用上钝化层稳定缺陷层。为了克服或修复缺陷区域，可形成双(两个）钝化层。 可沉积下钝化层115b以克服缺陷，且可沉积上钝化层115c以最小化外部影响。
[0068] 也就是说，下钝化层115b可由包含氧(优选地，等于或大于ΙΕ+20/cm2)和少量的氢 (优选地，等于或小于ΙΕ+20/cm 2)的绝缘膜形成，用于治疗（cure)在图案化第一源极122a 和第一漏极123a时由于干法蚀刻而经受缺氧的背沟道区。作为一个示例，下钝化层115b 可包括ΜΟχ，诸如Ti0x、Ta0x、A10x等，或SiOx。这里，为了形成多孔绝缘层，沉积温度可优 选为250°C以下。例如，下钝化层115b可在100°C -250° °C温度下被沉积为具有ΙΟΑ-ΙΟΟΑ 的厚度。在上述条件下沉积下钝化层115b之后，可进一步在20(TC -30(TC温度下执行热处 理。
[0069] 上钝化层115c可为将TFT完全与外部环境阻断开的层，且可实现为包含Si02的 高密度层。
[0070] 在下文中，将参照附图详细描述根据第一示例性实施方式的具有该配置的氧化物 TFT的制造方法。
[0071] 图4A到4F是顺序地示出图3中根据本公开的第一示例性实施方式所例示的氧化 物TFT的制造工艺的截面图。
[0072] 如图4A所示，在由透明绝缘材料制成的基板110上可形成预定的栅极121。
[0073] 在此情况下，可在低温下沉积应用于氧化物TFT的非晶氧化锌复合半导体，因此 可以使用诸如塑料基板、钠钙玻璃等的可应用于低温工艺的基板110。另外，由于氧化物半 导体呈现非晶特性，所以可用于在大型显示设备中采用的基板。
[0074] 可通过在基板110的整个表面上沉积第一导电膜并通过光刻工艺(第一掩模工艺） 选择性地图案化第一导电膜来形成栅极121。
[0075] 这里，第一导电膜可由诸如铝（A1)、铝合金、钨（W)、铜（Cu)、镍（Ni)、铬（Cr)、钥 (Mo)、钛（Ti)、钼（Pt)、钽（Ta)等的低电阻率不透明导电材料制成。第一导电膜也可由诸如 氧化铟锡（ΙΤ0)、氧化铟锌（ΙΖ0)等的透明导电材料制成。另外，第一导电膜可具有通过堆 叠两种或更多种导电材料形成的多层结构。
[0076] 接着，如图4B所示，可在其上形成有栅极121的基板110的整个表面上形成由诸 如氮化硅膜（SiNx)、二氧化硅膜（Si0 2)等的无机绝缘层或诸如氧化铪（Hf)或氧化铝的高电 介质氧化膜形成的栅绝缘层115a。
[0077] 可通过化学气相沉积（CVD)或等离子体增强化学气相沉积（PECVD)形成栅绝缘层 115a〇
[0078] 可在其上形成有栅绝缘层115a的基板110的整个表面上形成由非晶氧化锌半导 体制成的非晶氧化锌半导体层，接着，通过光刻工艺(第二掩模工艺）对非晶氧化锌半导体 层进行图案化，以在栅极121的上侧形成由非晶氧化锌半导体制成的有源层124。
[0079] 这里，可通过溅射诸如氧化镓（Ga203)、氧化铟（Ιη 203)和氧化锌（ZnO)的复合靶来 形成非晶氧化锌复合半导体，尤其是a-IGZ0半导体。另外，诸如CVD或原子层沉积（ALD) 的化学沉积可以是可用的。这里，本公开可不限于a-IGZ0半导体。有源层124可由诸如 MaMbMcOd (Ma、Mb、Mc :金属）的氧化物半导体来制成。
[0080] 另外，a-IGZ0半导体可使用分别含有原子比例为1:1:1、2:2 :1、3:2:1和4:2:1等 的镓、铟和锌的复合氧化物靶，形成非晶氧化锌半导体层。
[0081] 通过在用于形成非晶氧化锌半导体层的溅射期间控制反应气体中的氧浓度，可允 许根据第一示例性实施方式的氧化物TFT调整有源层124的载流子浓度。这里，在1%到 10%的氧浓度的条件下，可确保均匀的器件特性。
[0082] 如图4C所示，可在其上具有有源层124的基板110的整个表面上顺序地形成第二 导电膜120及第三导电膜130。
[0083] 第二导电膜120可由诸如钛、钛合金(例如钥钛)、钥等的金属制成，该金属在用于 形成下第一源极和下第一漏极的湿法蚀刻时相对于上第二源极和上第二漏极具有选择性， 且相对于非晶氧化锌半导体具有低的接触电阻。第二导电膜120还可具有多层结构，其中 至少一个另一导电材料被堆叠在诸如钛、钥钛、钥等的金属上。
[0084] 这里，根据第一示例性实施方式的第二导电膜120可具有大约在50A至200A的范 围内的厚度，而采用干法蚀刻时具有大约在50A至300人的范围内的厚度。因此，可最小化由 干法蚀刻造成的对氧化物半导体的损害。
[0085] 另外，由于第三导电膜130形成上第二源极和上第二漏极，该第三导电膜130可由 诸如铜（Cu)、金（Au)、钥（Mo)等的金属制成，这些金属中的每一个均具有低电阻率，而不论 与非晶氧化锌半导体的接触电阻如何。
[0086] 这里，在其上形成有有源层124的基板110上沉积第二导电膜120之前，可执行诸 如氧等离子体处理的预定表面处理。这是为了当钛被选择作为第二导电膜120时因为钛的 强氧化性而向非晶氧化锌半导体的表面提供额外的氧。
[0087] 如图4D所示，可通过光刻工艺(第三掩模工艺）选择性地图案化第三导电层130， 从而在第二导电膜120上形成由第三导电膜130形成的第二源极122b和第二漏极123b。
[0088] 这里，对第三导电膜130的蚀刻可以是适合于大规模和均匀性的湿法蚀刻。
[0089] 通过对下第二导电膜120进行选择性图案化，可形成由第二导电膜120形成的第 一源极122a和第一漏极123a。这里，对第二导电膜120的蚀刻可以是干法蚀刻。如上所 述，由于第二导电膜120形成得薄，大约在50A-300A的范围内，所以可最小化由干法蚀刻导 致的对氧化物半导体的损害。
[0090] 如图4E所示，在其上形成有源极122和漏极123的基板110的整个表面上，可形 成下钝化层115b，用于治疗由干法蚀刻第二导电膜120导致的对有源层124的背沟道的损 害。
[0091] 也就是说，如上所述，下钝化层115b可由包含氧(优选地，等于或大于ΙΕ+20/cm2) 和少量的氢(优选地，等于或小于ΙΕ+20/cm 2)的绝缘膜形成，用于治疗在图案化第一源极 122a和第一漏极123a时由于干法蚀刻而经受缺氧的背沟道区。作为一个示例，绝缘膜可包 括 ΜΟχ (M :金属），诸如 TiOx、TaOx、AlOx 等，或 SiOx。
[0092] 这里，为了形成多孔绝缘层，沉积温度可优选为250°C以下。作为一个示例，下钝化 层115b可在100°C _250°C温度下形成为具有10A-100A的厚度。在上述条件下沉积下钝化 层115b之后，可进一步在200°C -300°C温度下针对下钝化层115b执行热处理。
[0093] 如图4F所示，上钝化层115c可形成在其上具有下钝化层115b的基板110的整个 表面上，以将TFT与外部环境完全阻断开。
[0094] 这里，上钝化层115c可由包含Si02的高密度膜形成。
[0095] 因此，根据第一示例性实施方式的氧化物TFT可具有双层结构的钝化层115b和 115c，以克服或修复缺陷区域。
[0096] 同时，当源极和漏极的下层由Ti形成时，它可被氧化成要用作原位保护层的TiO。 这可在简化工艺和最小化接触电阻方面具有优势。将根据本公开的第二示例性实施方式对 此进行详细描述。
[0097] 图5是示意地示出根据本公开的第二示例性实施方式的氧化物TFT的结构的截面 图。除了源极和漏极的下层由Ti形成并氧化成要用作原位保护层的TiO之外，根据第二示 例性实施方式的氧化物TFT可包括与根据第一示例性实施方式的氧化物TFT相同的部件。
[0098] 如图5所示，根据本公开的第二示例性实施方式的氧化物TFT可包括形成在预定 基板210上的栅极221、形成在栅极221上的栅绝缘层215a、由非晶氧化锌半导体制成且形 成在栅绝缘层215a上的有源层224、以及与有源层224的预定区域电连接的源极222和漏 极 223。
[0099] 这里，与根据第一示例性实施方式的氧化物TFT相同，在根据本公开的第二示例 性实施方式的氧化物TFT中，有源层可使用非晶氧化锌（ZnO)半导体来形成以满足高迁移 率和恒定电流测试条件并确保均匀特性，具有可应用于大型显示器的优点。
[0100] 在根据本公开的第二示例性实施方式的氧化物TFT中，可利用通过在ZnO中包含 诸如铟（In)、镓（Ga)等的重金属而获得的a-IGZO半导体形成有源层224。
[0101] 在具有上述特性的根据第二示例性实施方式的氧化物TFT中，可通过在溅射期间 控制反应气体中的氧浓度来调整有源层224的载流子浓度。这可允许调整TFT的器件特性。 作为一个示例，有源层224可使用在1%-10%氧浓度的条件下沉积的a-IGZ0半导体来形成。
[0102] 这里，根据第一示例性实施方式的氧化物TFT可包括形成为具有双层结构的源极 222和漏极223,以防止在图案化源极222和漏极223的过程中可能导致的对非晶氧化锌半 导体、即有源层224的损害，并最小化有源层224与源极222和漏极223之间的接触电阻。
[0103] 也就是说，与第一示例性实施方式相同，根据第二示例性实施方式的源极222和 漏极223可包括形成在上层的第二源极222b和第二漏极223b，由诸如铜（Cu)、金（Au)、钥 (Mo)等不论与非晶氧化锌半导体的接触电阻如何均具有低的电阻率的金属制成；以及形成 在与有源层124接触的下层的第一源极122a和第一漏极123a，由诸如钛（Ti)、钛（Ti)合金 (例如钥钛（MoTi))、钥（Mo)等在湿法蚀刻期间均相对于第二源极222b和第二漏极223b具 有选择性且相对于非晶氧化锌半导体具有低的接触电阻的金属制成。
[0104] 由于根据第二示例性实施方式的上述的氧化物TFT包括形成为具有两层以上的 多层结构的源极222和漏极223,所以可选择低电阻率的材料作为上层金属，不论与a-IGZ0 半导体的接触电阻如何。当源极222和漏极223的下层由Ti形成时，Ti可被氧化成用作 原位保护层215的TiO。
[0105] 为了克服或修复缺陷区域，可沉积双(两个)钝化层。可沉积下钝化层215b以克服 缺陷，且可沉积上钝化层215c以最小化外部影响。
[0106] 也就是说，下钝化层215b可由包含氧(优选地，等于或大于ΙΕ+20/cm2)和少量的 氢(优选地，等于或小于ΙΕ+20/cm 2)的绝缘膜形成，用于治疗经受缺氧的背沟道区。作为一 个示例，下钝化层215b可包括M0x，诸如Ti0x、Ta0x、A10x等，或SiOx。这里，为了形成多孔 绝缘层，沉积温度可优选为250°C以下。例如，下钝化层215b可在100°C _250°C温度下被沉 积为具有10A-100A的厚度。在上述条件下沉积下钝化层215b之后，可在200°C -300°C温度 下进一步执行热处理。
[0107] 上钝化层215c可为将TFT与外部环境完全阻断开的层，且可实现为包含Si02的 高密度层。
[0108] 在下文中，将参照附图详细描述根据第二示例性实施方式的具有该配置的氧化物 TFT的制造方法。
[0109] 图6A到6G是顺序地示出图5中根据本公开的第二示例性实施方式所例示的氧化 物TFT的制造工艺的截面图。
[0110] 如图6A所示，在由透明绝缘材料制成的基板210上可形成预定的栅极221。
[0111] 在此情况下，应用于氧化物TFT的非晶氧化锌复合半导体可在低温下被沉积，因 此可以使用诸如塑料基板、钠钙玻璃等的可应用于低温工艺的基板210。另外，由于复合半 导体呈现非晶特性，所以可用于在大型显示设备中采用的基板210。
[0112] 可通过在基板210的整个表面上沉积第一导电膜并通过光刻工艺(第一掩模工艺） 选择性地图案化第一导电膜来形成栅极221。
[0113] 这里，第一导电膜可由诸如铝（A1)、铝合金、钨（W)、铜（Cu)、镍（Ni)、铬（Cr)、钥 (Mo)、钛（Ti)、钼（Pt)、钽（Ta)等的低电阻率不透明导电材料制成。第一导电膜也可由诸如 氧化铟锡（ΙΤ0)、氧化铟锌（ΙΖ0)等的透明导电材料制成。第一导电膜也可具有通过堆叠两 种或更多种导电材料形成的多层结构。
[0114] 接着，如图6B所示，可在其上形成有栅极221的基板210的整个表面上形成由诸 如氮化硅膜（SiNx)、二氧化硅膜（Si0 2)等的无机绝缘层或诸如氧化铪（Hf)或氧化铝的高电 介质氧化膜形成的栅绝缘层215a。
[0115] 可在其上形成有栅绝缘层215a的基板210的整个表面上形成非晶氧化锌半导体 层，接着，通过光刻工艺(第二掩模工艺）选择性地图案化非晶氧化锌半导体层，以在栅极 221的上侧形成由非晶氧化锌半导体制成的有源层224。
[0116] 这里，可通过溅射诸如氧化镓（Ga203)、氧化铟（Ιη 203)和氧化锌（ZnO)的复合靶来 形成非晶氧化锌复合半导体，尤其是a-IGZO半导体。另外，诸如CVD或原子层沉积（ALD)的 化学沉积可以是可用的。这里，本公开可不限于氧化物复合半导体。有源层224可由诸如 MaMbMcOd (Ma、Mb、Mc :金属）的氧化物半导体来形成。
[0117] 另外，a-IGZO半导体可使用分别含有原子比例为1:1:1、2:2:1、3 :2:1和4:2:1等 的镓、铟和锌的复合氧化物靶，形成非晶氧化锌半导体层。
[0118] 通过在用于形成非晶氧化锌半导体层的溅射期间控制反应气体中的氧浓度，可允 许根据第二示例性实施方式的氧化物TFT调整有源层224的载流子浓度。这里，在1%_10% 的氧浓度的条件下，可确保均匀的器件特性。
[0119] 如图6C所示，可在其上具有有源层224的基板210的整个表面上形成第二导电膜 220及第三导电膜230。
[0120] 第二导电膜220可由钛制成，其在用于形成下第一源极和下第一漏极的湿法蚀刻 时相对于上第二源极和上第二漏极具有选择性，且相对于非晶氧化锌半导体具有低的接触 电阻。第二导电膜220还可具有多层结构，其中至少一个另一导电材料堆叠在钛上。
[0121] 这里，根据第一示例性实施方式的第二导电膜220可具有大约在50人至200A的范 围内的厚度。
[0122] 另外，由于第三导电膜230形成上第二源极和上第二漏极，该第三导电膜230可使 用诸如铜（Cu)、金（Au)、钥（Mo)等的金属，这些金属中的每一个均具有低的电阻率，而不论 与非晶氧化锌半导体的接触电阻如何。
[0123] 这里，在其上形成有有源层224的基板210上沉积第二导电膜220之前，可执行诸 如氧等离子体处理的预定表面处理。这是为了当钛被选择作为第二导电膜220时因为钛的 强氧化性而向非晶氧化锌半导体的表面提供额外的氧。
[0124] 如图6D所示，可通过光刻工艺(第三掩模工艺）选择性地图案化第三导电层230， 从而在第二导电膜220上形成由第三导电膜230形成的第二源极222b和第二漏极223b。
[0125] 这里，对第三导电膜230的蚀刻可以是适合于大规模和均匀性的湿法蚀刻。
[0126] 如图6E所示，当采用钛作为第二导电膜220时，在对第三导电膜230进行湿法蚀 刻后，暴露的第二导电膜220可在含氧气氛下通过氧等离子体处理或预定热处理被氧化成 TiO,形成由TiO制成的原位保护层215。
[0127] 这里，位于有源层224上的原位保护层215可保护有源层224的背沟道。其上设 置有第二源极222b和第二漏极223b的第二导电膜220可形成与原位保护层215隔开的第 一源极222a和第一漏极223a。
[0128] 因此，当源极222和漏极223的下层由钛形成时，钛可被氧化成要用作原位保护层 215的TiO。这可造成工艺的简化和接触电阻的最小化。
[0129] 也就是说，当钛被用作第二导电膜220时，钛在室温下被氧化的程度可为 Λ H=-940KJ/mol，其是锌在室温下被氧化的程度（?350KJ/mol)的2. 5倍。因此，非晶氧化 锌半导体在有源层224的与第一源极222a和第一漏极223a接触的源区和漏区上可转变成 导体。这可最小化接触电阻，从而改善器件性能。
[0130] 如图6F所示，可在其上形成有源极222和漏极223的基板210的整个表面上形成 下钝化层215b，用于治疗对有源层224的背沟道的损害。
[0131] 也就是说，如上所述，下钝化层215b可由包含氧(优选地，等于或大于ΙΕ+20/cm2) 和少量的氢(优选地，等于或小于ΙΕ+20/cm 2)的绝缘膜形成，用于治疗经受缺氧的背沟道 区。作为一个示例，下钝化层215b可由诸如Ti0x、Ta0x、A10x等的ΜΟχ (M:金属）或SiOx 制成。
[0132] 这里，为了形成多孔绝缘层，沉积温度可优选为250°C以下。作为一个示例，下钝化 层215b可在100°C _250°C温度下被沉积为具有10A至100A的厚度。在上述条件下沉积下钝 化层215b之后，可进一步在200°C -300°C温度下执行热处理。
[0133] 如图6G所示，上钝化层215c可形成在其上具有下钝化层215b的基板210的整个 表面上，以将TFT与外部环境完全阻断开。
[0134] 这里，上钝化层215c可由包含Si02的高密度膜形成。
[0135] 同时，双层钝化结构可应用于共面TFT和底栅型TFT。将根据本公开的第三示例性 实施方式对此进行详细描述。
[0136] 图7是示意地示出根据本公开的第三示例性实施方式的氧化物TFT的结构的截面 图，其例示了具有自对准共面结构的氧化物TFT。
[0137] 如图7所示，根据第三示例性实施方式的氧化物TFT可包括在预定基板310上的 缓冲层311，形成在缓冲层311上且由非晶氧化锌半导体制成的有源层324,形成在有源层 324上且其间插入有栅绝缘层311a的栅极321，形成在有源层324上且与有源层324的预 定区域、即源区324a和漏区324b电连接的源极322和漏极323。
[0138] 这里，附图标记324c表示由上部栅极321限定以形成源区324a和漏区324b之间 的导电沟道的沟道区。
[0139] 这里，在根据本公开的第三示例性实施方式的氧化物TFT中，与根据第一和第二 示例性实施方式的氧化物TFT相同，有源层324可使用非晶氧化锌（ZnO)半导体来形成以 满足高迁移率和恒定电流测试条件并确保均匀特性，具有可应用于大型显示器的优点。
[0140] 在根据本公开的第三示例性实施方式的氧化物TFT中，可利用通过在ZnO中包含 诸如铟（In)、镓（Ga)等的重金属而获得的a-IGZO半导体来形成有源层324。
[0141] 在具有上述特性的根据第三示例性实施方式的氧化物TFT中，可通过在溅射期间 控制反应气体中的氧浓度来调整有源层324的载流子浓度。这可允许调整TFT的器件特性。 作为一个示例，可使用在1%_1〇%氧浓度条件下沉积的a-IGZO半导体来形成有源层324。
[0142] 由于根据第三示例性实施方式的氧化物TFT可采用栅极321及源极322和漏极 323位于有源层324上的共面结构，所以可防止在蚀刻源极322和漏极323时可能导致的对 有源层324的沟道区324c的损害，以确保优良的器件特性。
[0143] 这里，共面的氧化物TFT可具有偏移区，其被定义为有源层324的源区324a和漏 区324b之间的接触区，且源极322和漏极323与栅极321隔开预定距离。在这种情况下， 由于偏移区作为相比接触区具有更高电阻的电阻区域，所以可能呈现不稳定的器件特性。
[0144] 根据第三示例性实施方式的氧化物TFT可采用共面结构，且在图案化栅极321的 过程中可通过干法蚀刻过蚀刻（over-etch)有源层324,使得包括偏移区的源区324a和漏 区324b导电，从而实现稳定的器件特性。这里，本公开可并不限于此。使相应的区域导电 可通过保留（留下）栅绝缘层315a的一部分然后在图案化源极322和漏极323的过程中移 除保留的（留下的）的栅绝缘层315a来实现。这在防止图案化源极322和漏极323时使得 已响应于完全移除栅绝缘层315a而变得导电的区域再次导电的风险方面可具有优势。
[0145] 根据第三示例性实施方式的氧化物TFT可包括具有双层结构的源极322和漏极 323,以最小化有源层324与源极322和漏极323之间的接触电阻。
[0146] 也就是说，与第一和第二示例性实施方式相同，根据第三示例性实施方式的源极 322和漏极323可包括形成在上层的第二源极322b和第二漏极323b，由诸如铜（Cu)、金 (Au)、钥（Mo)等不论与非晶氧化锌半导体的接触电阻如何均具有低的电阻率的金属制成； 以及形成在与有源层324接触的下层的第一源极322a和第一漏极323a，由诸如钛（Ti)、钛 (Ti)合金(例如钥钛（MoTi))、钥（Mo)等在湿法蚀刻期间均相对于第二源极322b和第二漏 极323b具有选择性且相对于非晶氧化锌半导体具有低的接触电阻的金属制成。
[0147] 为了克服或修复缺陷区域，可沉积双(两个)钝化层。可沉积下钝化层315b以克服 缺陷，且可沉积上钝化层315c以最小化外部影响。
[0148] 这里，根据第三示例性实施方式的共面型氧化物TFT的背沟道区可通过栅绝缘 层315a进行保护，而与第一和第二示例性实施方式相似，下钝化层315b可由包含氧(优选 地，等于或大于ΙΕ+20/cm 2)和少量的氢(优选地，等于或小于ΙΕ+20/cm2)的绝缘膜形成，用 于治疗背沟道区。作为一个示例，下钝化层315b可包括M0x，诸如TiOx、TaOx、AlOx等，或 SiOx。这里，为了形成多孔绝缘层，沉积温度可优选为250°C以下。例如，下钝化层315b可 在100°C _250°C温度下被沉积为具有丨〇A-IO〇A的厚度。在上述条件下沉积下钝化层315b 之后，可进一步在200°C -30(TC温度下执行热处理。
[0149] 上钝化层315c可为将TFT与外部环境完全阻断开的层，且可实现为包含Si02的 高密度层。
[0150] 在下文中，将参照附图详细描述根据第三示例性实施方式的具有该配置的氧化物 TFT的制造方法。
[0151] 图8A到8G是顺序地示出图7中根据本公开的第三示例性实施方式所例示的氧化 物TFT的制造工艺的截面图。
[0152] 如图8A所示，可在由透明绝缘材料制成的基板310上沉积诸如非晶氧化锌半导体 的预定氧化物半导体，随后通过光刻工艺(第一掩模工艺）选择性地图案化该预定氧化物半 导体，以在基板310上形成由氧化物半导体制成的有源层324。
[0153] 在基板310上沉积氧化物半导体之前，可在基板310上形成缓冲层311。
[0154] 这里，缓冲层311可用来防止存在于基板310中的诸如钠等的杂质在如热处理的 工艺期间渗透入上层。在本公开中，由于使用氧化物半导体形成有源层324,所以缓冲层 311也可被移除。
[0155] 在这种情况下，应用于氧化物TFT的氧化物半导体可在低温下被沉积，因此可以 使用诸如塑料基板、钠钙玻璃等的可应用于低温工艺的基板110。另外，由于氧化物半导体 呈现非晶特性，所以可用于在大型显示设备中采用的基板110。
[0156] 这里，可通过溅射诸如氧化镓（Ga203)、氧化铟（Ιη203)和氧化锌（ZnO)的复合靶来 形成非晶氧化锌复合半导体，尤其是a-IGZO半导体。另外，诸如CVD或原子层沉积（ALD)的 化学沉积可以是可用的。这里，本公开可不限于氧化物复合半导体。有源层324可由诸如 MaMbMcOd (Ma、Mb、Mc :金属）的氧化物半导体来制成。
[0157] 另外，a-IGZO半导体可使用分别含有原子比例为1:1:1、2:2:1、3 :2:1和4:2:1等 的镓、铟和锌的复合氧化物靶，形成非晶氧化锌半导体层。
[0158] 通过在溅射期间控制反应气体中的氧浓度，可允许根据第三示例性实施方式的氧 化物TFT调整有源层324的载流子浓度。这里，在1%到10%的氧浓度的条件下，可确保均 勾的器件特性。
[0159] 如图8B所示，可在其上形成有有源层324的基板310上沉积预定的绝缘膜和第一 导电膜，然后通过光刻工艺(第二掩模工艺）选择性地图案化该绝缘膜和第一导电膜，以在 有源层324上形成由第一导电膜制成的栅极321。
[0160] 栅极321可形成在有源层324上，且由绝缘膜制成的栅绝缘层315a插入在栅极 321和有源层324之间。这里，有源层324和栅极321也可通过利用衍射掩模或半色调掩模 的一次掩模工艺来形成。
[0161] 这里，绝缘膜可为诸如氧化硅膜等的无机绝缘膜或诸如氧化铪（Hf)或氧化铝的高 电介质氧化膜，且可采用诸如氧等离子处理的干法蚀刻。此外，当绝缘膜由诸如Si0x、HfOx 或AlOx的氧化物形成时，可在沉积绝缘膜之前先执行表面处理或热处理。
[0162] 此外，第一导电膜可由诸如铝（Al)、A1合金、钨（W)、铜（Cu)、镍（Ni)、铬（Cr)、钥 (Mo)、钛（Ti)、钼（Pt)、钽（Ta)等的低电阻率不透明导电材料制成。第一导电膜也可由诸如 氧化铟锡（ΙΤ0)、氧化铟锌（ΙΖ0)等的透明导电材料制成。另外，第一导电膜可具有通过堆 叠两种或更多种导电材料形成的多层结构。
[0163] 可执行这样的干法蚀刻以过蚀刻有源层324的暴露区域，形成包括偏移区的源区 324a和漏区324b。
[0164] 也就是说，在通过氧等离子体处理过蚀刻绝缘膜以图案化栅绝缘层315a时已被 暴露的有源层324可由于氧等离子而具有降低的电阻。因此，源区324a和漏区324b可形 成在有源层324上。这里，本公开可并不限于此。源区324a和漏区324b也可通过改变在 图案化栅绝缘层315a之后通过诸如氧等离子体的表面处理或热处理而暴露的有源层324 的电阻来形成。此外，可通过保留栅绝缘层315a的局部部分并随后在图案化源极322和漏 极323的过程中移除保留的栅绝缘层315a而使得源区324a和漏区324b导电。
[0165] 这里，在栅绝缘层315a的下方的有源层324可限定形成导电沟道的沟道区324c。
[0166] 如图8C所示，可在其上形成有有源层324的整个表面上顺序形成第二导电膜320 和第三导电膜330。
[0167] 第二导电膜320可使用诸如钛、钛合金(例如钥钛)、钥等的金属，该金属在用于形 成下层的第一源极和第一漏极的湿法蚀刻时相对于上第二源极和上第二漏极具有选择性， 且相对于非晶氧化锌半导体具有低的接触电阻。第二导电膜320可具有多层结构，其中至 少一个另一导电材料被堆叠在诸如钛、钥钛、钥等的金属上。
[0168] 这里，根据第三示例性实施方式的第二导电膜320可具有大约在50A至200A的范 围内的厚度，而采用干法蚀刻时具有大约在50A至300A的范围内的厚度。因此，可最小化由 干法蚀刻造成的对氧化物半导体的损害。
[0169] 另外，由于第三导电膜330形成上第二源极和上第二漏极，该第三导电膜330可由 诸如铜（Cu)、金（Au)、钥（Mo)等的金属制成，这些金属中的每一个均具有低电阻率，而不论 与非晶氧化锌半导体的接触电阻如何。
[0170] 这里，在其上形成有有源层324的基板310上沉积第二导电膜320之前，可执行诸 如氧等离子体处理的预定表面处理。这是为了当钛被选择作为第二导电膜320时因为钛的 强氧化性而向非晶氧化锌半导体的表面提供额外的氧。
[0171] 如图8D所示，可通过光刻工艺(第三掩模工艺）选择性地图案化第三导电层330， 从而在第二导电膜320上形成由第三导电膜330形成的第二源极322b和第二漏极323b。
[0172] 这里，对第三导电膜330的蚀刻可以是适合于大规模和均匀性的湿法蚀刻。
[0173] 通过对下第二导电膜320进行选择性图案化，可形成由第二导电膜320形成的第 一源极322a和第一漏极323a。这里，对第二导电膜320的蚀刻可以是干法蚀刻。如上所 述，由于第二导电膜320形成得薄，大约在50A-300A的范围内，所以可最小化由干法蚀刻导 致的对氧化物半导体的损害。
[0174] 如图8F所示，可在其上形成有源极322和漏极323的基板310的整个表面上形成 下钝化层315b。
[0175] 也就是说，下钝化层315b可由包含氧和少量的氢的绝缘膜制成。作为一个示例， 下钝化层315b可由诸如TiOx、TaOx、AlOx等的ΜΟχ (M :金属）、或SiOx制成。
[0176] 这里，为了形成多孔绝缘层，沉积温度可优选为250°C以下。例如，下钝化层315b 可在100°C -250°c温度下被沉积为具有]OA-IOOA的厚度。在上述条件下沉积下钝化层315b 之后，可进一步在200°C -30(TC温度下执行热处理。
[0177] 另选地，当采用钛作为第二导电膜320时，在湿法蚀刻第三导电膜330之后，暴露 的第二导电膜320可在含氧气氛下通过氧等离子体处理或预定热处理被氧化成TiO,形成 由TiO制成的原位保护层315。
[0178] 如图8G所示，上钝化层315c可形成在其上具有下钝化层315b的基板310的整个 表面上，以将TFT与外部环境完全阻断开。
[0179] 这里，上钝化层315c可由包含Si02的高密度膜形成。
[0180] 如上所述，除IXD设备外，本公开可应用于使用TFT制造的其它显示设备。例如， 本公开甚至可应用于与0LED相连的0LED显示设备。
[0181] 另外，由于采用具有高迁移率并可通过低温工艺进行处理的非晶氧化锌半导体材 料，本发明可具有用于透明电子电路或柔性显示器的优点。
[0182] 由于本公开可通过多种形式来实现而不脱离其精神或基本特性，应当理解如上所 述的实施方式不受限于上述描述的任何细节，除非另有规定，而应在所附权利要求限定的 精神和范围内宽泛地进行理解，并且因此落入权利要求的边界和范围内的或落入所述边界 和范围的等同物内的全部变化和修改旨在由所附权利要求包含。
【权利要求】
1. 一种薄膜晶体管，该薄膜晶体管包括： 由第一导电膜制成的栅极； 形成在栅极上的栅绝缘层； 形成在栅绝缘层上的有源层，所述有源层由具有锌基氧化物的氧化物半导体制成； 形成在有源层上的源极和漏极； 形成在源极和漏极上以及布置在源极和漏极之间的有源层上的下钝化层，所述下钝化 层由包括氧化物的绝缘层制成； 形成在下钝化层上的上钝化层，所述上钝化层由比所述下钝化层具有更高的密度的绝 缘层制成。
2. -种薄膜晶体管，该薄膜晶体管包括： 由具有锌基氧化物的氧化物半导体制成的有源层； 形成在有源层上的源极和漏极； 形成在布置在源极和漏极之间的有源层上的栅绝缘层； 由第一导电膜制成且形成在栅绝缘层上的栅极； 形成在源极和漏极上以及布置在源极和漏极之间的有源层上的下钝化层，所述下钝化 层由包括氧化物的绝缘层制成； 形成在下钝化层上的上钝化层，所述上钝化层由比所述下钝化层具有更高的密度的绝 缘层制成。
3. 根据权利要求1或2所述的薄膜晶体管，其中，源极和漏极包括由第二导电膜制成且 形成在有源层上的第一源极和第一漏极，以及由第三导电膜制成且形成在第一源极和第一 漏极上的第二源极和第二漏极。
4. 根据权利要求3所述的薄膜晶体管，所述薄膜晶体管还包括通过氧化所述第二导电 膜形成的原位保护层，所述保护层形成在除源极和漏极之外的区域上。
5. 根据权利要求3所述的薄膜晶体管，其中，第一源极和第一漏极包括Ti、Ti合金、Mo 和Mo合金中的至少一种，第二源极和第二漏极包括Cu、Ag和Mo中的至少一种。
6. 根据权利要求1-5中任意一项所述的薄膜晶体管，其中，所述下钝化层包括TiOx、 TaOx、AlOx和SiOx中的至少一种。
7. -种薄膜晶体管的制造方法，所述方法包括以下步骤： 形成由第一导电膜制成的栅极； 在栅极上形成栅绝缘层； 在栅绝缘层上形成有源层，所述有源层由具有锌基氧化物的氧化物半导体制成； 在有源层上形成源极和漏极； 在源极和漏极上以及布置在源极和漏极之间的有源层上形成下钝化层，所述下钝化层 由包括氧化物的绝缘层制成； 在下钝化层上形成上钝化层，所述上钝化层由比所述下钝化层具有更高的密度的绝缘 层制成。
8. -种薄膜晶体管的制造方法，所述方法包括以下步骤： 形成由具有锌基氧化物的氧化物半导体制成的有源层； 在布置在源极和漏极之间的有源层上形成栅绝缘层； 在栅绝缘层上形成由第一导电膜制成的栅极； 在有源层上形成源极和漏极； 在源极和漏极上以及布置在源极和漏极之间的有源层上形成下钝化层，所述下钝化层 由包括氧化物的绝缘层制成； 在下钝化层上形成上钝化层，所述上钝化层由比所述下钝化层具有更高的密度的绝缘 层制成。
9. 根据权利要求7或8所述的方法，其中，源极和漏极包括由第二导电膜制成且形成在 有源层上的第一源极和第一漏极，以及由第三导电膜制成且形成在第一源极和第一漏极上 的第二源极和第二漏极。
10. 根据权利要求9所述的方法，所述方法还包括通过氧化所述第二导电膜形成原位 保护层的步骤，所述保护层形成在除源极和漏极之外的区域上。
11. 根据权利要求9所述的方法，其中，第一源极和第一漏极包括Ti、Ti合金、Mo和Mo 合金中的至少一种，第二源极和第二漏极包括Cu、Ag和Mo中的至少一种。
12. 根据权利要求7-11中任意一项所述的方法，其中，所述下钝化层包括Ti0x、Ta0x、 AlOx和SiOx中的至少一种。
【文档编号】H01L21/316GK104157693SQ201310421396
【公开日】2014年11月19日 申请日期:2013年9月16日 优先权日:2013年5月14日
【发明者】裵钟旭 申请人:乐金显示有限公司