集成电路结构和电池结构的制作方法

集成电路结构和电池结构的制作方法
【专利摘要】本发明涉及集成电路结构和电池结构。根据各种实施例，一种集成电路结构可以包含：电子电路，被布置在载体的表面上；以及固态电解质电池，被至少部分地布置在该载体内，其中在载体内布置的固态电解质电池的至少部分沿着与该载体的表面平行的方向与电子电路重叠。
【专利说明】集成电路结构和电池结构

【技术领域】
[0001 ] 各种实施例大体涉及集成电路结构和电池结构。

【背景技术】
[0002]在半导体工业中，各种工艺被利用来制造电子器件，诸如集成电路、存储器芯片、传感器等。除了这个之外，可能所希望的是，使用类似的制作技术(如它们在半导体工业中被使用)来发展用于电池(例如，薄膜电池)的制作工艺。当前的薄膜淀积技术可以允许在薄膜技术中形成电池或形成可再充电的电池的功能层的制作。大体上，被形成在晶片或衬底上的电子电路可以被空间节省地设计，使得该电子电路可以针对该电路的具体设计消耗尽可能小的或所希望那么小的晶片的表面上的空间，从而导致更有效的制造工艺和/或增加的产量。


【发明内容】

[0003]根据各种实施例，一种集成电路结构可以包含:电子电路，被布置在载体的表面上；以及固态电解质电池，被至少部分地布置在该载体内，其中在载体内布置的固态电解质电池的至少部分沿着与该载体的表面平行的方向与电子电路重叠。

【专利附图】

【附图说明】
[0004]在附图中，相似的参考字符贯穿不同的视图大体指的是相同的部分。附图不必按比例绘制，而是大体上把重点放在图示本发明的原理上。在下面的描述中，参考下面的附图描述本发明的各种实施例，其中:
图1示出根据各种实施例的集成电路结构的示意性视图；
图2A和2B分别示出根据各种实施例的集成电路结构的示意性视图；
图3以流程图示出根据各种实施例的用于制造集成电路结构的方法；
图4A至4M分别示出根据各种实施例的在制造期间的集成电路结构的示意性视图；
图4M示出根据各种实施例的包含电子电路和固态电解质电池的集成电路结构；
图5A和5B分别示出根据各种实施例的被包含在集成电路结构中的固态电解质电池的层叠堆的横截面；
图6示出根据各种实施例的用于制造电池结构的方法的流程图；以及图7A和7B分别示出根据各种实施例的电池结构的示意性视图。

【具体实施方式】
[0005]下面的详细描述参考附图，附图通过图示的方式示出了在其中可以实施本发明的具体细节和实施例。
[0006]关于在侧或表面“上方”所形成的淀积的材料或在载体的“上方”淀积层所使用的词语“上方”可以在这里被使用来意味着淀积的材料可以在隐含的侧、表面或载体“上面直接地”(例如直接接触)被形成。关于在侧或表面“上方”所形成的淀积的材料或在载体的“上方”淀积层所使用的词语“上方”可以在这里被使用来意味着淀积的材料可以在隐含的侦U、表面或载体“上面直接地”被形成，其中一个或多个附加的层被布置在隐含的侧、表面或载体与淀积的材料之间。
[0007]关于结构的(或载体的)“横向的”延伸或“横向地”重叠的所使用的术语“横向的”可以在这里被使用来意味沿着与载体的表面平行的方向的延伸。那意味着载体的表面(例如，衬底的表面或晶片的表面)可以用作参考，共同地被称为晶片的主处理的表面(或另一种类型的载体的主处理的表面)。进一步，关于结构的(或结构元件例如腔体的)“宽度”所使用的术语“宽度”可以在这里被使用来意味结构的横向的延伸。进一步，关于结构的(或结构元件的)高度所使用的术语“高度”可以在这里被使用来意味沿着与载体的表面正交的(例如，与载体的主处理的表面正交)方向的结构的延伸。
[0008]关于覆盖结构(或结构元件)的淀积的材料所使用的词语“覆盖”可以在这里被使用来意味着淀积的材料可以完全覆盖结构(或结构元件)，例如，覆盖结构的所有暴露的侧和表面。关于覆盖结构(或结构元件)的淀积的材料所使用的词语“覆盖”可以在这里被使用来意味着淀积的材料可以至少部分地覆盖结构，例如，材料可以至少部分地覆盖结构的暴露的侧和表面。
[0009]根据各种实施例，在这里所描述的形成层(例如，淀积层、淀积材料和/或施加分层工艺)还可以包含形成层，其中该层可以包含各种子层，由此，不同子层可以分别包含不同的材料。换言之，各种不同子层可以被包含在层中，或各种不同区域可以被包含在淀积的层中和/或在淀积的材料中。
[0010]因为可能有许多在半导体处理中(例如，在集成电路、芯片或电池的制造期间，例如，在处理包含电池结构的载体或晶片期间)所使用的通常依次被执行的个别的工艺，所以几个基本的制造技术在整个制造工艺期间可以被使用至少一次。下面基本技术的描述应当被理解为图示示例，其技术可以被包含在这里所描述的工艺中。示例性描述的基本技术可以不必需要被解释为优选于或有利于其他技术或方法，因为它们仅用于图示本发明的一个或多个实施例可以如何被实施。为了简明的缘故，示例性描述的基本技术的图示可以仅是短的综述并且不应当被认为详尽的说明。
[0011 ] 根据各种实施例，下面的技术中的至少一个可以被使用于制造集成电路结构或电池结构，如在这里所描述。根据各种实施例，在下面所描述的技术中的至少一个可以被包含在用于制造集成电路结构的方法中或在用于制造电池结构的方法中，或例如在用于制造包含薄膜电池结构的集成电路的方法中，如在这里所描述。
[0012]根据各种实施例，至少一个分层或至少一个分层工艺可以被使用在用于制造集成电路结构或电池结构的方法中，如在这里所描述。在分层工艺中，根据各种实施例，可以使用淀积技术在表面上(例如，在载体上、在晶片上、在衬底上、在另一个层上、在多个结构元件上等)淀积层(大体还被称为膜或薄膜)，该淀积技术可以包含化学气相淀积(CVD或CVD工艺)和/或物理气相淀积(PVD或PVD工艺)。淀积的层的厚度依赖于它的具体功能可以在几个纳米一直到几个微米的范围内。淀积的层的厚度可以被看作沿着它的生长方向的淀积的层的空间延伸。可以使用原子层淀积(ALD)形成几个纳米的范围内的(例如，具有小于50nm的层的厚度)的薄层。可以使用原子层淀积(ALD)或另一种合适的共形淀积工艺(例如低压化学气相淀积(LPCVD))形成(例如，覆盖结构元件的侧墙或覆盖腔体的内部侧墙)的共形层。
[0013]根据各种实施例，依赖于淀积的层的相应的具体功能，淀积的(形成的或提供的)层可以包含电绝缘材料、电半导体材料和/或导电材料中的至少一种。根据各种实施例，可以使用CVD工艺或PVD工艺来淀积导电材料，例如铝、铝硅合金、铝铜合金、铜、镍铬铁合金(镍、铬和/或铁的合金)、钨、钛、氮化钛、钥、钼、金、碳(石墨)等。根据各种实施例，可以使用CVD工艺来淀积半导体材料，例如硅(例如，硅、多晶体硅(还被称为多晶硅)或无定形硅)、锗、半导体化合物材料，诸如砷化镓(GaAs)、磷化铟(InP)或铟镓砷(InGaAs)。可以使用CVD工艺或PVD工艺来淀积绝缘材料，例如氧化硅、氮化硅、氮氧化硅、金属氧化物(例如，氧化铝)、有机化合物、聚合物(等)。根据各种实施例，可以使用如下面所描述的这些工艺的修改。
[0014]根据各种实施例，化学气相淀积工艺(CVD工艺)可以包含各种修改，例如大气压CVD (APCVD)JgSCVD (LPCVD)、超高真空 CVD (UHVCVD)、等离子体增强 CVD (PECVD)、高密度等离子体CVD (HDPCVD)、远距等离子体增强CVD (RPECVD)、原子层CVD (ALCVD)、气相外延(VPE)、金属有机CVD (MOCVD)、混合物理CVD (HPCVD)等。根据各种实施例，可以使用LPCVD或ALCVD来淀积硅、多晶硅、无定形硅、二氧化硅、氮化硅等。根据各种实施例，可以使用原子层淀积(ALD或ALCVD )来淀积例如钼、氮化钛、氧化钛、LIPON、LLT、LTO、氮化铜、氧化钒、LiFePO4 和 LiCoOx 等。
[0015]根据各种实施例，物理气相淀积工艺可以包含各种修改，例如磁控溅射、离子束溅射(IBS)、反应溅射、高功率脉冲磁控溅射(HIPMS)、真空蒸发、分子束外延(MBE)等。
[0016]根据各种实施例，分层工艺可以进一步包含热氧化(还被称为热氧化工艺)。根据各种实施例，例如，在从大约800°C到大约1200°C范围内的温度下，热氧化可以被使用来在硅表面上生长高质量的氧化硅层(所谓的高温氧化层(ΗΤ0))。热氧化可以在大气压下或在高压下被执行并且作为进一步的修改被执行为快速热氧化工艺(RT0)。根据各种实施例，例如，使用快速热氮化(例如，在一直到大约1300°C的温度下)，还可以施加热氮化来生成高质量的氮化层或氮氧化层(例如，氮化硅层或氮氧化硅层)。
[0017]进一步，根据各种实施例，可以施加来生成金属层的工艺可以是镀敷，例如，电镀或无电镀。根据各种实施例，镀敷工艺可以被使用于形成金属化层结构或金属化。根据各种实施例，金属化层可以包含例如连接载体上的几个结构或结构元件(例如，连接被布置在载体上的电池和电子电路)的一个或多个金属线和一个或多个通孔。
[0018]应当指出的是，根据各种实施例，在分层工艺中可以使用各种材料和工艺的组合。根据各种实施例，依赖于要形成的层的具体方面或所希望的性质，例如结晶的质量、表面粗糙度、边缘覆盖行为、生长的速度和产量，最合适的工艺可以被应用于相应的材料。
[0019]根据各种实施例，在集成电路的制造期间的一些工艺可以要求共形淀积的层或共形淀积一层(例如，用于在结构元件的侧墙上面或腔体的内部侧墙的上面形成层叠堆)，其意味着层(或形成层的材料)可以沿着与另一个基体的界面仅展示小的厚度变化，例如，层可以沿着界面的形态的边缘、台阶或其他元件仅展示小的厚度变化。根据各种实施例，分层工艺诸如镀敷、原子层淀积(ALD)或几个CVD工艺(例如，ALCVD或LPCVD)可能合适来生成材料的共形层或共形淀积的层。根据各种实施例，使用例如原子层淀积(ALD)工艺，可以用共形层或共形薄膜来共形覆盖具有高纵横比(例如，大于5，例如，大于10，例如，大于20)的结构。进一步，根据各种实施例，使用例如原子层淀积(ALD)工艺，可以用共形层或共形薄膜来(完全地或部分地)覆盖空腔的内部的侧墙或腔体的内部的侧墙。换言之，如果腔体或腔体结构可以具有至少一个开口使得形成材料层的材料可以达到腔体或腔体结构的内部，使用原子层淀积就可以允许用材料层(例如，用共形材料层)来涂腔体或腔体结构的内部的侧墙。
[0020]根据各种实施例，至少一个图案化或至少一个图案化工艺可以被使用于形成集成电路结构或电池结构，如在这里所描述。至少一个图案化或至少一个图案化工艺可以被使用在用于制造集成电路结构的方法中或在用于制造电池结构的方法中，如在这里所描述。图案化工艺可以包含去除材料的或表面层的选择部分。在表面层可以被部分地去除之后，图样(或图案化的层或图案化的表面层或多个结构元件)可以保留下面的结构中和上面的至少一个(例如，图案化的基本层可以保留下面的结构上面)。因为可以包含多个工艺，根据各种实施例，有各种可能性来执行图案化工艺，其中的方面可以是:选择应当被(例如，经由至少一个光刻工艺)去除的表面层的至少一个部分(或材料的至少一个部分，或晶片的至少一个部分)，并且例如，经由至少一个蚀刻工艺来去除表面层的所选择的部分。
[0021]根据各种实施例，各种光刻工艺可以被施加生成光刻掩模(所谓的光掩模)，例如光刻法、显微光刻或毫微光刻、电子束光刻、X射线光刻、远紫外光刻(EUV或EUVL)，干涉光刻等。光刻工艺可以包含初始清洗工艺、准备工艺、施加抗蚀剂(例如，光致抗蚀剂)、曝光抗蚀剂(例如，曝光光致抗蚀剂到光的图样)、显影抗蚀剂(例如，使用化学光致抗蚀剂显影液来显影光致抗蚀剂)中的至少一个。
[0022]初始清洗工艺或清洗工艺，其可以被包含在光刻工艺中(或其可以被包含在半导体处理中的大体的工艺中)，可以被施加从表面(例如，从表面层、从载体、或从晶片等)例如经由湿法化学加工来去除有机物的或非有机物的污染(或材料)。初始清洗工艺或清洗工艺可以包含下面工艺中的至少一个=RCA (美国无线电公司)清洗(还已知为有机物的清洗(SCl)和离子的清洗(SC2)) ；SCROD (用臭氧处理水和稀释的HF的重复使用来旋转清洗单个晶片);頂EC晶片清洗；后面的化学机械抛光(post-CMP)清洗工艺；经由去离子水(DIW)、食人鱼蚀液和/或金属蚀液的清洗(等)。根据各种实施例，清洗工艺还可以被施加用于从表面(例如，从表面层、从载体、或从晶片等)去除薄的氧化层(例如，薄的氧化硅层)。
[0023]根据各种实施例，可以被包含在光刻工艺中的准备工艺可以被施加来促进光致抗蚀剂到表面(例如，到表面层、到载体、或到晶片等)的粘附。该准备工艺可以包含施加液体或气体的粘附促进剂(例如，二甲(三甲基甲硅烷)胺(HMDS))。
[0024]抗蚀剂，其可以被包含在光刻工艺中，可以被施加来均勻地覆盖表面(例如，表面层、载体、或晶片等)。施加抗蚀剂可以包含旋涂来生成抗蚀剂的薄层。然后，根据各种实施例，抗蚀剂可以被前烘来分离过多的抗蚀剂溶剂。抗蚀剂(例如，光致抗蚀剂)的几个类型可以被使用来适应于曝光该抗蚀剂来取得所希望的结果的工艺。可以使用正的光致抗蚀剂(例如，DNQ-Novolac,PMMA,PMIPK,PBS等)和/或可以使用负的光致抗蚀剂(例如，SU-8、多橡胶基质、COP等)。
[0025]根据各种实施例，光刻工艺可以包含曝光抗蚀剂以致所希望的图样可以(例如，通过使用光或电子)被转移到该抗蚀剂，其中所希望的图样可以通过图案化的掩模(例如，具有图案化的铬层的玻璃载体)被定义。无掩模的光刻可以被施加，其中精确的束(例如，电子束或激光束)可以被投射而没有使用直接在包含抗蚀剂的表面上的掩模。所使用的光的波长可以从可见光的波长到紫外光范围内的更小的波长变动。可以使用甚至具有比紫外光更短的波长的X射线或电子来执行曝光。投影曝光系统(分档器或扫描器)可以被使用来多次投射掩模到包含抗蚀剂的表面上以创建完整的曝光图样。
[0026]光刻工艺可以包含显影抗蚀剂(例如，使用光致抗蚀剂的显影液来显影光致抗蚀剂)，以部分地去除生成在表面上(例如，在表面层上或在载体上、在晶片上等)保留的图案化的抗蚀剂层的抗蚀剂。在实际的显影工艺可以被执行之前，显影抗蚀剂可以包含后面的曝光烘烤(热加工，例如，快速的热处理)。该显影工艺可以包含化学溶液(所谓的显影液)，例如氢氧化钠或四甲基氢氧化铵(TMAH，金属离子自由显影液)。根据各种实施例，保留的图案化的抗蚀剂可以在硬烘工艺(热加工，例如，快速的热处理)中被固化，从而实现更持久的保护层用于后续的工艺，例如离子注入、湿法化学蚀刻或等离子体蚀刻(等)。
[0027]独立于所描述的光刻工艺，可以在所希望的处理阶段(例如，在蚀刻工艺、离子注入工艺和淀积工艺中的至少一个已经被执行之后)在所谓的抗蚀剂剥离工艺中完全去除抗蚀剂。可以化学去除和/或使用氧等离子体去除抗蚀剂。
[0028]应当指出的是，包含施加抗蚀剂、曝光抗蚀剂和显影抗蚀剂的光刻工艺还可以被认为是图案化工艺，其中图案化的抗蚀剂层(软掩模或抗蚀剂掩模)可以通过该光刻工艺被生成。随后，可以使用蚀刻工艺将图样从图案化的抗蚀剂层转移到先前的淀积的或生长的层(或载体等)，其中，先前的淀积的或生长的层可以包含硬掩模材料，例如创建所谓的硬掩模的氧化物或氮化物(例如，氧化硅，例如，氮化硅)。
[0029]根据各种实施例，蚀刻工艺，例如其可以被包含在图案化的工艺中或其可以被使用于形成腔体和/或凹槽，可以被施加来去除先前的淀积的层、生长的表面层、载体(或衬底、或晶片)等的材料。可以依赖于对所希望的工艺的具体要求来适应和执行蚀刻工艺。蚀刻工艺可以包含湿法蚀刻工艺和/或干法蚀刻工艺。蚀刻工艺可以关于两种不同的材料是选择的或非选择的或可以被配置是选择的或非选择的，其中选择的蚀刻工艺可以提供对于第一材料比对于第二材料不同的蚀刻速率并且非选择的蚀刻工艺可以提供对于第一材料和第二材料相同的蚀刻速率。蚀刻工艺可以是各向同性的或各向异性的或可以被配置是各向同性的或各向异性的，其中各向异性的蚀刻工艺可以具有沿着不同空间方向的不同的蚀刻速率并且各向同性的蚀刻工艺可以具有沿着所有空间方向的相同的蚀刻速率。由于沿着要被蚀刻的材料的不同结晶方向的不同的蚀刻速率，蚀刻工艺可以是各向异性的。使用掩模材料的蚀刻工艺和干法蚀刻工艺(例如，等离子体蚀刻或反应离子蚀刻)可以允许形成各向异性的结构，例如凹槽。
[0030]根据各种实施例，选择的蚀刻工艺可以包含具体的蚀刻剂(例如，湿法蚀刻剂，例如，等离子体蚀刻剂)，其可以允许蚀刻至少一种所希望的材料而不伤害另一种材料，例如层或载体的曝光的区域可以被去除(蚀刻)而掩模材料(或另一种材料)可以保留。通过使用氟化氢酸(HFaq)作为蚀刻剂，与硅相比可以选择地去除(蚀刻)二氧化硅。通过使用硝酸和氟化氢酸(HN03/HFaq)的混合物作为蚀刻剂，可以与硅一起(非选择地)去除(蚀刻)二氧化硅。
[0031]根据各种实施例，各向异性的湿法蚀刻工艺可以沿着具体材料的相应的结晶的方向展现不同的蚀刻速率。可以执行包含氢氧化钾(KOH)作为蚀刻剂的湿法蚀刻工艺来各向异性地蚀刻硅(例如，硅晶片)。可以执行包含(HN03/HFaq)作为蚀刻剂的湿法蚀刻工艺来各向同性地蚀刻硅(例如，硅晶片)。各向异性的干法蚀刻工艺可以展现对于具有具体几何对准的表面的不同的蚀刻速率。可以施加物理蚀刻工艺(例如，离子束研磨，例如，等离子体蚀亥IJ)来执行材料的各向异性的去除。
[0032]进一步，为了创建材料中(例如，在晶片中、在衬底中、在淀积的或生长的层中等)的深穿透、陡边的孔和槽的至少一个，可以施加深反应离子蚀刻(DRIE)。可以施加脉冲蚀刻(时间复用的蚀刻)。
[0033]根据各种实施例，图案化的层还可以充当用于其他的工艺像蚀刻、离子注入和/或分层的掩模(所谓的硬掩模)。进一步，图案化的光致抗蚀层还可以充当掩模(所谓的软掩模)。通常可以关于具体的需求例如化学稳定性，例如，来执行不会影响掩模材料(例如，其可以不完全蚀刻完掩模材料)的选择的蚀刻工艺，或机械稳定性，例如，来保护区域不被离子所穿透或来定义在分层期间所生成的结构元件的外形等而选择该掩模材料。
[0034]根据各种实施例，至少一个掺杂工艺可以被使用于形成集成电路结构，如在这里所描述。至少一个掺杂工艺可以被包含在用于制造集成电路结构的方法中，如在这里所描述。各种技术可以被施加或可以被适应来执行掺杂工艺，例如热扩散和/或离子注入。电子掺杂的材料可以被叫做η型(负的类型)并且空穴掺杂的材料可以被叫做P型(正的类型)。在金属氧化物半导体技术(M0S —技术)中沟道可以包含电子(η-沟道或nMOS)或空穴(P-沟道或pMOS)并且类似地，金属氧化物半导体场效应晶体管(MOSFET)可以包含η-沟道(nMOSFET )或 p-沟道(pMOSFET )。
[0035]根据各种实施例，热加工可以被施加用于形成集成电路结构或电池结构；或热加工可以被包含在集成电路结构或电池结构的制造期间的各种工艺中(或在各种工艺阶段)，如在这里所描述，例如，与图案化工艺的组合、在施加光致抗蚀剂之后和/或在淀积电接触之后，以将导电材料(例如，金属)与载体(或与下方的结构)合金，或以提供最佳的淀积条件给分层工艺。载体(晶片、衬底等)的加热可以用直接接触(例如，加热板)或通过辐射(例如，使用激光或灯)被执行。快速热处理(RTP)可以被施加，其可以在真空的条件下使用激光加热器或灯加热器被执行，其中材料(晶片、衬底、载体等)可以在短的时间间隔内例如，在几秒内(例如，大约Is到大约1s)被加热一直到几百摄氏度或一直到大约1000°C或甚至更高。快速热处理的子集是快速热退火(RTA)和快速热氧化(RTO)。
[0036]至少一个金属化的工艺可以被施加在用于制造集成电路结构或电池结构的方法中。金属化可以是与电子电路的至少一个结构元件(或与至少一个载体上的结构)直接接触的，其中金属化工艺可以实现所要求的用于被集成到载体中的电子电路或电池的至少一个结构元件的电连接(或互连)。金属化工艺可以包含至少一个分层工艺和至少一个图案化工艺。金属化工艺可以包含淀积电介质(例如，低k的电介质材料，例如，非掺杂的硅酸盐玻璃等)的层，从而(例如，使用至少一个图案化工艺)在所希望的地方形成接触孔并且使用分层工艺用至少一种导电材料(例如，用至少一种金属(例如，铝、铜、钨、钛、钥、金、钼等))、金属材料(例如，氮化钛、硅酸盐钼、硅酸盐钛、硅酸盐钨、硅酸盐钥等)、导电多晶硅和金属合金(例如，铝硅合金、铝铜合金、铝硅铜合金、镍铬铁合金、钛钨合金等)来填充该接触孔。进一步，金属化工艺(或金属化工艺)可以包含形成附加的层，例如，作为势垒(例如，包含钥、过渡金属氮化物(例如，氮化钛)、硅酸盐钼、硅酸盐钛、硅酸盐钨、硅酸盐钥、硼化物等中的至少一种)，或作为粘附促进剂(例如，包含硅酸盐钼、硅酸盐钛、硅酸盐钨、硅酸盐钥等中的至少一种)。
[0037]根据各种实施例，施加金属化工艺可以进一步包含(例如，使用化学机械抛光)载体表面(晶片表面、衬底表面等)的平面化和/或被包含在多级金属化工艺的中间层的平面化。
[0038]平面化工艺可以被施加例如以减少表面的粗糙度或以减少包含具有不同高度的结构元件的载体的表面的深度轮廓的变化，因为一些工艺(例如，高分辨的光刻)可能要求平坦的表面(平面的表面)。在所执行的分层工艺和图案化的工艺的数目增加时并且在可能要求平面的表面时，平面化工艺可以是所希望的。可以执行化学机械抛光工艺(CMP或CMP工艺)，其中这个工艺可以对载体的(晶片、衬底、表面层等的)表面上的具体材料是选择的。可以执行化学机械抛光工艺(CMP)，其中这个工艺可以对载体的(晶片、衬底、表面层等的)表面上的具体材料是非选择的。平面化工艺可以被附加地包含在几个工艺中，例如，在分层工艺、图案化工艺等中。化学机械抛光工艺(CMP)可以被使用来去除表面层或表面层的部分。
[0039]根据各种实施例，载体(例如衬底、晶片等)可以是由包含硅、锗、III至V族化合物的各种类型的或包含聚合物的其他类型的半导体材料制成，例如，即使在另一个实施例中其他合适的材料还能够被使用。晶片衬底可以由(掺杂的或非掺杂的)硅制成，在可替代的实施例中，晶片衬底可以是绝缘体上硅(SOI)晶片。作为可替代的方案，任何其他合适的半导体材料能够被使用于晶片衬底，例如半导体化合物材料，诸如砷化镓(GaAs)、磷化铟(InP)，而且任何合适的三元的半导体化合物材料或四元的半导体化合物材料，诸如铟镓砷(InGaAs)。载体可以包含涂层的结构,例如涂有娃的金属带等。载体可以进一步包含聚合物、层压材料或金属。
[0040]将电池集成到电子电路中(或将电池集成到半导体器件中)可以有利于各种器件或集成电路。进一步，在许多的应用中，可能所希望的是，将能量存储器单元直接集成到集成电路中或到电子电路中。电势能可以被物理储存(例如，在电容器中)，或以电化学的形式(例如在电池中或在可再充电的电池)被储存，其中用这样的有源层的非常薄的有源层和非常大的面积的两者来获得最大的能量密度。根据各种实施例，为了取得所希望的能量密度和为了保持能量储存结构所需要的占用面积小，电化学能量可以被储存在电池结构中，使用例如由用于制造该电池结构的半导体技术所提供的图案化技术来在电子电路下面的载体内布置该电池结构，如在这里所描述。图示地，在下面包含电池的集成电路结构可以被提供和/或电池结构可以被提供，根据各种实施例，其中晶片表面上的电池结构的占用面积与该电池结构的有源电池层的面积相比可以是小的，从而，具有大的能量储存能力的电池可以被提供并在载体上有效地与电子电路被集成在一起。进一步，图示所描述的，可以提供集成电路结构，该集成电路结构包含载体和电子电路，其中在电子电路下面的载体中的不被使用的空间可以被使用以提供具有与载体的主处理的表面上的所要求的空间相比高的能量储存能力的电池结构。根据各种实施例，可以提供集成电路结构，该集成电路结构包含载体和电子电路，其中靠近具有高的能量储存能力的电子电路提供电池结构。
[0041]根据各种实施例，可以在载体内提供电池结构，使得该电池结构的能量储存能力与载体的主处理的表面上的所要求的面积相比可以是大的。在载体的主处理的表面上可以提供附加的结构，该载体的主处理的表面与该电池结构或电池的至少一部分横向重叠，其中该附加的结构可以不被下面的电池结构所影响。
[0042]大体上，可再充电的电池可以包含至少两个电极、隔板和电解质，其可以包含例如锂离子。为了在可再充电的锂离子基的电池中储存能量，锂离子可以被化学束缚到负电极。
[0043]在可再充电的电池可以包含固态电解质的情况下，电解质它本身可以具有隔板的功能，使得附加的隔板或附加的隔板层可以不是必要的。
[0044]根据各种实施例，为了取得电池的电子的电导率，可以要求(例如分别与两个电极相邻的)至少两个电流集电极。用于电池的电流集电极可以包含电子导体，该电子导体具有高的电导率(例如，像 Cu、TiN、Pt、Al、AlCu、W、Au)。
[0045]进一步，在将锂电池集成到电子电路的情况下该锂(例如，被包含在形成电池的层中)可以(例如，经由势垒层或势垒结构)与其他的电子部件分开以阻止锂的扩散。根据各种实施例，锂势垒可以是例如共形淀积的(贴近和致密)层或薄膜，其包含以下组材料中的至少一种材料:氮化钛、氮化钨和氮化硅。根据各种实施例，势垒功能和电流收集功能可以(例如，通过提供包含例如氮化钛的导电势垒层)在单个层中被组合。
[0046]在下面，可以提供包含集成的可再充电的电池的集成电路结构并且可以提供用于制造包含集成的可再充电的电池的集成电路结构的方法。进一步，可以提供电池结构并且可以提供用于制造电池结构的方法。
[0047]可以提供集成的可再充电的电池，其中形成集成的可再充电的电池可以包含半导体技术。板上的电池可以以简单和容易的方式被集成到集成电路结构中，其中制造的成本与通常所使用的制造工艺相比可以被减少。用于制造集成电路结构的方法或用于制造电池结构的方法，如在这里所描述，可以容易地被适应于创建类似和/或修改的结构，因为该方法可以被集成到任何的半导体技术中。被包含在集成电路结构中的电池可以在被包含在集成电路结构中的电子电路已经被形成之后被形成，并且因此由于所使用的有源电池层的热稳定性，可能没有对于形成该电子电路的限制，例如，由于在制造工艺期间CMOS技术中所要求的高温，在电池已经被形成之后形成CMOS结构可能破坏该电池，或在形成电子电路期间处理的温度可能被该电池的热稳定性所限制。
[0048]图1图示集成电路结构100，根据各种实施例，集成电路结构100可以包含载体102、电子电路104和电池106。载体102可以是半导体晶片或半导体衬底，如已所描述的，例如硅晶片或硅衬底。电子电路104可以被形成在载体102中和载体102上面的至少一个。进一步，电子电路104可以被布置在载体102的主处理表面102a (例如,第一表面)中和载体102的主处理表面102a (例如,第一表面)上面的至少一个。电子电路104可以被布置例如在载体102的主处理表面102a (例如,第一表面)上。电池106可以被形成和/或可以被布置至少部分地在该载体内。固态电解质电池106 (电池106)的至少一部分107可以沿着与载体102的表面102a平行的方向101 (例如，沿着与载体102的主处理表面102a平行的方向)与电子电路104重叠。根据各种实施例，与电子电路104横向重叠的部分107可以被布置在载体106内。
[0049]根据各种实施例，电子电路104可以包含以下的基本的半导体结构中的至少一个:M0S结构(金属氧化物半导体结构)、nM0S结构(η沟道MOS结构)、pM0S结构(p沟道MOS结构)、CM0S结构(互补金属氧化物半导体结构)。进一步，根据各种实施例，电子电路104可以包含或可以是以下的部件中的至少一个的部分(或可以提供其部分):芯片、存储器芯片、管芯、微处理器、微控制器、存储器结构、电荷储存的存储器、随机存取存储器、动态随机存取存储器、逻辑电路、传感器、纳米传感器、集成的收发器、微机械器件、微电子器件、纳米电子器件、电路、数字电路、模拟电路及任何其他基于半导体技术的电子器件，例如射频识别(RFID)芯片和芯片卡模块。
[0050]进一步，存储器结构(例如，被包含在电子电路104中的存储器结构)可以包含以下中的至少一个:易失存储器、DRAM (动态随机存取存储器)或非易失存储器、PROM (可编程只读存储器)、EPROM (可擦除的PROM)、EEPROM (电可擦除的PR0M)、快速存储器、浮置栅极存储器、电荷俘获存储器、MRAM (磁阻随机存取存储器)、CBRAM (导电桥随机存取存储器)和PCRAM (相变随机存取存储器)。
[0051]电子电路104可以包含以下组的电子部件中的至少一种电子部件:电阻器、电容器、电感器、晶体管(例如，场效应晶体管(FET)(例如，金属氧化物半导体场效应晶体管(MOSFET)、鳍式场效晶体管(FinFET)、或浮置栅极晶体管)、功率晶体管、双极型晶体管、绝缘栅双极型晶体管(IGBT))、测试结构和任何其他基于半导体技术的电子部件。
[0052]电池106可以包含以下类型的电池中的至少一种类型:薄膜电池106、固态电解质电池106、可再充电的锂离子基电池106、可再充电的锂离子基薄膜电池106、可再充电的锂离子基固态电解质电池、可再充电的锂离子基固态电解质薄膜电池等。进一步，电池106可以包含镍金属氢化物电池，例如可再充电的镍金属氢化物电池、例如镍金属氢化物薄膜电池。
[0053]薄膜电池，如在这里所描述，可以包含层叠堆(电池层叠堆)，该层叠堆包含有源电池层，例如阴极层、电解质层、阳极层、阳极电流集电极层和阴极电流集电极层中的至少一个。电池106可以包含被安置在被形成在载体102中的腔体的内部表面上的层叠堆，其中载体201内形成的腔体的至少部分可以沿着与载体102的表面102a平行的方向101与电子电路104重叠。因此，电池106可以消耗小于有源电池层的每个表面面积的载体102的表面102a处的表面面积。
[0054]根据各种实施例，电池106可以被电连接到电子电路104或至少到电子电路104的部件(未示出)。集成电路结构100可以进一步包含将电池106与电子电路104导电连接的金属化结构。将电池106与电子电路104耦合的金属化结构可以被布置至少部分地在电子电路104的顶上，例如至少部分地在电子电路104的上表面104a上。
[0055]根据各种实施例，电池106的较大的部分可以被布置在载体102内，例如被包含在电池106中的有源电池层的50%以上可以被布置在载体102内(例如在载体102的主处理表面102a下面)。
[0056]根据各种实施例，载体102可以具有第一侧102a、其中电子电路104可以被布置在所述的第一侧102a上，和与第一侧102a相对的第二侧102b，其中电池106 (例如固态电解质电池106)可以至少部分地(例如电池106的部分107，如在图1中所示出)被布置在载体102的第二侧102b与电子电路104之间。换言之，电池106可以延伸进入载体102，其中电池106的至少部分107可以被布置在具有重叠距离107a的电子电路104的下面，如在图1中所示出。如在这里所描述，根据各种实施例，重叠距离107a可以与载体102的表面102a平行；因此，集成电路结构100可以被配置使得电池106可以沿着与电子电路104的表面102a平行的方向与电子电路104重叠。
[0057]根据各种实施例，因为载体102可以具有沿着方向101的横向延伸，所以电池106可以至少与电子电路104横向重叠，其可以隐含至少在电池106的部分107上的载体102的表面102a的表面区域可以被使用于安置所希望的结构，例如电子电路104、传感器104、电微机械器件104和/或微机械器件104。
[0058]根据各种实施例，布置在电子电路104下面的电池106的部分107可以被电连接到电子电路104。进一步，集成电路结构100可以被配置使得电池106可以储存能量来操作电子电路104。
[0059]如在图2A中所图示，电池106可以被形成在腔体108内，其中腔体108可以从载体102的第一表面102a延伸进入载体102。腔体108在载体102的第一表面102a处可以具有至少一个腔体开口 108ο。如在图2A中所示出，腔体108的直径在载体102的表面102a处可以大于腔体108的腔体开口 108ο的直径(例如，腔体108沿着与载体102的表面102a平行的方向的延伸可以大于腔体108的腔体开口 108ο沿着与载体102的表面102a平行的相同方向的延伸)。
[0060]腔体108的至少部分可以与电子电路104重叠，该电子电路104沿着与载体102的表面102a平行的方向被布置在载体102的表面102a上(腔体108的至少部分可以与电子电路104的至少部分横向重叠)。因此，因为电池106可以被形成在腔体108内，被布置在腔体108内的电池106的至少部分107可以与被布置在载体102的表面102a上的电子电路104重叠，如已所描述的。
[0061]如在图2B中所图示，层叠堆110可以被形成在腔体108的内部表面(侧墙或墙)108a上，其中层叠堆110可以包含提供电池106的功能层。换言之，可以用提供薄膜固态电解质电池106的多个材料层来覆盖(或涂)腔体108的内部表面108a。集成电路结构100，如在这里所描述，可以包含多个被布置在载体102中的腔体108，其中电池106可以被包含在多个腔体108的每个腔体108中。
[0062]腔体108的至少部分可以与被布置在载体102的表面102a上的电子电路104重叠，并且因此被形成在腔体108的内部表面108a上的层叠堆110的至少部分可以与被布置在载体102的表面102a上的电子电路104重叠(例如，在载体102中的腔体108内形成的层叠堆110的至少部分可以与电子电路104的至少部分横向重叠)。根据各种实施例，在腔体108内形成的电池106可以包含层叠堆110，如参考图5A和图5B所更详细地描述。
[0063]进一步，根据各种实施例，电池106或层叠堆110可以(例如，经过腔体108的开口108ο)被电耦合于电子电路104的至少部分。根据各种实施例，集成电路结构100可以包含与电子电路104的至少部分电耦合的层叠堆110或电池106。电耦合，如在这里所参考的，可以包含经由导电金属化结构来耦合或感应耦合(例如，经由一个或多个线圈或天线结构(未示出))。
[0064]根据各种实施例，层叠堆110可以包含至少一个阴极层、至少一个阳极层和至少一个电解质层，该至少一个电解质层被布置在至少一个阴极层与至少一个阳极层之间。层叠堆110可以进一步包含与至少一个阳极层相邻的阳极电流集电极层和与至少一个阴极层相邻的阴极电流集电极层。阳极电流集电极层和阴极电流集电极层中的至少一个可以(例如,经过腔体108的至少一个开口 108ο)被电耦合到电子电路104的至少部分。
[0065]电绝缘层可以被安置在载体102的材料与形成固态电解质电池106的材料之间，例如在载体102与层叠堆110之间。被安置在载体102与电池106之间的电绝缘层可以将电池106与载体102电分离，例如在载体102可以是导电的和/或载体可以包含导电材料的情况下。进一步，根据各种实施例，被安置在载体102与电池106之间的电绝缘层可以包含势垒层或可以被配置为势垒层，从而阻止或减少(例如，由于扩散)在载体102与电池106之间(或层叠堆110)或在电子电路104与电池106之间材料转移。
[0066]层叠堆110可以被共形安置在腔体108的内部表面108a (或内部侧墙108a)上。每个被包含在层叠堆110中的层可以被共形安置在腔体108的内部表面108a上。图示地，层叠堆110可以具有与腔体108的内部表面108a类似的外形，因为层叠堆110的每个层可以例如使用共形淀积工艺(例如，ALD或ALCVD)被形成。
[0067]在载体102中形成的腔体108可以具有另一种外形，如在图中所示出。腔体108的外形可以包含以下组的外形中的至少一种外形:柱形的外形、球形的外形、棱柱形的外形、立方的外形、锥形的外形或任何其他合适的外形，例如旋转固体的外形。腔体108的外形可以被适应来在载体102的表面102a处提供大的内部表面108a而具有小的开口 108a。因此，腔体108还可以具有非对称的外形。进一步，腔体108可以包含多个彼此连接并且因此提供连接的内部表面108a的腔体。层叠堆110可以被共形安置在多个腔体108的连接的内部表面108a上，该多个腔体108的连接的内部表面108a被布置在载体102的表面102a处具有至少一个开口 108a的载体102中。
[0068]层叠堆110可以被共形淀积经过载体102的表面102a处的至少一个开口 108a。开口 108a可以具有小的占用面积102f，使得可用于电子电路104的载体102的表面面积可以尽可能大。
[0069]图3图示根据各种实施例的用于制造集成电路结构100的方法的流程图。该方法可以包含:在310中在载体102的表面102a上提供电子电路104 ;在320中在载体102中形成至少一个腔体108，该腔体包含载体102的表面102a处的腔体开口 108ο，其中腔体108的至少部分具有沿着与载体102的表面102a平行的方向101的延伸，该延伸大于沿着相同方向的腔体开口 108ο的延伸；以及在330中在腔体108的内部表面108a上面形成固态电解质电池106。
[0070]根据各种实施例，提供电子电路104可以包含提供以下组的电子部件的至少一个电子部件，该组包含:集成电路、传感器结构、微机械器件、电光结构、晶体管、电感器、电容器、发射器和收发器。
[0071]包含在载体102的表面102a上提供电子电路104的工艺310可以被施加用于创建(或形成)电子电路104，如已所描述的，其中电子电路104可以包含以下基本的半导体技术中的至少一种:M0S技术(金属氧化物半导体技术)、nMOS技术(η沟道MOS技术)、pM0S技术(P沟道MOS技术)、CMOS技术(互补金属氧化物半导体技术)。
[0072]包含在载体102的表面102a上提供电子电路104的工艺310可以包含以下工艺中的至少一个工艺:一个或多个分层工艺、一个或多个图案化工艺、一个或多个掺杂工艺、一个或多个热加工、一个或多个清洗工艺、一个或多个抛光工艺和任何其他所希望的(必要的)半导体工艺、例如形成金属化结构(例如，一个或多个金属化工艺)。
[0073]工艺310可以包含形成或至少部分地形成以下中的至少一个:芯片、存储器芯片、管芯、微处理器、微控制器、存储器结构、电荷储存的存储器、随机存取存储器、动态随机存取存储器、逻辑电路、传感器、纳米传感器、集成的收发器、微机械器件、微电子器件、纳米电子器件、电路、数字电路、模拟电路及任何其他基于半导体技术的电子器件。
[0074]形成电子电路，例如在工艺310 (如在图3中所示出)，可以包含形成以下组的电子部件中的至少一个电子部件:电阻器、电容器、电感器、晶体管(例如，场效应晶体管(FET)(例如，金属氧化物半导体场效应晶体管(M0SFET)、鳍式场效晶体管(FinFET)、或浮置栅极晶体管))、测试结构和任何其他基于半导体技术的电子部件。
[0075]形成腔体108可以包含形成腔体108，如已参考图2A和图2B所描述的，或如在下面所描述。形成腔体108可以包含以下中的至少一个:分层工艺、使用至少一个分层工艺来形成掩模材料层、形成硬掩模、形成软掩模、图案化工艺、光刻工艺、蚀刻工艺和其他半导体工艺，例如形成侧墙间隔以及各向同性蚀刻腔体108进入载体102。
[0076]在腔体108的内部表面108a上形成固态电解质电池106可以包含形成电池106，如已参考图1、图2A和图2B所描述的，或如在下面所描述。形成电池106可以包含以下工艺中的至少一个工艺:分层工艺、热加工。
[0077]形成固态电解质电池106可以包含形成层叠堆110，其中层叠堆110可以包含以下层中的至少一个层:阴极层、阳极层、电解质层(例如，包含固态电解质)、阴极电流集电极层、阳极电流集电极层和绝缘层(例如，将层叠堆110与载体102和/或与电子电路104电分离)。
[0078]可以使用共形淀积工艺(例如，使用低压化学气相淀积工艺和原子层淀积工艺中的至少一个)来形成固态电解质电池。可以通过施加多个共形淀积工艺(例如，使用多个低压化学气相淀积工艺和/或多个原子层淀积工艺)来形成固态电解质电池。
[0079]工艺330可以包含形成以下类型的电池中的至少一个:固态电解质电池(其意味着固态电池，其中经由固态材料来提供电极并且电解质也是固态材料)、锂离子基电池、固态锂离子基电池、薄膜电池、锂离子基薄膜电池或任何其他类型的合适的固态电解质电池，例如，包含固态电解质层的金属氢化物基薄膜电池。在工艺330中形成的电池106可以是主要的或次要的电池；换言之，该固态电解质电池106可以是可再充电的电池或不可再充电的电池。
[0080]形成层叠堆110可以包含形成锂离子基薄膜电池，例如，可再充电的锂离子基薄膜电池。用于制造集成电路结构100的方法可以进一步包含提供(或形成)将固态电解质电池106与电子电路104的至少部分电连接的金属化结构(或金属化层)。
[0081]使用方法300，如上面所描述，可以允许经由半导体技术来制造集成的可再充电的电池(被集成到电子电路中的可再充电的电池)。方法300可以被集成到任何的半导体技术中。因为形成电池106的工艺330可以在制造工艺300的末尾被执行，所以可能少有涉及到所使用的电池层叠堆110的热稳定性。在这里所描述的电池106可以是板上的电池，其中将板上的电池(或多个板上的电池)集成到集成电路中可以允许减少器件的成本。大体上，方法300可以组合被使用来形成可再充电的电池和形成半导体结构的两者中的技术和材料，其可以导致容易的和/或成本有效的制造工艺。
[0082]类似地，可以形成包含形成进入载体102的腔体108的电池结构，其中电池106可以被布置至少部分地在腔体内，其中腔体108可以在载体102的表面102a处包含至少一个腔体开口 108ο，其中腔体的横向延伸可以大于腔体108的开口 108ο的横向延伸。因此，电池106可以被布置在载体102中，其中电池106上的载体102的表面102a的至少一个表面区域为了另一个目的(例如，为了形成电子电路104 (如在图6、图7A和图7B中所图示))可以是自由的。
[0083]图4A到图4M分别图示根据各种实施例的制造期间的集成电路结构100的示意性视图。形成集成电路结构100的方法300可以包含处理载体102，如在下面所描述。进一步，可以配置集成电路结构100，如在下面所描述。
[0084]图4A图示根据各种实施例的(例如，在方法300的工艺310已经被实行之后)包含电子电路104的载体102。载体102可以包含材料并且可以被配置，如之前所描述。载体102可以是硅晶片。电子电路104可以包含易于用任何技术处理的电子电路或集成电路，例如，CMOS集成电路、双极型晶体管、IGBT和/或微电机械系统，或已描述的任何其他部件或结构。
[0085]电子电路104可以在载体102的整个表面102a上或至少在载体102的表面102a的部分上被形成。形成电子电路104可以包含在可能破坏层叠堆110的温度范围内所执行的半导体工艺，例如，被形成在方法300的工艺330中，因此，形成(或提供)电子电路104的工艺310可以在实行形成电池106的工艺330之前被执行。因而，形成电子电路104可以不被电池106的降解温度所限制。
[0086]如在图4B中所图示，可以用掩模材料112或用掩模层112来覆盖电子电路104。掩模层112可以包含硬掩模材料。该掩模层可以包含以下掩模材料中的至少一种:氧化物(例如，氧化硅)、多晶硅、碳、氮化物、氮化硅、氮氧化硅等。掩模层112可以包含软掩模材料，例如，抗蚀剂。
[0087]如在图4C中所图示，掩模层可以被图案化(被打开)，使得电子电路104的至少一个区域104f可以被暴露。图案化掩模层112，如在图4C中所图示，可以包含图案化的抗蚀剂层112和/或图案化的硬掩模层112。图案化的掩模层112可以具有至少一个暴露电子电路104的一个部分104f的开口 112ο。开口 112ο的宽度109 (横向延伸或沿着与载体102的表面102a平行的方向的延伸)并且因此电子电路104的暴露的区域104f的宽度109可以根据在随后的工艺中(比较图4J)要形成的层叠堆(电池层叠堆)的厚度而被适应。开口 112ο的宽度109可以在从大约几百纳米到大约几个微米的范围内，例如开口 112ο的宽度109可以在从大约10nm到大约5 μ m的范围内，例如在从大约500nm到大约2 μ m的范围内，或大于5 μ m。
[0088]被暴露的区域104f可以是预留区域，其可以被设计要被去除用于提供载体102中的电池106。区域104f可以是虚拟区域或可以包含虚拟结构，例如，区域104f可以是电子电路104的非有源区域。被暴露的区域104f可以具有小的占用面积(102f)，使得可用于电子电路104的载体102的表面区域可以是尽可能大的。
[0089]根据各种实施例，如在图4D中所图示，载体102的表面102a可以被部分地暴露，例如，电子电路104的区域104f可以(使用蚀刻工艺)被去除，从而暴露载体102的表面102a的部分102f。载体102的暴露的表面102f的面积可以由图案化的掩模层112的开口112ο和被使用来去除电子电路104的部分104f的蚀刻工艺所定义。
[0090]在图4A到4D中示出的处理的载体102可以通过施加方法300的工艺310被形成；换言之，方法300可以包含在工艺310中处理载体102，如参考图4A到4D所描述。可替代地，提供载体102可以包含形成(提供)图案化的电子电路104，例如在载体102上布置的电子电路104，其中载体102的至少一个表面区域102f可以被暴露(例如，载体102的至少一个表面区域102f可以是电子电路104的自由的结构)。
[0091]如在图4E中所图示，凹槽102r可以被形成在载体102中而从载体102的表面暴露的区域102f延伸进入载体。可以通过使用与各向异性蚀刻工艺(例如，等离子体蚀刻或反应离子蚀刻)组合的图案化的掩模层112来形成凹槽102r。
[0092]凹槽102r(或槽)的深度102d可以依赖于腔体108的所希望的尺寸和/或外形，其应当在随后所执行的工艺中(比较图4H)被形成。换言之，腔体108的尺寸可以被凹槽102r的深度102d来定义和/或限制。凹槽102r的深度102d (凹槽102r沿着与载体102的表面102a正交的方向103的空间延伸)可以在从大约几百纳米一直到几百微米的范围内，例如在从大约10nm到大约100 μ m的范围内，或甚至大于100 μ m。凹槽102r的深度102d可以小于载体102的厚度的一半(载体102沿着与载体102的表面102a正交的方向103的空间延伸)。
[0093]如在图4F和图4G中所图示，可以形成辅助间隔结构114a、114b。因此，可以在处理的载体102的表面上淀积或形成间隔材料层114。可以使用共形淀积工艺来淀积间隔材料层114，使得载体102中的凹槽102r的至少侧墙和/或电子电路104的暴露的侧墙可以用间隔材料层114被覆盖，如在图4F中所示出。间隔材料层114可以包含以下组材料中的至少一种材料，该组包含:氧化物(例如，氧化硅、金属氧化物)、多晶硅、碳、氮化物、氮化硅、金属氮化物、氮氧化硅等。
[0094]随后，如在图4G中所示出，辅助间隔结构114a、114b可以通过在淀积的间隔材料层114上施加例如各向异性蚀刻工艺(例如，等离子体蚀刻，例如，反应离子蚀刻)被形成。辅助间隔结构114a、114b覆盖在载体102内形成的凹槽102r的至少侧墙和/或电子电路104的暴露的侧墙。从间隔材料层114 (在图4F中所示出冲形成辅助间隔结构114a、114b可以包含暴露在载体102中形成的凹槽102r的底部表面102s。辅助间隔结构114a、114b可以充当蚀刻势垒或掩模结构，使得腔体108可以在随后所执行的附加蚀刻工艺中(比较图4H)被形成在载体102中。
[0095]根据各种实施例，如在图4H和图41中所图示，腔体108可以被形成在载体102中，腔体108具有内部表面108a和载体102的表面102a处的腔体开口 108ο。可以通过施加各向同性蚀刻工艺(例如，各向同性湿法蚀刻工艺或各向同性干法蚀刻工艺)形成腔体108,从而导致载体102内的腔体108，如在图4Η中所示出。可以实行形成腔体108的蚀刻工艺，使得腔体108的横向延伸108d可以大于凹槽102r (例如，具有宽度109)的横向延伸。可以在蚀刻腔体108期间或之后去除图案化的掩模材料层112。
[0096]如在图41中所示出，可以在腔体108已经被蚀刻(被形成)之后(使用蚀刻工艺)去除辅助间隔结构114a、114b。
[0097]可以通过施加方法300的工艺320形成在图4E到41中所示出的处理的载体102，例如，在已经实行工艺310之后；换言之，方法300可以包含在工艺320中处理载体102，如参考图4E到41所描述。可以提供(或形成)腔体108，使得腔体可以在载体的表面处包含腔体开口 108ο，其中腔体108的至少部分具有沿着与载体102的表面102a平行的方向的延伸108d，延伸108d大于沿着相同方向的开口 108a的延伸109。腔体108的直径108d(或至少横向延伸)可以在从大约几百纳米到几百微米的范围内。可以在载体102中以这样的方式(腔体108的内部表面108a的面积可以是尽可能大)形成(蚀刻)腔体108。形成腔体108，如在这里所描述，可以包含将材料(例如，掩模材料和/或间隔材料)和蚀刻工艺组合，其中相应材料和对应的蚀刻工艺可以以如下的方式被组合:腔体108可以被形成在载体中，如在这里所描述，例如，在被电子电路104围绕的载体102的表面处具有腔体开口 108ο。如已所描述，腔体108可以具有任何所希望的外形，其可以使用半导体图案化工艺被实现，其中腔体108的至少部分具有沿着与载体102的表面102a平行的方向的延伸108d，延伸108d大于沿着相同方向的开口 108a的延伸109。
[0098]根据各种实施例，如在图4J中所图示，电池106可以被形成(或被提供)并至少部分地被布置在腔体108内。电池106可以是或可以包含层叠堆110，其中层叠堆110可以通过对于层叠堆的每层施加共形淀积工艺(例如，原子层淀积，例如，LPCVD)被形成，使得层叠堆可以共形覆盖腔体108的内部表面108a，并且其中例如层叠堆110的部分可以被布置在腔体108的外面，如在图4J中所示出。
[0099]在载体102中的腔体108内至少部分地形成层叠堆110可以增加电池106的容量，而不增加用层叠堆110覆盖的表面面积。电池106的容量可以独立于被布置在腔体108外面的电池106的部分而随着腔体108的增加直径108d而增加。在腔体108的内部表面上共形淀积层叠堆110可以像通常处理的凹槽或槽的内部表面上淀积层叠堆110那样给电池106提供更大的容量，因为腔体108的至少部分具有沿着与载体102的表面102a平行的方向的延伸108d，延伸108d大于沿着相同方向的开口 108a的延伸109。换言之，腔体108的内部表面108a可以大于具有与腔体108相同的深度和与腔体108在载体102的表面处相同的开口面积的通常处理的凹槽或槽的内部表面。腔体108可以实质上具有球形的外形，从而提供根据具体的体积的大的表面面积。
[0100]形成层叠堆110可以包含在方法300的工艺310和320已经被实行之后，至少在腔体108的内部表面108a上共形淀积电介质层106a，例如，共形涂上腔体108和电子电路104 (如在图41中所示出)。进一步，形成层叠堆110可以包含在电介质层106a上共形淀积第一电流集电极层106b。进一步，形成层叠堆110可以包含在第一电流集电极层106b上共形淀积第一电极层106c。进一步，形成层叠堆110可以包含在第一电极层106c上共形淀积电解质层106d ;该电解质层106d可以包含固态电解质。进一步,形成层叠堆110可以包含在电解质层106d上共形淀积第二电极层106e。进一步，形成层叠堆110可以包含在第二电极层106e上共形淀积第二电流集电极层106f。
[0101]根据各种实施例，第一电流集电极层106b、第一电极层106c、电解质层106d、第二电极层106e和第二电流集电极层106f可以是形成电池106的功能电池层。第一电流集电极层106b、第一电极层106c、电解质层106d、第二电极层106e和第二电流集电极层106f可以是电池层叠堆。
[0102]第一电流集电极层106b可以被附加地配置为扩散势垒层，从而阻止或减少材料从层叠堆进入载体102和/或进入电子电路104的扩散；第一电流集电极层106b可以包含或示例氮化钛为导电势垒材料。附加势垒层，例如包含氮化钛，可以被形成或可以被安置在电介质层106a与第一电流集电极层106b之间。
[0103]根据各种实施例，第一电流集电极层106b和第二电流集电极层106f的至少部分可以被布置在腔体108外面和/或第一电流集电极层106b和第二电流集电极层106f可以(例如，经由金属化结构)被电连接，使得到电池106 (或层叠堆110)的接入可以被提供，例如，用于给电池106充电和/或用于经由电池106操作电子电路104。
[0104]腔体108的腔体开口 108ο可以被层叠堆密封，如在图4J中所示出。根据各种实施例，包含在层叠堆中的层的厚度可以被适应(比较图5Α和图5Β)来提供电池106的所希望的性质，例如高的容量和/或长的寿命。
[0105]如在图4Κ到4Μ所图示，例如可以使用光刻工艺和蚀刻工艺(例如在图4Κ中所示出)图案化在腔体108外面布置的层叠堆110的部分，并且从而例如可以使用分层工艺和随后被执行的蚀刻工艺(例如在图4L和图4Μ中所图示)通过从先前淀积的电介质间隔材料层116形成电介质间隔结构116a、116b来适应和/或密封层叠堆110。
[0106]电介质间隔材料层116可以包含磷娃酸玻璃(PSG)、硼娃酸玻璃(BSG)和硼磷娃酸玻璃(PBSG)中的至少一个。电介质间隔材料层116可以包含任何其他合适的电绝缘材料。
[0107]图4M图示集成电路结构100，包含电子电路104或电子电路结构104、腔体108和在腔体108内形成的电池106，其中布置在腔体108内的电池106的至少部分可以与电子电路104横向重叠。这可以允许用于电子电路104的载体102的表面面积的有效使用，其中可以同时提供具有有效的闻电荷储存能力的电池106。
[0108]图5A和图5B分别示出已在这里描述的层叠堆110的详细视图。层叠堆110可以包含提供电池106的至少第一电流集电极层106b、第一电极层106c、电解质层106d、第二电极层106e和第二电流集电极层106f。
[0109]电池106还可以包含至少第一电流集电极区域106b、第一电极区域106c、电解质区域106d、第二电极区域106e和第二电流集电极区域106f，其中区域的具体设计可以适应到电池106的所希望的性质，例如，高容量。
[0110]第一电极层106c可以是阳极层或可以起电池106的阳极的作用，并且从而第一电流集电极层106b可以是阳极电流集电极层106b。参考这个，第二电极层106e可以是阴极层或可以起电池106的阴极的作用，并且从而第二电流集电极层106f可以是阴极电流集电极层106b。
[0111]可替代地，第一电极层106C可以是阴极层或可以起电池106的阴极的作用，并且从而第一电流集电极层106b可以是阴极电流集电极层106b。参考这个，第二电极层106e可以是阳极层或可以起电池106的阳极的作用，并且从而第二电流集电极层106f可以是阳极电流集电极层106b。
[0112]电流集电极层或电流集电极区域(例如阳极电流集电极层和阴极电流集电极层)可以包含或可以由以下组的材料的至少一种材料构成，该组包含:导电材料、金属、金属氮化物、过渡金属、过渡金属氮化物、钼、铜、铝、铝纳米棒、金、氮化钛、氮化钒、氮化钥、氮化钽。至少一个电流集电极层可以充当扩散势垒(例如，至少一个电流集电极层可以是氮化钛扩散势垒)，其中电流集电极层可以阻止或至少减少原子、离子或材料(例如，锂和/或锂离子)从固态电解质电池106中扩散进入电子电路104或进入载体102。至少一个电流集电极层可以充当扩散势垒(例如，至少一个电流集电极层可以是氮化钛扩散势垒)，其中电流集电极层可以阻止或至少减少原子、离子或材料(例如，锂和/或锂离子)从电子电路104或载体102中扩散进入固态电解质电池106。
[0113]阳极层或阳极区域可以包含或可以由以下组的材料的至少一种材料构成，该组包含:娃、多晶娃、无定形娃、碳、无定形碳、石墨、Li4Ti5O12 (LTO)、CuN3、氧化钛(T12)或任何其他合适的阳极材料，例如钛、金属娃化物(例如，娃化I丐、娃化镁、娃化钥)、Li15Si4、含锂的合金(例如，Li22M5/M (Μ = Ge、Sn、Pb、Si))，Li44Si, Li4.4Ge、氧化锡基的玻璃(例如，SnO-B2O3-P2O5-Al2O3)>SnS-P2S5,Li2S-P2S5 含硅的过渡金属氮化物(例如，SiMxNy (M = Co,Ni,Cu)),涂有T12、Sn、Ge、Al、Pb、In、ZnO的Ni。例如，阳极可以在电池106的充电期间在这里被定义为负电极。
[0114]阴极可以包含或可以由以下组的材料的至少一种材料构成，该组包含:锂、钴、镍、铝、氧、铁、磷、硫、镁、钒、镁尖晶石、锂镍镁钴、磷酸铁锂(掺杂的或非掺杂的)、过渡金属氧化物(例如，MnO2, Fe3O4, Co3O4, Ti02、N1)、橄榄石(例如，LiCoPO4)' LiCoO2' LiN12,LiNixMnyO2' LiN“_xCox02、LiNia85CoaiAla05O2' LiNia33Coa33Mna33O2' LiMn2O4 (尖晶石结构)、Li4/3Ti5/304、V205、无定形V205、LiMn204和LiFePO4,或任何其他合适的阴极材料，例如，包含镍或不锈钢。例如，阳极可以在电池106的充电期间在这里被定义为正电极。
[0115]电解质层或电解质区域(例如，固态电解质层或区域)可以包含或可以由以下组的材料的至少一种材料构成，该组包含:锂、磷、镧、钛、氮氧化磷锂、氧化锂镧钛(L L T O )、聚合物、聚氧乙烯、LiPCVxNh、含硫的LISIC0N材料(锂超离子导体，例如，LixGeyPzS4),LixM1-W Λ (M=Si 或 Ge 和 M' =P、Al、Zn、Ga 或 Sb)、LixAlyTiz (PO4)或任何其他合适的电解质，例如，钠超离子导体(NASIC0N)、NASIC0N型材料(例如，Na1+x+4yM2_ySixP3_x012，0 兰 x ^ 3,
O^ y ^ I (Μ = T1、Hf?或 Zr))、Li2S-P2S5' Li2S-P2S5-SiS2' Li2S-SiS2 或氧硫化玻璃(例如[[Li2Sl0.6[SiS2]0.4] [LixMOy]x (M=S1、P、Ge、B、Al、Ga、In))。固态电解质可以被看作为由于材料中的离子的运动(例如，经过它们晶体结构中的空的结晶位置、空隙或沟道)可以传送电荷的材料。
[0116]电流集电极层(例如，第一电流集电极层106b和/或第二电流集电极层106f)可以具有从大约5nm到大约10nm的范围内(例如,从大约1nm到大约50nm的范围内)的厚度。根据各种实施例，电流集电极层的层的厚度可以依赖于充当电流集电极层的相应的层的具体的电导率。
[0117]例如，阳极层可以具有从大约5nm到大约lOOnm、例如大于lOOnm、例如从大约1nm到大约50nm,例如小于10nm、例如大于50nm的范围内的厚度。
[0118]根据各种实施例，例如，阴极层可以具有从大约5nm到大约lOOnm、例如大于lOOnm、例如从大约1nm到大约50nm,例如小于10nm、例如大于50nm的范围内的厚度。
[0119]例如，电解质层可以具有从大约5nm到大约lOOnm、例如大于lOOnm、例如从大约1nm到大约50nm,例如小于10nm、例如大于50nm的范围内的厚度。
[0120]阳极层可以具有大约30nm的厚度，阴极层可以具有大约30nm的厚度并且电解质层可以具有大约30nm的厚度。
[0121]可以根据形成阳极层和对应的阴极层的相应的材料的电荷储存性质来选择阳极层的厚度和阴极层相应的厚度。
[0122]电解质层106d的厚度可以足够大(例如，大于5nm)以起电解质层的作用，例如传导锂离子，或例如对于锂离子是透明的(其中电解质层可以不允许电子的差别的传送)。可以使用原子层淀积(例如，原子层化学气相淀积)来淀积电解质层106d，从而导致光滑的、封闭的和紧密的层。
[0123]在已经形成层叠堆110 (或电池106)之后，可以实行退火工艺(例如，热加工)，例如来引入再结晶工艺或其他改进，例如机械稳定性。
[0124]由于物理或化学的原因，电池106中的阳极层的层的厚度可能被限制，例如，如果娃层可能太厚(例如，厚于50nm或例如厚于10nm),作为阳极的娃层可能退化而储存锂离子。电池106的电荷储存能力可以随着电荷储存阳极层增加的体积(例如，提供阳极的材料体积)增加。由于覆盖腔体108的内部表面，阳极层的表面面积可以根据腔体108的外形和尺寸而改变。因此，电荷储存能力可以被适应(例如，增加)而电荷储存阳极层的层的厚度可以具有所希望的厚度。
[0125]如在图5B中所示出，层叠堆可以进一步包含包括电绝缘材料(例如，电绝缘氧化物(例如，氧化娃))的第一电介质层106a。第一电介质层106a可以将电池106与载体102和/或与电子电路104电分离。层叠堆可以进一步在第二电流集电极层106f的顶上包含保护层520，例如，以保护电池106。
[0126]图6图示根据各种实施例的用于制造电池结构的方法600的流程图；该方法包含:在610中，在载体102中形成至少一个腔体108，该至少一个腔体108可以在载体102的表面102a处包含腔体开口 108ο，其中腔体108的至少部分具有沿着与载体102的表面102a平行的方向的延伸108d，延伸108d大于沿着相同方向的开口 108a的延伸109，并且，在620中，在腔体108的内部表面108a上面形成固态电解质电池106。
[0127]可以以类似的(如这里所描述方法300的工艺320)方式来执行方法600的工艺610。可以以类似的(如这里所描述方法300的工艺330)方式来执行方法600的工艺620。
[0128]形成固态电解质电池106可以包含形成层叠堆110，其中层叠堆可以包含至少一个阴极层，至少一个阳极层和至少一个布置在该至少一个阴极层与该至少一个阳极层之间的电解质层。形成固态电解质电池106可以包含形成包含功能层106b、106c、106d、106e、106f的层叠堆110，如已所描述的。
[0129]形成层叠堆110可以进一步包含形成至少一个与至少一个阴极层相邻的阴极电流集电极层以及形成至少一个与至少一个阳极层相邻的阳极电流集电极层。
[0130]根据各种实施例，形成层叠堆可以包含形成锂离子基的薄膜电池。
[0131]图7A图示电池结构600 ;该电池结构600包含在载体102中布置的腔体108，其中腔体108可以从载体102的第一表面102a延伸进入载体102。腔体108可以在载体102的第一表面102a处具有至少一个腔体开口 108ο。如在图7A中所示出，腔体108的直径108d(例如，沿着与载体102的表面102a平行的方向101的腔体108的延伸108d)可以大于载体102的表面102a处的腔体108的腔体开口 108ο的直径109 (例如，沿着与载体102的表面102a平行的方向101的腔体108的腔体开口 108ο的延伸)。电池106可以被至少部分地布置在腔体108内。
[0132]如在图7Β中所图示，可以在腔体108的内部表面108a上面形成层叠堆110，其中层叠堆110可以包含提供电池106的功能层。换言之，可以用多个提供薄膜固态电解质电池106的功能层的材料层来覆盖(或涂上)腔体108的内部表面108a。电池结构600，如在这里所描述，可以包含多个在载体102中布置的腔体108，其中电池106可以被包含在多个腔体108的每个腔体108中。在腔体108内形成的电池106可以包含层叠堆110，如参考图5A和图5B所描述。
[0133]在电池结构600中包含的层叠堆110可以在腔体108的内部表面108a上面被共形安置。在层叠堆110中包含的每个层可以在腔体108的内部表面108a上面被共形安置。图示地，层叠堆110可以具有与腔体108的内部表面108a类似的外形，因为，例如，可以使用共形淀积工艺(例如，ALD或ALCVD)来形成层叠堆110的每个层。
[0134]根据各种实施例，在载体102中形成的腔体108可以具有另一种外形，如在附图中所示出。腔体108的外形可以包含以下组的外形中的至少一种外形:柱形的外形、球形的外形、棱柱形的外形、立方的外形、锥形的外形或任何其他合适的外形，例如旋转固体的外形。腔体108的外形可以被适应在载体102的表面102a处提供大的面积的内部表面108a而具有小的开口 108a。因此，腔体108还可以具有非对称的外形。进一步，腔体108可以包含多个彼此连接的腔体，并且因此提供连接的内部表面108a。层叠堆110可以在载体102中布置的多个腔体108的连接的内部表面108a (或内部侧墙108a)上面被共形安置，腔体108在载体102的表面102a处具有至少一个开口 108a。可以在载体102的表面102a处经过该至少一个开口 108a共形淀积层叠堆110。
[0135]在电池结构600中包含的载体102可以是硅晶片或任何其他类型的载体，如之前所描述。
[0136]电池结构600，如在这里所描述，可以包含腔体108和电池106，类似于集成电路结构100，如已所描述的。电池结构600，如在这里所描述，可以提供包含电池106的载体102，其中对于形成电池106的层叠堆110所提供的面积可以大于载体102的所消耗的表面面积102fo
[0137]提供电子电路104或提供电子结构104可以包含至少一个前段制程(FEOL)工艺。形成电池106可以在电子电路104或电子结构104可以被远离金属化结构完成之后(例如，FEOL工艺可以被结束)被执行。
[0138]根据各种实施例，集成电路结构100，如在这里所图示，可以用保护层被最后覆盖，以保护下面的电池106和/或电子电路104。
[0139]根据各种实施例，在这里所描述的腔体可以是通过材料(例如，通过载体材料)至少部分地围绕的空腔，空隙或空的空间。面向空腔内部的围绕(或形成)空腔的材料的暴露的表面可以被称为腔体108的内部表面108a。
[0140]集成电路结构100可以包含:在载体102的表面102a上布置的电子电路104 ;在载体106内至少部分地布置的固态电解质电池106，其中在载体102内布置的固态电解质电池106的至少部分沿着与载体102的表面102a平行的方向与电子电路104重叠。集成电路结构100可以包含:在载体102的表面102a上布置的电子电路104 ;在载体106内至少部分地布置的固态电解质电池106，其中在载体102内布置的固态电解质电池106的至少部分被安置在电子电路104下面。
[0141]根据各种实施例，可以在载体102中提供的腔体108内形成固态电解质电池。
[0142]腔体可以在载体102的表面102a上包含至少一个腔体开口 108ο，其中腔体108可以沿着与载体102的表面102a平行的方向与电子电路104重叠。腔体可以在载体102的表面102a上包含至少一个腔体开口 108ο，其中腔体108可以在电子电路104下面的区域延伸。
[0143]可以将固态电解质电池106与电子电路104的至少部分电耦合。固态电解质电池106可以被配置以提供电能到电子电路104。固态电解质电池106可以被配置以储存从电子电路104生成的电能。
[0144]根据各种实施例，固态电解质电池104可以包含层叠堆110，该层叠堆110包含至少一个阴极层、至少一个阳极层和至少一个电解质层，该至少一个电解质层被布置在该至少一个阴极层与该至少一个阳极层之间。该层叠堆可以是提供电池106的电池层叠堆。
[0145]根据各种实施例，该层叠堆可以进一步包含与该至少一个阳极层相邻的阳极电流集电极层和与该至少一个阴极层相邻的阴极电流集电极层。
[0146]根据各种实施例，集成电路结构可以进一步包含电绝缘层106a，该电绝缘层106a被安置在至少载体102与固态电解质电池106之间。
[0147]根据各种实施例，可以在腔体108的内部表面108a上共形安置层叠堆110。
[0148]电池结构600可以包含:至少一个在载体102内布置的腔体108，腔体108在载体102的表面102a上包含腔体开口 108ο，其中腔体108的至少部分具有沿着与载体102的表面102a平行的方向的延伸108d，延伸108d大于沿着相同方向的腔体开口 108a的延伸109，以及在腔体108内至少部分地布置的固态电解质电池106。
[0149]根据各种实施例，固态电解质电池106可以包含层叠堆110，该层叠堆110包含至少一个阴极层、至少一个阳极层和至少一个电解质层，该至少一个电解质层被布置在该至少一个阴极层与该至少一个阳极层之间。
[0150]根据各种实施例，该层叠堆110可以进一步包含与该至少一个阳极层相邻的阳极电流集电极层和与该至少一个阴极层相邻的阴极电流集电极层。
[0151]根据各种实施例，固态电解质电池106可以包含层叠堆110，该层叠堆110包含至少一个阴极层、至少一个阳极层和至少一个电解质层，该至少一个电解质被布置在该至少一个阴极层与该至少一个阳极层之间，以及与该至少一个阳极层相邻的至少一个阳极电流集电极层和与该至少一个阴极层相邻的至少一个阴极电流集电极层，其中层叠堆110的每个层可以具有厚度，该厚度在从大约5nm到大约10 μ m的范围内，例如，在从大约5nm到大约5μπι的范围内，例如，在从大约5nm到大约Iym的范围内。从而，在层叠堆110中包含的层的层厚度可以依赖于像能量密度和/或功率密度那样的要求。
[0152]根据各种实施例，该层叠堆110可以进一步包含在载体与固态电解质电池之间布置的至少一个电介质层106a。
[0153]根据各种实施例，可以在腔体108的内部表面108a上共形安置层叠堆110。
[0154]用于制造集成电路结构100的方法300可以包含:在载体102的表面102a上提供电子电路104 ;在载体102中(例如，随后)形成至少一个腔体108，该腔体108可以在载体102的表面102a处包含腔体开口 108ο，其中腔体108的至少部分具有沿着与载体102的表面102a平行的方向的延伸108d，该延伸108d大于沿着相同方向的开口的延伸109 ;以及在腔体108的内部表面108a上面形成固态电解质电池106。
[0155]提供电子电路104可以包含提供(或形成)以下组的电子部件的至少一个电子部件104,该组包含:集成电路、传感器结构、微机械器件、电光结构、晶体管、电感器、电容器、发射器和收发器。
[0156]用于制造集成电路结构100的方法300可以进一步包含在形成固态电解质电池106之前在腔体108的至少内部表面108a上面形成电绝缘层106a。该电绝缘层106a可以是层叠堆110的部分。
[0157]形成固态电解质电池106可以包含形成层叠堆110，其中层叠堆可以包含至少一个阴极层、至少一个阳极层和至少一个电解质层，该至少一个电解质层被布置在该至少一个阴极层与该至少一个阳极层之间。
[0158]形成层叠堆可以进一步包含形成至少一个与该至少一个阴极层相邻的阴极电流集电极层和形成至少一个与该至少一个阳极层相邻的阳极电流集电极层。
[0159]根据各种实施例，可以使用共形淀积工艺来形成固态电解质电池。根据各种实施例，可以使用多个共形淀积工艺来形成固态电解质电池。
[0160]形成层叠堆可以包含形成锂离子基薄膜电池。
[0161]根据各种实施例，用于制造集成电路结构100的方法300可以进一步包含提供金属化的结构，该金属化的结构将固态电解质电池106与电子电路104的至少部分电连接。
[0162]根据各种实施例，用于制造电池结构的方法可以包含:在载体中形成至少一个腔体，该腔体可以在载体的表面处包含开口，其中腔体的至少部分具有沿着与载体的表面平行的方向的延伸，该延伸大于沿着相同方向的开口的延伸；以及在腔体的内部表面上面形成固态电解质电池。
[0163]根据各种实施例，形成固态电解质电池106可以包含形成层叠堆110,其中层叠堆110可以包含至少一个阴极层、至少一个阳极层和至少一个电解质层，该至少一个电解质层被布置在该至少一个阴极层与该至少一个阳极层之间。
[0164]形成层叠堆110可以进一步包含形成至少一个与该至少一个阴极层相邻的阴极电流集电极层和形成至少一个与该至少一个阳极层相邻的阳极电流集电极层。
[0165]形成层叠堆110可以包含形成锂离子基薄膜电池。
[0166]形成电池106可以包含(例如，通过形成适当的阴极层、阳极层和电解质层)形成锂离子基薄膜电池。例如，可以通过选择适当的阴极层、阳极层和电解质层将电池106配置为锂离子基薄膜电池。
[0167]根据各种实施例，集成电路结构100可以包含:在载体102的表面102a上布置的电子电路104 ;在载体102内至少部分地布置的固态电解质电池106，其中载体102内布置的固态电解质电池的至少部分与电子电路104横向重叠。
[0168]根据各种实施例，集成电路结构100可以包含:在载体102的表面102a上布置的电子电路104 ;在载体102内至少部分地布置的固态电解质电池106，其中固态电解质电池的至少第一部分与电子电路104横向重叠,其中第一部分被布置在载体102内。
[0169]可以在载体102中提供的腔体108内形成固态电解质电池。
[0170]根据各种实施例，腔体108可以在载体102的表面102a处包含至少一个腔体开口108ο，其中腔体108可以与电子电路104横向重叠。
[0171]根据各种实施例，可以将固态电解质电池106与电子电路104的至少部分电耦合。
[0172]集成电路结构可以进一步包含:在至少载体与固态电解质电池之间安置的电绝缘层。
[0173]集成电路结构可以包含电池和一个或多个集成电路、一个或多个存储器芯片、一个或多个传感器等中的至少一个。
[0174]尽管参考具体的实施例已部分地示出或描述本发明，而本领域的技术人员应当理解的是，在不脱离由所附的权利要求限定的本发明的精神和范围的情况下，可以在其中作出各种形式和详细的改变。于是，所附的权利要求指示本发明的范围并且因此旨在包括所有的来自权利要求的等价物的意义和范围内的改变。
【权利要求】
1.一种集成电路结构，包括: 电子电路，被布置在载体的表面上；以及 固态电解质电池，被至少部分地布置在所述载体内， 其中载体内布置的固态电解质电池的至少部分沿着与所述载体的表面平行的方向与电子电路重叠。
2.权利要求1的所述集成电路结构， 其中所述固态电解质电池被形成在所述载体中提供的腔体内。
3.权利要求2的所述集成电路结构， 其中腔体在载体的表面处包括至少一个腔体开口，其中所述腔体沿着与所述载体的表面平行的方向与电子电路重叠。
4.权利要求1的所述集成电路结构， 其中固态电解质电池被电耦合于所述电子电路的至少部分。
5.权利要求1的所述集成电路结构， 其中所述固态电解质电池包括层叠堆，所述层叠堆包括至少一个阴极层、至少一个阳极层和至少一个电解质层，所述至少一个电解质层被布置在所述至少一个阴极层与所述至少一个阳极层之间。
6.权利要求5的所述集成电路结构， 其中所述层叠堆进一步包括与所述至少一个阳极层相邻的阳极电流集电极层和与所述至少一个阴极层相邻的阴极电流集电极层。
7.权利要求1的所述集成电路结构，进一步包括: 电绝缘层，被安置在至少载体与固态电解质电池之间。
8.权利要求5的所述集成电路结构， 其中所述层叠堆被共形安置在腔体的内部表面上面。
9.一种电池结构,包括: 至少一个腔体，被布置在载体内，所述腔体在载体的表面处包括腔体开口，其中腔体的至少部分具有沿着与载体的表面平行的方向的延伸，所述延伸大于沿着相同方向的腔体开口的延伸；以及 固态电解质电池，至少部分地被布置在腔体内。
10.权利要求9的所述电池结构， 其中所述固态电解质电池包括层叠堆，所述层叠堆包括至少一个阴极层、至少一个阳极层和至少一个电解质层，所述至少一个电解质层被布置在所述至少一个阴极层与所述至少一个阳极层之间。
11.权利要求10的所述电池结构， 其中所述层叠堆进一步包括与所述至少一个阳极层相邻的阳极电流集电极层和与所述至少一个阴极层相邻的阴极电流集电极层。
12.权利要求10的所述电池结构， 其中所述层叠堆进一步包括至少一个电介质层，所述至少一个电介质层被布置在所述载体与所述固态电解质电池之间。
13.权利要求10的所述电池结构， 其中所述层叠堆被共形安置在腔体的内部表面上面。
14.一种集成电路结构，包括: 电子电路，被布置在载体的表面上；以及 固态电解质电池，被至少部分地布置在所述载体内， 其中所述载体内布置的固态电解质电池的至少部分与电子电路横向重叠。
15.权利要求14的所述集成电路结构， 其中所述固态电解质电池被形成在所述载体中提供的腔体内。
16.权利要求15的所述集成电路结构， 其中所述腔体在载体的表面处包括至少一个腔体开口，其中所述腔体与电子电路横向重叠。
17.权利要求14的所述集成电路结构， 其中所述固态电解质电池被电耦合于所述电子电路的至少部分。
18.权利要求14的所述集成电路结构， 其中所述固态电解质电池包括层叠堆，所述层叠堆包括至少一个阴极层、至少一个阳极层和至少一个电解质层，所述至少一个电解质层被布置在所述至少一个阴极层与所述至少一个阳极层之间。
19.权利要求18的所述集成电路结构， 其中所述层叠堆进一步包括与所述至少一个阳极层相邻的阳极电流集电极层和与所述至少一个阴极层相邻的阴极电流集电极层。
20.权利要求14的所述集成电路结构，进一步包括: 电绝缘层，被安置在至少载体与固态电解质电池之间。
【文档编号】H01L23/58GK104517940SQ201410503196
【公开日】2015年4月15日 申请日期:2014年9月26日 优先权日:2013年9月26日
【发明者】M.莱姆克, S.特格 申请人:英飞凌科技股份有限公司