薄膜晶体管阵列基板及其制作方法、显示装置制造方法
【专利摘要】本发明涉及显示【技术领域】，公开了一种薄膜晶体管阵列基板及其制作方法、显示装置。所述阵列基板的非显示区域的金属导电层表面覆盖有抗氧化结构，用以防止所述金属导电层被氧化，从而当所述金属导电层暴露在环境中，而此时若形成只位于显示区域的薄膜图形，所述抗氧化结构可以保护所述金属导电层不被氧化，降低了所述金属导电层的传输电阻，改善了所述金属导电层与后续形成的导电层的电学接触特性，从而提高了阵列基板的质量。
【专利说明】薄膜晶体管阵列基板及其制作方法、显示装置
【技术领域】
[0001] 本发明涉及显示【技术领域】，特别是涉及一种薄膜晶体管阵列基板及其制作方法、 显示装置。
【背景技术】
[0002] 薄膜晶体管液晶显不器（Thin Film Transistor Liquid Crystal Display，简称 TFT-LCD)具有体积小、功耗低、无辐射、制造成本相对较低等特点，在当前的平板显示器市 场占据了主导地位。TFT-IXD阵列基板是TFT-IXD的重要部件之一。其中，阵列基板包括显 示区域和位于显示区域外围的非显示区域，在显示区域形成有横纵交叉的栅线和数据线， 限定多个像素单元，每个像素单元包括薄膜晶体管（Thin Film Transistor,简称TFT)和像 素电极，TFT的漏电极和像素电极电性连接，源电极和数据线电性连接，栅电极和栅线电性 连接。通过栅线来打开薄膜晶体管，数据线上传输的像素电压通过薄膜晶体管传输至像素 电极，用于驱动液晶分子偏转，实现特定灰阶的显示。而非显示区域包括PAD区域和GOA区 域，GOA区域是集成栅极开关电路的区域，所述栅极开关电路的信号线由形成阵列基板上的 信号线（包括栅线、数据线等信号线）的导电层形成，可以省掉栅极集成驱动电路。PAD区 域即为压接区域，位于阵列基板的一个边或相邻的两个边上，是将阵列基板上的栅线、数据 线等信号线与外部驱动电路板的引脚压接连通的区域，包括栅线PAD区域、数据线PAD区域 等。PAD区域的信号线也由形成阵列基板上的信号线的导电层形成，且最上层为暴漏在表面 的透明导电层形成，用于与驱动芯片的引脚压接，如图1所示。
[0003] 目前，市场上显示器屏幕的主流分辨率已经发展到FHD(400以上PPI)，QHD(480以 上PPI)已成趋势。随着PPI的增加，分辨率变大，特征尺寸变小，对阵列基板上金属信号线 的电阻电容延迟要求越来越高，为了获得良好的导电特性，阵列基板的金属信号线通常采 用金属合金层，如Ti-Al-Ti。
[0004] 高PPI显示器的阵列基板主要采用LTPS工艺，结合图2所示，传统的LTPSTFT阵列 基板基本工艺为：缓冲层2 -多晶硅有源层（图中未示出）一栅绝缘层3 -栅金属层4 - 层间绝缘层5 -源漏金属层6 -平坦层（ACR，图中未示出）一第一透明导电层7,对于驱动 电场为横向电场的阵列基板，还包括形成第二透明导电层8。其中，所述ACR层只分布在阵 列基板的显示区域，在形成ACR层的制作工艺中，GOA区域和PAD区域信号线的源漏金属层 直接暴漏在环境中，在ACR固化时，很容易被氧化，将极大的影响GOA区域和PAD区域源漏 金属层的电阻以及源漏金属层与后续工艺形成的透明导电层的电性接触性能。
【发明内容】
[0005] 本发明提供一种薄膜晶体管阵列基板及其制作方法、显示装置，用以解决当非显 示区域的金属导电层暴露在环境中，而此时若形成只位于显示区域的薄膜图形，会造成金 属导电层被氧化的问题。
[0006] 为解决上述技术问题，本发明提供一种薄膜晶体管阵列基板，包括显示区域和位 于显示区域外围的非显示区域，所述薄膜晶体管阵列基板包括位于所述非显示区域的金属 导电层，以及覆盖所述金属导电层表面的第一抗氧化结构，以保护所述金属导电层不被氧 化。
[0007] 本发明还提供一种显示装置，包括如上所述的薄膜晶体管阵列基板。
[0008] 本发明还提供一种薄膜晶体管阵列基板的制作方法，所述薄膜晶体管阵列基板包 括显示区域和位于显示区域外围的非显示区域，所述制作方法包括：
[0009] 形成位于所述非显示区域的金属导电层；
[0010] 形成覆盖所述金属导电层表面的第一抗氧化结构，以保护所述金属导电层不被氧 化。。
[0011] 本发明的上述技术方案的有益效果如下：
[0012] 上述技术方案中，阵列基板的非显示区域的金属导电层表面覆盖有抗氧化结构， 用以防止所述金属导电层被氧化，从而当所述金属导电层暴露在环境中，而此时若形成只 位于显示区域的薄膜图形，所述抗氧化结构可以保护所述金属导电层不被氧化，降低了所 述金属导电层的传输电阻，改善了所述金属导电层与后续形成的导电层的电学接触特性， 从而提高了阵列基板的质量。
【专利附图】
【附图说明】
[0013] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可 以根据这些附图获得其他的附图。
[0014] 图1表不阵列基板的结构不意图；
[0015] 图2表示现有技术中图1沿A-A的剖视图；
[0016] 图3表示本发明实施例中图1沿A-A的剖视图；
[0017] 图4-图7、图9和图10表示本发明实施例中阵列基板的制作过程示意图；
[0018] 图8表不图7的俯视图。
【具体实施方式】
[0019] 薄膜晶体管阵列基板包括显示区域和位于显示区域外围的非显示区域，在非显示 区域形成有传输信号的导电层，用于为显示区域提供显示所需的信号，所述导电层包括金 属导电层。为简化制作工艺，非显示区域的导电层与显示区域的导电层通过同一材料薄膜 的构图工艺形成。
[0020] 当形成仅位于显示区域形成的薄膜图形时，如：液晶显示器件的平坦层，若此时非 显示区域的金属导电层暴露在环境中，所述金属导电层存在易被氧化的问题。
[0021] 为了解决上述技术问题，本发明提供一种薄膜晶体管阵列基板极其制作方法，通 过形成覆盖位于非显示区域的金属导电层表面的抗氧化结构，可以保护所述金属导电层不 被氧化，降低了所述金属导电层的传输电阻，改善了所述金属导电层与后续形成的导电层 的电学接触特性，从而提高了阵列基板的质量。
[0022] 下面将结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实 施例用于说明本发明，但不用来限制本发明的范围。
[0023] 本发明实施例中提供一种薄膜晶体管阵列基板的制作方法，所述薄膜晶体管阵列 基板包括显示区域和位于显示区域外围的非显示区域，所述制作方法包括：
[0024] 形成位于所述非显示区域的金属导电层；
[0025] 形成覆盖所述金属导电层表面的第一抗氧化结构，以保护所述金属导电层不被氧 化。
[0026] 通过上述技术方案，可以保护非显示区域的金属导电层不被氧化，降低了所述金 属导电层的传输电阻，改善了所述金属导电层与后续形成的导电层的电学接触特性，从而 提1? 了阵列基板的质量。
[0027] 相应地，本发明实施例中还提供一种薄膜晶体管阵列基板，其包括显示区域和位 于显示区域外围的非显示区域。所述薄膜晶体管阵列基板包括位于所述非显示区域的金属 导电层，以及覆盖所述金属导电层表面的第一抗氧化结构，所述第一抗氧化结构用于保护 所述金属导电层不被氧化。
[0028] 优选地，在形成覆盖所述金属导电层表面的抗氧化结构的步骤之后，再形成仅位 于显示区域的薄膜图形，从而在形成仅位于显示区域的薄膜图形的制作工艺中，位于非显 示区域的金属导电层表面覆盖有抗氧化结构，可以保护所述金属导电层不被氧化。
[0029] 为了简化阵列基板的制作工艺，非显示区域的导电层图形与显示区域的导电层图 形通过对同一材料薄膜的构图工艺同时形成。
[0030] 在薄膜晶体管阵列基板的显示区域形成有多个像素单元，每个像素单元包括薄膜 晶体管，所述薄膜晶体管包括栅电极、栅绝缘层、有源层图案、源电极和漏电极。其中，栅线 和栅电极通过对同一栅金属（Cu, Al，Ag, Mo, Cr, Nd, Ni, Mn, Ti, Ta, W等金属以及这些金属 的合金）薄膜的构图工艺形成，数据线、源电极和漏电极通过对同一源漏金属（Cu, Al, Ag, Mo, Cr, Nd, Ni, Mn, Ti, Ta, W等金属以及这些金属的合金）薄膜的构图工艺形成。
[0031] 贝IJ，本发明实施例中位于非显示区域的金属导电层包括栅金属层和源漏金属层。
[0032] 对于液晶显示装置，薄膜晶体管阵列基板的像素单元还包括像素电极（由透明导 电薄膜形成）。为了保证非显示区域信号传输的可靠性，非显示区域的导电层还包括位于所 述第一抗氧化结构上的透明导电层，所述透明导电层可以通过所述第一抗氧化结构中的第 一过孔与金属导电层电性接触。即，非显示区域的信号线包括金属导电层和位于金属导电 层上方的透明导电层。
[0033] 贝IJ，本发明实施例中薄膜晶体管阵列基板的制作方法还包括：
[0034] 在所述第一抗氧化结构上形成透明导电层；
[0035] 在所述第一抗氧化结构中形成第一过孔，所述透明导电层通过所述第一过孔与所 述金属导电层电性接触。
[0036] 更进一步地，可以设置非显示区域的信号线包括栅金属导电层、源漏金属层和透 明导电层。
[0037] 本发明实施例中，形成覆盖金属导电层图形表面的第一抗氧化结构的步骤包括：
[0038] 在所述金属导电层上形成抗氧化薄膜；
[0039] 在所述抗氧化薄膜上涂覆光刻胶，采用半色调或灰色调掩膜板对光刻胶进行曝 光，形成光刻胶不保留区域、光刻胶完全保留区域和光刻胶半保留区域，所述光刻胶半保留 区域对应所述第一抗氧化结构中的过孔所在的区域，所述光刻胶完全保留区域对应所述第 一抗氧化结构除去第一过孔的部分所在的区域，所述光刻胶不保留区域对应其他区域；
[0040] 刻蚀掉所述光刻胶不保留区域的抗氧化薄膜；
[0041] 通过灰化工艺去除所述光刻胶半保留区域的光刻胶；
[0042] 刻蚀一定厚度的、位于所述光刻胶半保留区域的抗氧化薄膜；
[0043] 去除剩余的光刻胶。
[0044] 通过上述步骤可以通过一次构图工艺同时形成第一抗氧化结构和第一抗氧化结 构中的第一过孔所在区域的图形，所述第一过孔具体对应所述光刻胶半保留区域。
[0045] 进一步地，形成覆盖金属导电层图形表面的第一抗氧化结构的步骤还包括：
[0046] 在形成仅位于显示区域的薄膜图形的步骤之后，刻蚀掉所述光刻胶半保留区域剩 余的抗氧化薄膜，形成所述第一抗氧化结构以及所述第一抗氧化结构中的第一过孔，由于 在形成仅位于显示区域的薄膜图形的制作工艺中，金属导电层图形上覆盖有第一抗氧化结 构，可以有效保护其不会被氧化。同时，仅通过刻蚀工艺即可形成第一抗氧化结构中的第一 过孔，省略了制作第一过孔的构图工艺，简化了制作过程。
[0047] 薄膜晶体管（Thin Film Transistor, TFT)根据有源层材料的不同，可分为多晶 硅（Poly-Si，P-Si)TFT与非晶硅（a-Si)TFT，P-Si的分子结构在一颗晶粒（Grain)中的排 列状态是整齐而有方向性的，因此电子移动率比排列杂乱的非晶硅快了 200-300倍。P-Si 的制作工艺主要包含高温多晶娃（HTPS)与低温多晶娃（Low Temperature Poly-Silicon, LTPS)两种工艺。高分辨率显示器的阵列基板主要采用LTPS工艺。
[0048] 对于液晶显示装置，优选地，非显示区域还包括透明导电层，与金属导电层电性连 接，以保证电学信号的可靠传输。在一个【具体实施方式】中，薄膜晶体管阵列基板为LTPS阵 列基板，包括位于显示区域的薄膜晶体管和像素电极，并在薄膜晶体管和像素电极的制作 工艺中，同时形成非显示区域的导电层，具体包括：
[0049] 形成源漏金属薄膜，对所述源漏金属薄膜进行构图工艺，形成薄膜晶体管的源电 极和漏电极，以及位于非显示区域的源漏金属层；
[0050] 形成透明导电薄膜，对所述透明导电薄膜进行构图工艺，形成像素电极和位于非 显示区域的透明导电层，所述透明导电层和源漏金属层电性连接。
[0051] 由于在形成薄膜晶体管的源电极和漏电极后，会形成仅位于显示区域的平坦层。 在制作平坦层的制作工艺（包括亚克力材料的涂覆，曝光显影和固化）中，非显示区域的源 漏金属层暴露在环境中，平坦层固化时，易被氧化。通过本发明的技术方案，可以有效保护 非显示区域的源漏金属层不被氧化，具体的方案为：
[0052] 在一基板上形成薄膜晶体管的源电极和漏电极，以及位于非显示区域的源漏金属 层；
[0053] 形成覆盖所述源漏金属层的第一抗氧化结构；
[0054] 在形成有所述第一抗氧化结构的基板上形成平坦层，所述平坦层仅位于薄膜晶体 管阵列基板的显示区域。
[0055] 在形成有所述平坦层的基板上形成像素电极和位于非显示区域的透明导电层，所 述透明导电层和源漏金属层电性连接。
[0056] 在形成所述透明导电层的构图工艺中，由于所述透明导电层为低温透明导电层， 在刻蚀透明导电薄膜的时候易发生残留，尤其在膜层段差大的位置（具体为显示区域的边 界位置，因为平坦层仅位于显示区域）。现有技术中，由于源漏金属层裸露在外，残留的透明 导电薄膜使得相邻的源漏金属层连接在一起，形成短路。而通过采用本发明的技术方案，即 使刻蚀工艺中存在残留的透明导电薄膜，由于源漏金属层上覆盖有所述第一抗氧化结构， 也不会造成相邻的源漏金属层连接短路，有利于实现高密度的线排布。
[0057] 在LTPS阵列基板的制作工艺中，像素电极通过所述平坦层中的过孔与薄膜晶体 管的漏电极电性接触，由于平坦层的制作工艺为：亚克力材料的涂覆，曝光显影和固化，即， 在所述平坦层中形成露出漏电极的过孔后才进行固化工艺，这样也会存在薄膜晶体管的漏 电极易被氧化的问题。
[0058] 基于上述技术方案，本发明实施例中在形成覆盖非显示区域的源漏金属层的第一 抗氧化结构的同时，形成覆盖薄膜晶体管的漏电极表面的第二抗氧化结构，以保护所述漏 电极不被氧化，即，所述第二抗氧化结构与第一抗氧化结构为同一材质。
[0059] 进一步地，在所述第一抗氧化结构中形成第一过孔的同时，在所述第二抗氧化结 构中形成第二过孔，所述像素电极通过所述第二过孔与薄膜晶体管的漏电极电性接触。
[0060] 结合图3、图4-图10所示，下面以液晶显示装置的、且驱动横向电场为横向电场的 LTPS阵列基板为例，来具体介绍本发明实施例中的制作方法，包括以下步骤：
[0061] 步骤S1、提供一衬底基板1，如：玻璃基板、石英基板、有机树脂基板等透明基板， 并在衬底基板1上形成缓冲层2,在缓冲层2上形成薄膜晶体管的有源层图案，然后在有源 层图案上形成栅绝缘层3。
[0062] 其中，有源层的材料可以为硅半导体，也可以为金属氧化物半导体。缓冲层2和栅 绝缘层3材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体 地，栅绝缘层3可以是SiNx，SiOx或Si (ON) X。
[0063] 步骤S2、通过对同一栅金属薄膜的构图工艺在完成步骤SI的衬底基板1上同时形 成位于非显示区域的栅金属层4,以及位于显示区域的栅电极和栅线；
[0064] 具体地，可以采用溅射或热蒸发的方法在完成步骤Sl的衬底基板1上沉积一层 厚度为2500-16000A的栅金属薄膜，栅金属层可以是Cu, Al，Ag, Mo, Cr, Nd, Ni, Mn, Ti, Ta, W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如 Cu\Mo, Ti\Cu\Ti，Μο\Α1\Μο 等。
[0065] 在栅金属薄膜上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，显影，使光刻胶 形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅金属层4、栅线 和栅电极的所在区域，光刻胶不保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻 胶不保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅金属层4、栅线和栅电极。
[0066] 步骤S3、在完成步骤S2的衬底基板1上形成层间绝缘层5,通过构图工艺在层间 绝缘层5中形成过孔，露出栅金属层4 ;
[0067] 其中，层间绝缘层5材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双 层或多层结构。具体地，层间绝缘层5可以是SiNx, SiOx或Si (ON)X。
[0068] 步骤S4、通过对同一源漏金属薄膜的构图工艺在完成步骤S3的衬底基板1上形成 位于非显示区域的源漏金属层6,以及位于显示区域的源电极、漏电极和数据线；
[0069] 其中，源漏金属层6通过层间绝缘层5中的过孔与栅金属层4电性接触。
[0070] 具体地，可以在完成步骤S3的衬底基板1上采用磁控溅射、热蒸发或其它成膜方 法沉积一层厚度约为2000-6000A的源漏金属薄膜，源漏金属薄膜可以是Cu, Al, Ag, Mo, Cr, Nd, Ni, Mn, Ti, Ta, W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多 层结构，多层结构比如Cu\Mo, Ti\Cu\Ti，Μο\Α1\Μο等。
[0071] 步骤S5、在完成步骤S4的衬底基板1上形成抗氧化薄膜10,对抗氧化薄膜10进 行构图工艺形成抗氧化结构12 ;
[0072] 其中，抗氧化薄膜10的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、 双层或多层结构。具体地，抗氧化薄膜10可以是SiNx, SiOx或Si (ON) X。
[0073] 首先，可以采用等离子体增强化学气相沉积（PECVD)方法在完成步骤S4的衬底基 板1上形成抗氧化薄膜10 ;
[0074] 之后，在抗氧化薄膜10上形成光刻胶11 ;
[0075] 之后，通过灰色调或半色调掩膜板20对光刻胶11进行曝光，如图4所示，其中，掩 膜板20包括半透光区域13、不透光区域14和全透光区域15。曝光后的光刻胶11包括光 刻胶半保留区域23、光刻胶完全保留区域24和光刻胶不保留区域，结合图5所示。其中，光 刻胶半保留区域23对应第一抗氧化结构12中的第一过孔所在的区域，光刻胶完全保留区 域24对应第一抗氧化结构12除去第一过孔的部分所在的区域，光刻胶不保留区域对应其 他区域；
[0076] 之后，刻蚀掉光刻胶不保留区域的抗氧化薄膜10 ;
[0077] 之后，通过灰化工艺去除光刻胶半保留区域23的光刻胶，并对刻胶完全保留区域 24的光刻胶有一定的减薄作用；
[0078] 然后，刻蚀一定厚度的、位于光刻胶半保留区域23的抗氧化薄膜10 ;
[0079] 最后，剥离剩余的光刻胶，如图6所示。
[0080] 至此，形成覆盖非显示区域的源漏金属层6的第一抗氧化结构12以及第一抗氧化 结构12中的第一过孔所在区域的图形，其中，第一过孔对应光刻胶半保留区域23。
[0081] 在上述制作工艺过程中，同时在薄膜晶体管的漏电极上也形成与第一抗氧化结构 12形状相同的第二抗氧化结构（图中未示出），覆盖在漏电极的表面，因为在后续平坦层的 制作工艺中，漏电极暴露在环境中也易被氧化。
[0082] 步骤S6、在完成步骤S5的衬底基板1上形成平坦层，所示平坦层的材料为亚克力 材料，仅位于阵列基板的显示区域。在平坦层的制作工艺中，阵列基板的非显示区域的源漏 金属层6表面覆盖有抗氧化薄膜，不会被氧化；
[0083] 同时，薄膜晶体管的漏电极表面也覆盖有抗氧化薄膜，不会被氧化
[0084] 其中，平坦层的制作工艺为：
[0085] 在完成步骤S5的衬底基板1上的显示区域涂覆亚克力材料，形成亚克力薄膜；
[0086] 通过掩膜板对形成的亚克力薄膜进行曝光、显影，形成亚克力保留区域和亚克力 不保留区域，亚克力不保留区域至少对应漏电极的一部分所在的区域，露出覆盖漏电极表 面的第二抗氧化结构的厚度较薄的部分，亚克力保留区域对应其他区域；
[0087] 对亚克力保留区域的亚克力薄膜进行固化，形成仅位于显示区域的平坦层，所述 平坦层中设置有露出第二抗氧化结构的厚度较薄的部分的过孔，其中，所述第二抗氧化结 构覆盖在漏电极的表面。
[0088] 步骤S7、在完成步骤S6后，刻蚀掉厚度较薄的抗氧化薄膜，形成第一抗氧化结构 12,第一抗氧化结构12中设置有第一过孔30,如图7所示；
[0089] 图8所示为图7的俯视图，可见，形成的第一抗氧化结构12的中部具有第一过孔 30,露出下面的源漏金属层6。
[0090] 在此步骤中，同时刻蚀掉覆盖在漏电极表面的第二抗氧化结构的厚度较薄的部 分，形成第二过孔，露出漏电极，可以使得后续形成的像素电极与漏电极电性接触，导通。
[0091] 步骤S8、通过对同一第一透明导电膜的构图工艺在完成步骤S7的衬底基板1上形 成位于非显示区域的第一透明导电层7,以及位于显示区域的像素电极，如图9所示；
[0092] 具体地，在经过步骤S7的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉 积厚度为300-1500A的透明导电薄膜，透明导电薄膜可以是ιτο或ιζο。在透明导电薄膜 上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域 和光刻胶保留区域，其中，光刻胶保留区域对应于第一透明导电层7和像素电极所在区域， 光刻胶不保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的透明导 电薄膜，剥离剩余的光刻胶，形成第一透明导电层7和像素电极。
[0093] 其中，第一透明导电层7通过第一抗氧化结构12中的第一过孔与源漏金属层6电 性连接。
[0094] 而在显示区域，像素电极通过贯穿平坦层和第二抗氧化结构的第二过孔与薄膜晶 体管的漏电极电性接触。
[0095] 步骤S9、在完成步骤S8的衬底基板1上形成钝化层8,并对钝化层8进行构图工 艺，形成钝化层过孔31 ;
[0096] 在阵列基板的显示区域，钝化层8至少覆盖薄膜晶体管的有源层，用于保证薄膜 晶体管的电学特性。
[0097] 步骤S10、通过对同一透明导电薄膜的构图工艺在完成步骤S9的衬底基板1上形 成位于非显示区域的第二透明导电层9,以及位于显示区域的公共电极，如图3所示。
[0098] 通过上述步骤形成的LTPS阵列基板具体包括：
[0099] 衬底基板1，为透明基板，如：玻璃基板、石英基板、有机树脂基板；
[0100] 形成在衬底基板1上的缓冲层2 ;
[0101] 形成在缓冲层2上的栅绝缘层3 ;
[0102] 形成在栅绝缘层3上且位于非显示区域的栅金属层4,形成在栅绝缘层3上且位于 显示区域的栅电极和栅线，栅金属层4、所述栅电极和栅线通过对同一栅金属薄膜的构图工 艺形成；
[0103] 形成在栅金属层4、所述栅电极和栅线上的层间绝缘层5 ;
[0104] 形成在层间绝缘层5上且位于非显示区域的源漏金属层6,形成在层间绝缘层5上 且位于显示区域的源电极、漏电极和数据线，源漏金属层6、所述源电极、漏电极和数据线通 过对同一源漏金属薄膜的构图工艺形成，源漏金属层6通过层间绝缘层5中的过孔与栅金 属层4电性接触；
[0105] 覆盖在源漏金属层6表面上的第一抗氧化结构12,覆盖在漏电极表面上的第二抗 氧化结构；
[0106] 形成在所述源电极、漏电极和数据线上的平坦层；
[0107] 形成在第一抗氧化结构12和平坦层上且位于非显示区域的第一透明导电层7,形 成在第一抗氧化结构12和平坦层上且位于显示区域的像素电极，第一透明导电层7和像素 电极通过对同一透明导电薄膜的构图工艺形成，第一透明导电层7通过第一抗氧化结构12 中的第一过孔与源漏金属层6电性接触，像素电极通过第二抗氧化结构中的第二过孔与漏 电极电性接触；
[0108] 形成在第一透明导电层7和像素电极上的钝化层8 ;
[0109] 形成在钝化层8上且位于非显示区域的第二透明导电层9,形成在钝化层8上且位 于显示区域的公共电极，第二透明导电层9和公共电极通过对同一透明导电薄膜的构图工 艺形成，第二透明导电层9通过钝化层8中的过孔与第一透明导电层7电性接触。
[0110] 上述LTPS阵列基板的驱动电场为横向电场，非显示区域的信号线包括电性连接 的栅金属层4、源漏金属层5、第一透明导电层7和第二透明导电层9,具有较高的可靠性。
[0111] 对于驱动电场为纵向电场的阵列基板，其不包括形成在像素电极上的钝化层以及 形成在钝化层上的公共电极，省略了钝化层和公共电极的制作工艺。
[0112] 本发明实施例中还提供一种显示装置，其包括如上所述的薄膜晶体管阵列基板。
[0113] 其中，所述显示装置可以为液晶显示装置，也可以为有源有机发光二极管显示装 置。
[0114] 对于有源有机发光二极管显示装置，其薄膜晶体管的制作工艺与上述相同，可以 通过同样的工艺形成覆盖非显示区域的源漏金属层表面的第一抗氧化结构，所述源漏金属 层也可以通过所述第一抗氧化结构中的第一过孔与后续形成的导电层电性连接。而对于有 机发光二极管的制作工艺请参见现有技术，在此不再详述。
[0115] 本发明的技术方案中，阵列基板的非显示区域的金属导电层表面覆盖有抗氧化结 构，用以防止所述金属导电层被氧化，从而当所述金属导电层暴露在环境中，而此时若形成 只位于显示区域的薄膜图形，所述抗氧化结构可以保护所述金属导电层不被氧化，降低了 所述金属导电层的传输电阻，改善了所述金属导电层与后续形成的导电层的电学接触特 性，同时，还有利于非显示区域实现高密度的线排布，提高了阵列基板的质量。
[0116] 以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人 员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换 也应视为本发明的保护范围。
【权利要求】
1. 一种薄膜晶体管阵列基板，包括显示区域和位于显示区域外围的非显示区域，所述 薄膜晶体管阵列基板包括位于所述非显示区域的金属导电层，其特征在于，所述薄膜晶体 管阵列基板还包括： 覆盖所述金属导电层表面的第一抗氧化结构，以保护所述金属导电层不被氧化。
2. 根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基 板还包括： 仅位于显示区域的薄膜图形。
3. 根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基 板还包括： 位于所述第一抗氧化结构上的透明导电层； 所述第一抗氧化结构中设置有第一过孔，所述透明导电层通过所述第一过孔与所述金 属导电层电性接触。
4. 根据权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基 板为LTPS阵列基板，所述薄膜晶体管阵列基板包括位于显示区域的薄膜晶体管和像素电 极，所述仅位于显示区域的薄膜图形为平坦层； 所述金属导电层为源漏金属层。
5. 根据权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述源漏金属层的材质 为Ti/Al/Ti合金。
6. 根据权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述非显示区域的源漏 金属层与薄膜晶体管的源电极、漏电极为同一材质； 所述非显示区域的透明导电层与像素电极为同一材质。
7. 根据权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基 板还包括： 覆盖所述薄膜晶体管的漏电极表面的第二抗氧化结构，以保护所述漏电极不被氧化； 所述第二抗氧化结构与第一抗氧化结构为同一材质。
8. 根据权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述第二抗氧化结构中 设置有第二过孔，所述像素电极通过所述第二过孔与薄膜晶体管的漏电极电性接触。
9. 根据权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述第一抗氧化结构和 第二抗氧化结构的材质为SiNx、SiOx或Si (ON) X。
10. -种显示装置，包括权利要求1-9任一项所述的薄膜晶体管阵列基板。
11. 一种薄膜晶体管阵列基板的制作方法，所述薄膜晶体管阵列基板包括显示区域和 位于显示区域外围的非显示区域，所述制作方法包括： 形成位于所述非显示区域的金属导电层，其特征在于，所述制作还包括： 形成覆盖所述金属导电层表面的第一抗氧化结构，以保护所述金属导电层不被氧化。
12. 根据强烈要求11所述的制作方法，其特征在于，形成覆盖所述金属导电层表面的 第一抗氧化结构的步骤之后，所述制作方法还包括： 形成仅位于显示区域的薄膜图形。
13. 根据强烈要求12所述的制作方法，其特征在于，所述制作方法还包括： 在所述第一抗氧化结构上形成透明导电层； 在所述第一抗氧化结构中形成第一过孔； 所述透明导电层通过所述第一过孔与所述金属导电层电性接触。
14. 根据权利要求13所述的制作方法，其特征在于，形成所述第一抗氧化结构的步骤 包括： 在所述金属导电层上形成抗氧化薄膜； 在所述抗氧化薄膜上涂覆光刻胶，采用半色调或灰色调掩膜板对光刻胶进行曝光，形 成光刻胶不保留区域、光刻胶完全保留区域和光刻胶半保留区域，所述光刻胶半保留区域 对应所述第一抗氧化结构中的第一过孔所在的区域，所述光刻胶完全保留区域对应所述第 一抗氧化结构除去第一过孔的部分所在的区域，所述光刻胶不保留区域对应其他区域； 刻蚀掉所述光刻胶不保留区域的抗氧化薄膜； 通过灰化工艺去除所述光刻胶半保留区域的光刻胶； 刻蚀一定厚度的、位于所述光刻胶半保留区域的抗氧化薄膜，； 去除剩余的光刻胶。
15. 根据权利要求14所述的制作方法，其特征在于，形成所述第一抗氧化结构的步骤 还包括： 在形成仅位于显示区域的薄膜图形的步骤之后，刻蚀掉对应所述光刻胶半保留区域剩 余的抗氧化薄膜，形成所述第一抗氧化结构以及所述第一抗氧化结构中的第一过孔。
16. 根据权利要求15所述的制作方法，其特征在于，所述薄膜晶体管阵列基板为LTPS 阵列基板，所述薄膜晶体管阵列基板包括位于显示区域的薄膜晶体管和像素电极，所述仅 位于显示区域的薄膜图形为平坦层； 所述金属导电层为源漏金属层。
17. 根据权利要求16所述的制作方法，其特征在于，在形成所述第一抗氧化结构的同 时，形成覆盖薄膜晶体管的漏电极表面的第二抗氧化结构，以保护所述漏电极不被氧化。
18. 根据权利要求17所述的制作方法，其特征在于，在所述第一抗氧化结构中形成第 一过孔的同时，在所述第二抗氧化结构中形成第二过孔，所述像素电极通过所述第二过孔 与薄膜晶体管的漏电极电性接触。
19. 根据权利要求16所述的制作方法，其特征在于， 所述制作方法还包括： 形成源漏金属薄膜，对所述源漏金属薄膜进行构图工艺，形成薄膜晶体管的源电极和 漏电极，以及位于非显示区域的源漏金属层； 形成透明导电薄膜，对所述透明导电薄膜进行构图工艺，形成像素电极，以及位于非显 示区域的透明导电层，所述透明导电层与源漏金属层电性连接，所述像素电极与所述源电 极电性连接。
【文档编号】H01L27/12GK104393001SQ201410578332
【公开日】2015年3月4日 申请日期:2014年10月24日 优先权日:2014年10月24日
【发明者】杨小飞, 杨玉清, 莫再隆, 石天雷, 朴承翊 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司