一种vdmos器件及其制造方法
【专利摘要】本申请提供一种VDMOS器件的制造方法包括在衬底的外延层表面形成沟槽，在所述沟槽内沉积体内氧化层，在所述外延层之上形成栅极，所述栅极与所述体内氧化层接界，在所述外延层上，以与所述体内氧化层间隔一段距离的方式在所述体内氧化层的相对两侧形成源极，在所述衬底上形成漏极。另外，还提供了采用上述方法制造的VDMOS器件。本发明提供的VDMOS器件及其制造方法只需在外延层表面刻蚀沟槽，将体内氧化层沉积在沟槽内，无需改变器件的外部结构和形状，可以采用常规方式集成。在不影响器件反向击穿电压的情况下，有效的降低器件的FOM值，提高其动态性能。
【专利说明】-种VDMOS器件及其制造方法
【技术领域】
[0001] 本发明涉及半导体领域，特别涉及一种具有优异动态性能的VDMOS结构及其制造 方法。
【背景技术】
[0002] VDMOS器件具有输入阻抗高、输入电流小、驱动功率小、驱动电路简单、开关速度 高、频率特性好、热稳定性好等优点，特别是，它具有负温度系数，没有双极功率管的二次击 穿问题，安全工作区大，其广泛的应用于汽车电子、马达驱动、工业控制、电机调速、开关电 源、节能灯、逆变器音频放大、高频振荡器和不间断电源领域中。
[0003] 能够表征功率VDMOS器件性能的重要参数称为品质因子FOM(figureofmerit)，其 等于导通电阻Rm和栅漏电荷Qgd乘积，即FOM=RmXQgd。一般情况下，栅漏电荷Qgd越小， 功率VDMOS器件的开关性能越好，损耗越小，但导通电阻Rm会随Qgd的减小而增大，二者是 两个矛盾的参数。因此，设计人员常常在低栅漏电荷Qgd和低导通电阻1?。"之间作出折中取 舍，很难有效地大幅度降低FOM值，从而提高VDMOS器件的工作效率。
[0004] 目前，在VDMOS器件加工过程中，虽然能够通过优化工艺参数来提高器件的开关 性能，但是效果十分有限。
【发明内容】
[0005] 鉴于现有技术中存在的问题，本发明提供一种VDMOS器件的制造方法，包括在衬 底的外延层表面形成沟槽，在所述沟槽内沉积体内氧化层，在所述外延层之上形成栅极，所 述栅极与所述体内氧化层接界，在所述外延层上，以与所述体内氧化层间隔一段距离的方 式在所述体内氧化层的相对两侧形成源极，在所述衬底上形成漏极。
[0006] 在本发明的一些实施方式中，在步骤b中，沿所述外延层的宽度方向布置彼此间 隔的多个体内氧化层，在步骤d中，沿所述外延层的长度方向在所述多个体内氧化层的相 对两侧形成所述源极。
[0007] 在本发明的一些实施方式中，所述多个体内氧化层彼此之间的间隔距离相等或不 等。
[0008] 在本发明的一些实施方式中，在步骤c中，所述栅极与所述体内氧化层接界区域 的面积基本占所述栅极面积的一半。
[0009] 本发明提供的VDMOS器件的制造方法只需在外延层表面刻蚀沟槽，将体内氧化层 沉积在沟槽内，无需改变器件的外部结构和形状，可以采用常规方式集成。另外，可以在外 延层表面刻蚀多个沟槽，使其等距或不等距的间隔设置，在不影响器件反向击穿电压的情 况下，有效的降低器件的FOM值。
[0010] 在本发明的一些实施方式中，所述步骤d包括在所述外延层表面形成阱，所述阱 的深度与所述沟槽深度相同，在所述阱内形成源区。
[0011] 在本发明的一些实施方式中，在所述步骤a中，所述沟槽的侧壁与底壁之间的夹 角为90?100°，这种设置有利于在不降低反向击穿电压的情况下，进一步降低VDMOS器件 的FOM值，提高其动态性能。
[0012] 本发明还提供了一种VDMOS器件，包括衬底，位于所述衬底底部的漏极，位于所述 衬底上部的外延层，位于所述外延层表面的槽沟，所述槽沟内沉积有体内氧化层，位于所述 外延层上，以与所述体内氧化层间隔一段距离的方式布置在所述体内氧化层相对两侧的源 极，以及位于所述外延层之上的栅极，所述栅极与所述体内氧化层接界。
[0013] 本发明提供的VDMOS器件在不改变现有器件外形的情况下，在外延层内刻蚀沟 槽，并在沟槽内沉积体内氧化层。其在不影响器件反向击穿电压的情况下，有效的降低器件 的FOM值，增强VDMOS器件的动态性能。
【专利附图】
【附图说明】
[0014] 图1为本发明一实施方式的具有间隔式体内厚氧化层的VDMOS器件元胞结构正面 剖面图；
[0015] 图2为本发明一实施方式的具有间隔式体内厚氧化层的VDMOS器件俯视剖视图；
[0016] 图3(a)-图3(h)为本发明一实施方式的VDMOS器件制造流程图。
[0017] 附图标记说明如下：
[0018] S一源极，G一栅极，D一漏极，Ts-体内厚氧化层厚度，
[0019] Lb-体内厚氧化层与源极距离，
[0020] Ws-体内厚氧化层宽度，Wf-体内厚氧化层间隔距离。
【具体实施方式】
[0021] 如图1和图2所不为本发明一实施方式的VDMOS器件，其具有N型娃片衬底以及 在硅片衬底上形成的N-型外延层。在外延层的表面以湿法和干法工艺刻蚀形成沟槽，使 沟槽的侧壁光滑且侧壁与底壁之间的夹角为90?100°，在沟槽内沉积体内氧化层。沉积 到沟槽中的体内氧化层具有与沟槽相应的形状，体内氧化层的截面可以为长方形，正方形 或多边形。外延层上依次沉积栅介质层和栅区多晶硅，栅介质层材料为SiO2，还可以选用 31*1103、！1?)2、21<) 2等。栅区材料为栅多晶硅，还可以选择使用金属。栅介质层与体内氧化 层贴合，其贴合面积至少为栅介质层表面积的一半，即相当于栅极表面积的一半。体内氧化 层可以采用和栅介质层相同的材料制成，以便于二者更好的结合。
[0022] 在体内氧化层两侧的N-型外延层表面，对称的形成两个与体内氧化层相间隔的 源极S，源极S包括P型阱和形成于P型阱之内的N+源区，在外延层的表面与源极S相应位 置依次覆设金属层和钝化层，对金属层和钝化层进行刻蚀，形成有源极引线。P型阱的深度 与沟槽的深度相同。
[0023] 在另一些方案中，沟槽具有多个，每一个沟槽中都沉积有体内氧化层，其相间隔的 沿宽度方向分布于N-型外延层内（图2中所示的水平方向为长度方向，所示的垂直方向为 宽度方向，图1中的水平方向即为长度方向），其间隔距离可以相同或者不同。这样设置，使 两侧的源极S在宽度方向上被一个或多个体内氧化层相间隔。
[0024] N型硅片衬底的底部具有通过蒸发或溅射金属Ti-Ni-Ag得到的合金化的漏极D。
[0025] 这种VDMOS器件的元胞形状可以是正方形、长方形、六角形、圆形、三角形等。
[0026] 在本发明一实施方式中的VDMOS器件可以按照如下方法制造：
[0027] (1)采用硅片外延层清洗液对N-型外延层表面进行清洗处理，如图3(a);
[0028] (2)采用湿法加干法工艺在N-型外延层表面进行刻蚀，形成沟槽，如图3 (b);
[0029] (3)采用化学气相沉积方法在沟槽内沉积体内氧化层，如图3(c);
[0030] (4)利用化学气相沉积方法制备一层均匀、紧密厚度为0. 2 μ m的SiO2薄膜，刻蚀 后进行浓硼区离子注入，之后硅片进行快速退火处理；
[0031] (5)在N-型外延层表面与沟槽相对的位置，分别采用热氧化和等离子体化学气相 沉积方法依次沉积SiO2栅介质层和多晶硅栅区，并对多晶硅栅区进行磷离子注入和退火处 理，刻蚀后，形成栅极G，如图3 (d)，形成的SiO2栅介质层与体内氧化层贴合。
[0032] (6)采用自对准工艺在N-型外延层的表面形成P阱和N+源区，P阱分别位于沟槽 的两侧并与沟槽间隔，P型阱的深度与沟槽相同，如图3(e);
[0033] (7)利用化学气相沉积方法制备一层均匀、紧密厚度为0. 6 μ m的SiO2薄膜，刻蚀 电极接触孔；
[0034] (8)利用蒸发或溅射的方法制作厚度为1. 2μm金属AL层，刻蚀引线后采用等离子 体化学气相淀积方法在金属AL层之上制备钝化层，对该钝化层进行刻蚀，形成源极引线， 如图3(f)。
[0035] 钝化层包括位于下层的SiO2层以及位于上层的Si3N4层，其中，SiO2层的厚度为 0· 4μm，Si3N4 层的厚度为 0· 6μm。
[0036] (9)衬底背面减薄，如图3(g)，蒸发或溅射金属Ti-Ni-Ag，退火合金化，形成漏极， 如图3(h)。
[0037] 其中的体内氧化层、栅介质层、栅区材料、钝化层的制备工艺可以采用热氧化、 CVD(化学气相淀积）、PECVD(等离子体化学气相淀积）、HPD(高密度等离子体化学气相淀 积）或PVD(物理气相淀积）中的任一种。
[0038] 对按照上述方法，制备具有多个相间隔的体内氧化层的VDMOS器件，以所得反向 击穿电压约为100V的VDMOS器件为例，进行参数测试，体内厚氧化层结构几何参数与品质 因子的关系如下：
[0039] L/1N丄 厶；？厶Λ^ * *I* "±/ "±
【权利要求】
1. 一种VDMOS器件的制造方法，包括： a. 在衬底的外延层表面形成沟槽； b. 在所述沟槽内沉积体内氧化层； c. 在所述外延层之上形成栅极，所述栅极与所述体内氧化层接界； d. 在所述外延层上，以与所述体内氧化层间隔一段距离的方式在所述体内氧化层的相 对两侧形成源极； e. 在所述衬底上形成漏极。
2. 根据权利要求1所述的VDM0S器件的制造方法，其中，在步骤b中，沿所述外延层的 宽度方向布置彼此间隔的多个体内氧化层，在步骤d中，沿所述外延层的长度方向在所述 多个体内氧化层的相对两侧形成所述源极。
3. 根据权利要求2所述的VDM0S器件的制造方法，其中，所述多个体内氧化层彼此之间 的间隔距离相等或不等。
4. 根据权利要求1-3中任一项所述的VDM0S器件的制造方法，其中，在步骤c中，所述 栅极与所述体内氧化层接界区域的面积基本占所述栅极面积的一半。
5. 根据权利要求1所述的VDM0S器件的制造方法，其中，所述步骤d包括： 在所述外延层表面形成阱，所述阱的深度与所述沟槽深度相同； 在所述阱内形成源区。
6. 根据权利要求1所述的VDM0S器件的制造方法，其中，在所述步骤a中，所述沟槽的 侧壁与底壁之间的夹角为90?100°。
7. -种利用如权利要求1-6中任一项所述的方法制造的VDM0S器件，所述VDM0S器件 包括： 衬底； 位于所述衬底底部的漏极； 位于所述衬底上部的外延层； 位于所述外延层表面的槽沟，所述槽沟内沉积有体内氧化层； 位于所述外延层上，以与所述体内氧化层间隔一段距离的方式布置在所述体内氧化层 相对两侧的源极；以及 位于所述外延层之上的栅极，所述栅极与所述体内氧化层接界。
8. 根据权利要求7所述的VDM0S器件，其中，所述体内氧化层与所述栅极的贴合面积基 本占所述栅极面积的一半。
9. 根据权利要求8所述的VDM0S器件，其中，所述体内氧化层具有多个，所述多个体内 氧化层沿所述外延层的宽度方向间隔布置，所述源极沿所述外延层的长度方向设置在所述 多个体内氧化层的相对两侧。
10. 根据权利要求9所述的VDM0S器件，其中，所述多个体内氧化层间隔距离相等或不 等。
【文档编号】H01L21/336GK104392932SQ201410758728
【公开日】2015年3月4日 申请日期:2014年12月10日 优先权日:2014年12月10日
【发明者】郑莹, 吴会利, 马洪江 申请人:中国电子科技集团公司第四十七研究所