一种薄膜晶体管阵列基板的制作方法
【专利摘要】本实用新型涉及平板显示【技术领域】，尤其涉及一种薄膜晶体管阵列基板。所述薄膜晶体管阵列基板包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管及多个第一像素电极；所述多条扫描线和多条信号线相互交叉在所述第一表面上，并定义出多个像素区域，所述多个薄膜晶体管和多个第一像素电极分别设置于所述多个像素区域内；所述薄膜晶体管至少包括第一栅极、第一有源块、第一源极、第一漏极和第一像素电极，所述第一像素电极先于第一源极或第一漏极形成，或者第一源极、第一漏极和第一像素电极在同一制程中一并制成。
【专利说明】一种薄膜晶体管阵列基板
【技术领域】
[0001]本实用新型涉及平板显示【技术领域】，尤其涉及一种薄膜晶体管阵列基板。
【背景技术】
[0002]薄膜晶体管(TFT)包括非晶硅(a-Si) TFT、低温多晶硅(LTPS) TFT和氧化铟镓锌(IGZO) TFT等，其中，由于IGZO-TFT具有更高的响应速度和分辨率，且成本低，因此相比于a-S1-TFT和LTPS-TFT更具竞争力。
[0003]IGZO材料是作为新一代薄膜晶体管技术中的沟道层材料，是一种含有铟、镓和锌的非晶氧化物，其载流子迁移率是非晶硅的20?30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能。
[0004]然而，对于IGZO-TFT的制作工艺而言，一般需要依次经过栅极构图、有源层图形构图、沟道保护膜构图、源漏电构图、像素电极构图、接触孔构图，保护膜图形构图中的6-7次构图工艺完成，工艺过程复杂，且良品率较低。
实用新型内容
[0005]有鉴于此，本实用新型提供一种工艺过程简单，且良品率高的薄膜晶体管阵列基板。
[0006]本实用新型提供的所述薄膜晶体管阵列基板包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管及多个第一像素电极；所述多条扫描线和多条信号线相互交叉在所述第一表面上，并定义出多个像素区域，且每个像素区域内至少设有一个所述薄膜晶体管和一个第一像素电极，每一个所述薄膜晶体管分别与一所述扫描线和信号线电性连接；所述薄膜晶体管至少包括第一栅极、第一有源块、第一源极、第一漏极和第一像素电极，所述第一像素电极先于第一源极或第一漏极形成，或者第一源极、第一漏极和第一像素电极在同一制程中一并制成。
[0007]本实用新型提供的所述薄膜晶体管阵列基板中，所述第一栅极形成于所述基板的第一表面上，所述第一栅绝缘层形成于所述第一栅极上，并覆盖所述第一栅极及扫描线，所述第一有源块设置于所述第一栅极上方的第一栅绝缘层上，所述第一阻挡层覆盖于所述第一有源块上，所述第一阻挡层在覆盖所述第一有源块的位置具有第一接触孔和第二接触孔，所述第一阻挡层上形成有至少覆盖所述第一接触孔的第一像素电极，所述第一漏极覆盖在所述第一像素电极上，所述第一源极形成在所述第二接触孔之上，所述第一源极和第一漏极分别通过第一接触孔和第二接触孔与所述第一有源块电性连接。
[0008]本实用新型提供的所述薄膜晶体管阵列基板中，所述薄膜晶体管还包括形成在所述第一有源块与第一源极之间，并与所述第一像素电极间隔设置、且与其位于同一层的第一像素电极保留段，所述第一像素电极保留段至少覆盖所述第二接触孔，所述第一源极所述第一像素电极和第一像素电极保留段之间形成所述薄膜晶体管的第一沟道区。[0009]本实用新型提供的所述薄膜晶体管阵列基板中，所述薄膜晶体管还包括第一钝化层，所述第一钝化层至少覆盖所述第一源极、第一漏极、第一沟道区和信号线。
[0010]本实用新型提供的所述薄膜晶体管阵列基板中，由于第一像素电极先于第一源极和第一漏极形成，或者第一源极、第一漏极和第一像素电极在同一制程中一并制成，使得所述薄膜晶体管阵列基板的整个工序只需5道或4道构图工艺，因此简化了工艺流程，提高了良品率；同时在第一有源块和第一源极、第一有源块和第一漏极之间设置了导电层，减小了第一源极、第一漏极与第一有源块之间的接触电阻，且第一有源块与第一源极、第一漏极之间无需额外的制作一欧姆接触层，且进一步简化了工艺流程。
【专利附图】
【附图说明】
[0011]下面将结合附图及【具体实施方式】对本实用新型作进一步说明，附图中:
[0012]图1为本实用新型提供的一较佳实施方式的薄膜晶体管阵列基板的示意图；
[0013]图2为图1所示薄膜晶体管沿A-A方向的一截面示意图；
[0014]图3A至3E为图1所示的薄膜晶体管阵列基板的制作方法的一种较佳实施方式的制作流程图，其中图3A-1至3A-2为第一道构图示意图，图3B-1至3B-3为第二道构图示意图，图3C-1至3C-2为第二道构图不意图，图3D-1至3D-3为第四道构图不意图，图3E-1至3E-2为第五道构图示意图；
[0015]图4A至4E为图1所示的薄膜晶体管阵列基板的制作方法的另一较佳实施方式的制作流程图，其中图4A-1至4A-2为第六道构图不意图，图4B-1至4B-3为第七道构图不意图，图4C-1至4C-2为第八道构图不意图，图4D-1至4D-3为第九构图不意图，图4E-1至4E-2为第十道构图示意图。
【具体实施方式】
[0016]为说明本实用新型提供的薄膜晶体管及其制作方法，以下结合说明书附图及文字说明进行详细阐述。
[0017]请同时参考图1和图2，其为本实用新型提供的一较佳实施方式的薄膜晶体管阵列基板的示例图以及所述阵列基板沿A-A’方向的截面图。所述薄膜晶体管阵列基板100包括具有第一表面IOla的基板101、形成于基板101的第一表面IOla上的多条扫描线110、多条信号线120、多个第一薄膜晶体管130以及多个第一像素电极140。所述基板101为透明材料如玻璃、树脂制成，且第一表面IOla为一连续且光滑的平面或曲面。
[0018]所述多条扫描线110之间等间隔平行排列，所述多条信号线120之间等间隔平行排列，且所述多条扫描线Iio和多条信号线120之间相互交叉在所述第一表面上，并定义出多个像素区域200，所述多个第一薄膜晶体管130分别设置于所述多个像素区域200内，且每一所述第一薄膜晶体管130分别与一扫描线110和信号线120电性连接，多个第一像素电极140分别设置于所述多个像素区域200内，并且每个第一像素电极140电性连接位于同一像素区域200内的所述薄膜晶体管130。所述多条扫描线和多条信号线至少由金属或金属合金制成，每个所述第一像素电极由透明导电材料制成，所述透明导电材料可以为氧化锡铟(ΙΤ0)、氧化氧化铟锌(IZO)或氧化锌镓(GZO)或其组成的化合物等。
[0019]请同时参考图3A-3E，其为图2所述薄膜晶体管阵列基板的一较佳实施方式的制作流程图。在本实施方式中，仅以制作一个薄膜晶体管为例进行说明，其中图3A-1至3A-2为第一道构图示意图，图3B-1至3B-3为第二道构图示意图，图3C-1至3C-2为第三道构图不意图，图3D-1至3D-3为第四道构图不意图，图3E-1至3E-2为第五道构图不意图。
[0020]请参考图3A-1至3A-2，在所述薄膜晶体管阵列基板101上，经过第一道构图工艺形成第一栅极132及扫描线120 (参考图1，本实施方式的阵列基板的扫描线在制作流程图中均未示出)。所述第一栅极132及扫描线采用导电材料制成，所述导电材料例如金属或金属合金。经过第一道构图工艺形成所述第一栅极132和扫描线的具体制作步骤如下:在所述阵列基板101上经过磁控溅射或者其他工艺形成一层第一导电层132’，然后在所述第一导电层132’上涂布形成一第一光刻胶层，并经一第一掩膜对所述光刻胶层进行光刻，得到第一光刻胶图案。利用所述第一光刻胶图案对所述第一导电层132’进行刻蚀，得到多个薄膜晶体管130的所述第一栅极132和多条扫描线。所述第一栅极132和扫描线为第一导电层132’经刻蚀以后得到的图案。
[0021]请参考图3B-1，在所述第一栅极132及所述扫描线120上利用化学气相沉积(CVD)或其他方法形成一第一栅绝缘层133，所述第一栅绝缘层133完全覆盖所述第一栅极132及所述扫描线120，并覆盖未被所述第一栅极132及所述扫描线120覆盖的第一表面101a，在其他实施方式中，所述第一栅绝缘层133也可以仅覆盖第一栅极132及所述扫描线120。所述第一栅绝缘层133采用透明绝缘材料如氮化硅或者氧化硅制成。
[0022]请参考图3B-2至3B-3，在所述第一栅绝缘层133上采用化学气相沉积(CVD)或其他方法形成一第一有源层134’，经过第二构图工艺制成第一有源块134，所述第一有源层134’由氧化物半导体材料经沉积工艺制成，在本实施方式中，所述氧化物半导体材料为氧化铟镓锌(IGZ0)。经过第二构图工艺制成第一有源块134的制作工艺具体包括:在所述第一有源层134’上涂布一第二光刻胶层，并经第二掩膜对所述第二光刻胶层进行光刻，得到第二光刻胶图案；利用所述第二光刻胶图案对所述第一有源层134’进行刻蚀，得到所述薄膜晶体管130的所述第一有源块134，所述第一有源块134为第一有源层134’经刻蚀以后得到的图案。
[0023]请参考图3C-1至3C-2，在所述阵列基板101的所述第一有源块134上经过化学气相沉积(CVD)或其他方法形成第一阻挡层135，所述第一阻挡层135采用与所述第一栅绝缘层133相同或者不相同的透明绝缘材料制成。经过第三道构图工艺，在所述第一阻挡层135上于其覆盖所述第一有源块134的位置处形成第一接触孔P和第二接触孔Q，所述第三道构图工艺具体包括，在所述第一阻挡层135上涂布一第三光刻胶层，并经第三掩膜对所述第三光刻胶进行光刻，得到第三光刻胶图案；利用所述第三光刻胶图案对所述第一阻挡层135在覆盖所述第一有源块134的位置进行刻蚀，得到具有第一接触孔P和第二接触孔Q的第一阻挡层135。
[0024]请参考图3D-1至3D-3，在所述阻挡层135上经磁控溅射或其他工艺形成一第二导电层136’和第三导电层137’，所述第二导电层136’覆盖所述第一阻挡层135，所述第二导电层135通过第一接触孔P和第二接触孔Q与所述第一有源块134电性连接。构成所述第二导电层136’和第三导电层137’的材料均为透明导电材料。经过第四道构图工艺，同时形成一第一沟道区ChU—第一像素电极136、第一像素电极保留段136’ ’、第三导电层保留图案以及一第一源极138，所述第四道构图工艺具体包括，在所述第三导电层137’上形成第四光刻胶层，并利用第四掩膜形成第四光刻胶图案，利用第四光刻胶图案对第二导电层136’和第三导电层137’进行刻蚀，去除所述第一接触孔P和第二接触孔Q之间的部分第二导电层136’和第三导电层137’，露出部分所述第一阻挡层135，以形成第一沟道区Chl，所述第一像素电极保留段136’’与所述第一像素电极136间隔设置、且位于同一层，所述第一像素电极保留段136’’形成于所述第一有源块与第一源极之间，且至少覆盖所述第二接触孔，所述第一像素电极136至少覆盖所述第一接触孔P，所述第一像素电极136和第一像素电极保留段136’ ’之间形成所述薄膜晶体管的第一沟道区Chl。即所述第一沟道区Chl的一侧为一像素电极保留段136’ ’和一覆盖在所述第一像素电极保留段136’ ’上的第一源极138，所述第一沟道区Chl的另一侧为第一像素电极136和覆盖在所述第一像素电极136上的第三导电层保留段137’’，所述第一源极138和第三导电层保留段137’’位于同一层，且均为第三导电层137’经刻蚀以后形成的图案。
[0025]请参考图3E1-E2，在所述第三导电层137’上经过薄膜沉积工艺形成第一钝化层139’，所述第一钝化层139’采用与所述第一栅绝缘层133相同或者不相同的透明绝缘材料制成。经过第五道构图工艺，形成第一漏极137和信号线120，同时露出部分所述第一像素电极136。所述第五道构图工艺具体包括,在所述第一钝化层139’上形成一第五光刻胶层，并利用第五掩膜形成第五光刻胶进行光刻，得到第五光刻胶图案，利用第五光刻胶图案对所述第一钝化层139’、部分第三导电层137’进行刻蚀，同时去除部分所述第三导电层保留段137’’和覆盖在部分所述第三导电层保留段137’’上的部分所述第一钝化层139’，以形成第一源极138和信号线120,同时露出部分所述第一像素电极136。本实施方式中,所述第一像素电极136和第一像素电极保留段136’’分别为所述第二导电层136’经过刻蚀以后得到的图案，所述第一漏极137、第一源极138和信号线120分别为所述第三导电层137’经过刻蚀以后得到的图案。
[0026]在其他实施方式中，第一源极和第一漏极的位置可以互换，即覆盖在所述第一像素电极保留段上的也可以称为第一漏极，相应的经过第五道光刻工艺形成的可以称为第一源极。另外，本实施方式中的第一像素电极保留图案和第一钝化层都是非必需的，在其他实施例中也可以不存在。当第一像素电极保留图案不存在时，第一源极直接通过第二接触孔与所述第一有源块电性连接。
[0027]在上述薄膜晶体管阵列基板的制作过程中，由于第一像素电极先于第一源极制成，所述薄膜晶体管阵列基板的整个工序只需5道构图工艺，因此简化了工艺流程，提高了良品率；同时由于将第二导电层设置于第一有源块和第一源极、第一有源块和第一漏极之间，减小了第一源极、第一漏极与第一有源块之间的接触电阻，且无需额外的在第一有源块和第一源极、第一漏极之间制作一欧姆接触层，进一步简化了工艺流程。
[0028]本实施方式中，为了很好的保护所述薄膜晶体管阵列基板上的第二源极、第二漏极以及信号线，本实施方式在所述第二源极和第二漏极以及信号线上制作了一第二钝化层。在其他实施方式中，也可以不形成第一钝化层，则第五道构图工艺具体包括:在第三导电层保留图案上形成一第五光刻胶层，并利用第五掩膜形成第五光刻胶进行光刻，得到第五光刻胶图案，利用第五光刻胶图案对所述第三导电层保留图案进行刻蚀，同时去除部分所述第三导电层保留段，以形成一第一漏极，同时露出部分所述第二像素电极。
[0029]请参考图4A-4E，其为图1所示的薄膜晶体管阵列基板的制作方法的另一较佳实施方式的制作流程图，在本实施方式中，仅以制作一个薄膜晶体管为例进行说明，其中图4A-1至4A-2为第六道构图流程图，图4B-1至4B-3为第七道构图不意图，图4C-1至4C-2为第八道构图不意图，图4D-1至4D-3为第九道构图不意图，图4E-1至4E-2为第十道构图不意图。
[0030]请参考图4A-1至4A-2、4B-1至4B-3和4C-1至4C-2，依次在薄膜晶体管阵列基板201上经过第六道构图工艺形成第二栅极232和扫描线，经过第七道构图工艺形成第二有源块234，经过第八道构图工艺形成第三接触孔P2和第三接触孔Q2，所述第六道构图工艺、第七道构图工艺和第八道构图工艺分别与前一实施方式中的第一道构图工艺、第二道构图工艺和第三道构图工艺相同，在此不作赘述。
[0031]请参考图4D-1至4D-3，在第二阻挡层235上形成第五导电层236’和第六导电层237’，经过第九道构图工艺，去除所述第三接触孔Pl和第四接触孔Ql之间的部分第五导电层236’和第六导电层237’，露出部分所述第二阻挡层，以形成一第二沟道区Ch2、第二漏极237和第二像素电极236 ;经过第九道构图工艺，同时去除所述第二像素电极236上的部分所述第六导电层237’，以露出部分所述第二像素电极236和第二源极238，所述第二沟道区Ch2的一侧为第二像素保留段236’ ’和覆盖在所述第二像素保留段236’ ’上的第二漏极237，另一侧为第二像素电极236和覆盖在所述第二像素电极236上的第二源极238。所述第二像素电极236和第二像素电极236’ ’分别为所述第五导电层236’的一部分，所述第二源极238、第二漏极237和信号线220分部为所述第六导电层237’经刻蚀以后得到的图案。所述第九道构图工艺具体包括，在所述第六导电层237’上形成第九道光刻胶，利用第九掩膜对所述第九道光刻胶进行光刻，形成第九道光刻胶图案，利用第九道光刻胶图案对所述第六导电层237’进行蚀刻，形成一第二沟道区Ch2、第二漏极237和第二源极238，并露出部分所述第二像素电极236，所述第九掩膜可以为灰阶掩膜，所述灰阶掩膜通过光栅效应，使曝光在不同区域透过光的强度不同，从而使光刻胶进行选择性的曝光和显影。所述灰阶掩膜在所述第二沟道区Ch2的地方同时蚀刻掉部分第五导电层236’和第六导电层237’，以露出第二沟道区Ch2，同时所述灰阶掩膜在所述露出部分所述第二像素电极的地方蚀刻掉另一部分第五导电层236’，以露出部分所述第二像素电极。所述第九道光刻工艺可以将第二源极238、第二漏极237和第二像素电极236同时制出。至此，所述薄膜晶体管阵列基板制作已完成。
[0032]在其他实施方式中，第二源极和第二漏极的位置可以互换，即覆盖在所述第二像素电极保留段236’’上的也可以称为第二源极，经过第十道光刻工艺形成的可以称为第二漏极。同样的，所述第二像素保留段236’’也是非必需的，在其他实施方式中也可以不存在。
[0033]本实施方式还在所述第二源极和第二漏极以及信号线上制作了 一第二钝化层。请参考图4E-1至4E-3，在所述第六导电层237’上形成第二钝化层239，所述第二钝化层239至少覆盖所述第二沟道区Ch2、第二漏极237、第二源极238以及信号线，经过第十道构图工艺露出部分所述第二像素电极236。所述第十道构图工艺具体包括，去除与第二像素电极236直接接触的部分第二钝化层239，以露出部分所述第二像素电极236。在其他实施方式中，也可以不制作第二钝化层，即第十道构图工艺可以省去。
[0034]本实施方式中，由于第二源极、第二漏极和第二像素电极在同一道构图工艺中完成，所述薄膜晶体管阵列基板的整个工序只需4道构图工艺，因此简化了工艺流程，提高了良品率；同时由于将第五导电层设置于第二有源块和第二源极、第二漏极之间，减小了第二有源块和第二源极、第二漏极之间的接触电阻，且无需在第二有源块和第二源极、第二漏极之间制作欧姆接触层，进一步简化了工艺流程。
[0035]以上为本实用新型提供的薄膜晶体管阵列基板的较佳实施方式，并不能理解为对本实用新型权利保护范围的限制，本领域的技术人员应该知晓，在不脱离本实用新型构思的前提下，还可做多种改进或替换，所有的该等改进或替换都应该在本实用新型的权利保护范围内，即本实用新型的权利保护范围应以权利要求为准。
【权利要求】
1.一种薄膜晶体管阵列基板，包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管及多个第一像素电极； 所述多条扫描线和多条信号线相互交叉在所述第一表面上，并定义出多个像素区域，且每个像素区域内至少设有一个所述薄膜晶体管和一个第一像素电极，每一个所述薄膜晶体管分别与一所述扫描线和信号线电性连接； 所述薄膜晶体管至少包括第一栅极、第一有源块、第一源极、第一漏极和第一像素电极，所述第一像素电极先于第一源极或第一漏极形成，或者第一源极、第一漏极和第一像素电极在同一制程中一并制成。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于:所述第一栅极形成于所述基板的第一表面上，所述第一栅绝缘层形成于所述第一栅极上，并覆盖所述第一栅极及扫描线，所述第一有源块设置于所述第一栅极上方的第一栅绝缘层上，所述第一阻挡层覆盖于所述第一有源块上，所述第一阻挡层在覆盖所述第一有源块的位置具有第一接触孔和第二接触孔，所述第一阻挡层上形成有至少覆盖所述第一接触孔的第一像素电极，所述第一漏极覆盖在所述第一像素电极上，所述第一源极形成在所述第二接触孔之上，所述第一源极和第一漏极分别通过第一接触孔和第二接触孔与所述第一有源块电性连接。
3.如权利要求2所示的薄膜晶体管阵列基板，其特征在于:所述薄膜晶体管还包括形成在所述第一有源块与第一源极之间，并与所述第一像素电极间隔设置、且与其位于同一层的第一像素电极保留段，所述第一像素电极保留段至少覆盖所述第二接触孔，所述第一源极所述第一像素电极和第一像素电极保留段之间形成所述薄膜晶体管的第一沟道区。
4.如权利要求3所示的薄膜晶体管阵列基板，其特征在于:所述薄膜晶体管还包括第一钝化层，所述第一钝化层至少覆盖所述第一源极、第一漏极、第一沟道区和信号线。
【文档编号】H01L29/786GK203774329SQ201420162725
【公开日】2014年8月13日 申请日期:2014年4月4日 优先权日:2014年4月4日
【发明者】王士敏, 赵约瑟, 张超, 李绍宗 申请人:深圳莱宝高科技股份有限公司