等离子体引入损伤的测试结构的制作方法
【专利摘要】本实用新型提供一种等离子体引入损伤的测试结构，至少包括：MOS晶体管、第一焊垫、第二焊垫、第三焊垫和第四焊垫；所述MOS晶体管包括栅极、源极、漏极和衬底；所述MOS晶体管的栅极与所述第一焊垫电连接，所述MOS晶体管的源极与所述第二焊垫电连接，所述MOS晶体管的漏极与所述第三焊垫电连接，所述MOS晶体管的衬底与所述第四焊垫电连接。将MOS晶体管的栅极直接与第一焊垫相连接，将所述第一焊垫作为收集电荷的天线，不需要额外再在切割道中的相邻焊垫之间设置天线结构，可以通过调节所述MOS晶体管的尺寸和所述MOS晶体管栅极相连接的焊垫的形状与边界，以得到不同所需天线比率的测试结构。
【专利说明】等离子体弓I入损伤的测试结构
【技术领域】
[0001]本实用新型涉及半导体测试【技术领域】，特别是涉及一种等离子体引入损伤的测试结构。
【背景技术】
[0002]在超大规模集成电路的制备过程中，通常需大量使用高密度等离子体增强化学气相沉积(HDPECVD, High Density Plasma Enhanced Deposit1n)以及等离子体刻蚀(plasma etching)技术。理论上所述等离子对外呈电中性，也就是说,正离子和负离子的数量是相等的。但实际上进入到晶圆的局部区域内的正离子和负离子并不是等量的，这就导致了产生大量游离的电荷，使得暴露在等离子体环境中的金属导线或多晶硅等导体就如同天线一样，收集这些游离的电荷。这些天线的长度越长，面积越大，收集到得电荷则越多。当这些天线收集的电荷达到一定的程度的时候，就会产生放电现象，上述放电现象就是通常所说的等离子诱导损伤(PID, Plasma Induced Damage),又称为天线效应(PAE, ProcessAntenna Effect)。
[0003]—般情况下，晶片发生天线效应的机率由天线比率(antenna rat1)来衡量。天线比率的定义是:构成所谓天线的导体(一般是金属)的面积与所相连的栅极面积的比率。
[0004]随着半导体器件的尺寸不断减小，金属氧化物半导体(MOS)晶体管的栅极氧化层的厚度不断减小，天线结构所收集的电荷放电产生的电流极易贯穿所说栅极氧化层，从而增大MOS晶体管的漏电流，严重时，会导致MOS晶体管的可靠性和寿命严重的降低，甚至报废。因此，需要采用等离子损伤检测结构来检测天线效应，所说等离子损伤检测结构也称作为电荷检测晶圆(charge monitor wafer)。
[0005]因此，针对每一层中等离子诱导损伤的评估和监控是工艺可靠性十分重要的课题，现有技术中，每一个工艺层中都制作有一个测试结构，如图1a所示，现有的等离子体引入损伤测试结构包括:一个MOS晶体管10、第一焊垫11、第二焊垫12、第三焊垫13、第四焊垫14、天线结构16和阻隔结构17 ;所述MOS晶体管10包括栅极、源极、漏极和衬底，所述MOS晶体管10的栅极101通过金属线15与所述天线结构16相连接，所述MOS晶体管10的源极102通过金属线15与所述第二焊垫12相连接，所述MOS晶体管10的漏极103通过金属线15与所述第三焊垫13相连接，所述MOS晶体管10的衬底104通过金属线15与所述第四焊垫14相连接；所述天线结构16位于所述两个相连焊垫之间的区域；所述阻隔结构17位于所述第一焊垫11与所述天线结构16之间，由于在高密度等离子体增强化学气相沉积以及等离子体刻蚀工艺过程中，所述第一焊垫11也会收集游离的电荷，在所述第一焊垫11与所述天线结构16之间设置所述阻隔结构17，可以在测试过程中有效地避免所述第一焊垫11上收集的电荷对所述天线结构16上所收集的电荷产生影响，进而提高测试的准确性。请参阅图lb，图1b为图1a中沿AA’方向的截面结构示意图。由如图1b可知，只有所述第一焊垫11的顶层金属层111与所述阻隔结构17的顶层金属层171相连接，其他各层金属层之间都相互隔开，所述阻隔结构17的底层金属层172与所述天线结构16相连接。
[0006]但是，随着半导体工艺的发展，晶圆上的切割道的宽度和面积也越来越小，进而使得位于切割道中的相邻的焊垫之间的区域越来越小。而现有的等离子体引入损伤的测试结构中，所述天线结构是位于相邻焊垫之间的区域内，随着相邻焊垫之间的区域越来越小，将没有足够的空间来放置所述天线结构，天线比率比较大的测试结构将很难插入到相邻的焊垫之间。同时，为了避免所第一焊垫上收集的电荷对所述天线结构上收集的电荷造成影响，进而会影响测试结构的准确性，所述测试结构中还需要在所述第一焊垫与所述天线结构之间设置一阻隔结构，所述阻隔结构必定会占用芯片上宝贵的空间，且会增加制备工艺的步骤。
[0007]因此，提供一种改进型的等离子体引入损伤的测试结构非常必要。
实用新型内容
[0008]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种等离子体引入损伤的测试结构，用于解决现有技术中由于用于收集电荷的天线结构位于相邻的焊垫之间，而随着半导体工艺的发展，切割道的宽度和面积逐渐减少，使得所述相邻焊垫之间的空间变得越来越小，切割道内将没有足够的空间用于设置所述天线结构的问题，以及为了避免与MOS晶体管栅极相连接的焊垫上收集的电荷对天线结构上收集的电荷造成影响，需要在所述焊垫和天线结构之间增设阻隔结构，所述阻隔结构又会占用芯片上宝贵的空间和增加制备工艺的步骤的问题。
[0009]为实现上述目的及其他相关目的，本实用新型提供一种等离子体引入损伤的测试结构，所述等离子体引入损伤的测试结构至少包括=MOS晶体管、第一焊垫、第二焊垫、第三焊垫和第四焊垫；所述MOS晶体管包括栅极、源极、漏极和衬底；所述MOS晶体管的栅极与所述第一焊垫电连接，所述MOS晶体管的源极与所述第二焊垫电连接，所述MOS晶体管的漏极与所述第三焊垫电连接，所述MOS晶体管的衬底与所述第四焊垫电连接。
[0010]作为本实用新型的等离子体引入损伤的测试结构的一种优选方案，所述第一焊垫横截面的形状为正方形。
[0011]作为本实用新型的等离子体引入损伤的测试结构的一种优选方案，所述第一焊垫横截面的形状为表面设有圆形通孔的正方形。
[0012]作为本实用新型的等离子体引入损伤的测试结构的一种优选方案，所述第一焊垫横截面的形状为多个彼此互相平行、两端分别互相连接的条状阵列。
[0013]作为本实用新型的等离子体引入损伤的测试结构的一种优选方案，所述第一焊垫为多层金属层堆叠结构，其中所述堆叠结构的一层金属层为待检测金属层，所述待检测金属层的面积大于其他各层金属层的面积。
[0014]作为本实用新型的等离子体引入损伤的测试结构的一种优选方案，所述待检测金属层横截面的形状为正方形。
[0015]作为本实用新型的等离子体引入损伤的测试结构的一种优选方案，所述待检测金属层横截面的形状为表面设有圆形通孔的正方形。
[0016]作为本实用新型的等离子体引入损伤的测试结构的一种优选方案，所述待检测金属层横截面的形状为多个两端分别互相连接的条状。
[0017]作为本实用新型的等离子体引入损伤的测试结构的一种优选方案，所述第一焊垫、所述第二焊垫、所述第三焊垫和所述第四焊垫均为铝焊垫或铜焊垫。
[0018]作为本实用新型的等离子体引入损伤的测试结构的一种优选方案，所述第一焊垫、所述第二焊垫、所述第三焊垫、所述第四焊垫和所述MOS晶体管位于同一直线上。
[0019]如上所述，本实用新型的等离子体引入损伤的测试结构，具有以下有益效果:本发明将MOS晶体管的栅极直接与第一焊垫相连接，将所述第一焊垫作为收集电荷的天线，不需要额外再在切割道中的相邻焊垫之间设置天线结构，由于相邻焊垫之间只有MOS晶体管，可以通过调节所述MOS晶体管的尺寸(长度/宽度)和所述MOS晶体管栅极相连接的焊垫的形状与边界，以得到不同所需天线比率的测试结构；还可以通过调节所述焊垫中任意层金属层的尺寸和面积来实现测量任一金属层所收集电荷的情况；同时，所述测试结构不需要额外增设阻隔结构。
【专利附图】
【附图说明】
[0020]图1a显示为现有技术中的等离子体引入损伤的测试结构的俯视结构示意图。
[0021]图1b显示为图1a中沿AA’方向的截面结构示意图。
[0022]图2显示为本实用新型的等离子体引入损伤的测试结构的俯视结构示意图。
[0023]图3至图4显示为本实用新型的等离子体引入损伤的测试结构中不同横截面形状的第一焊垫，其中，图3为横截面形状为表面设有圆形通孔的正方形的第一焊垫，图4为横截面形状为多个彼此互相平行、两端分别互相连接的条状阵列的第一焊垫。
[0024]图5显示为本实用新型的等离子体引入损伤的测试结构中待检测金属层面积大于其他金属层的第一焊垫的俯视结构示意图。
[0025]图6显示为图5的纵截面结构示意图。
[0026]元件标号说明
[0027]10MOS 晶体管
[0028]101MOS晶体管的栅极
[0029]102MOS晶体管的源极
[0030]103MOS晶体管的漏极
[0031]104MOS晶体管的衬底
[0032]11第一焊垫
[0033]111第一焊垫的顶层金属层
[0034]12第二焊垫
[0035]13第三焊垫
[0036]14第四焊垫
[0037]15金属线
[0038]16天线结构
[0039]17阻隔结构
[0040]171阻隔结构的顶层金属层
[0041]172阻隔结构的底层技术层
[0042]20MOS 晶体管
[0043]201MOS晶体管的栅极
[0044]202MOS晶体管的源极
[0045]203MOS晶体管的漏极
[0046]204MOS晶体管的衬底
[0047]21第一焊垫
[0048]211圆形通孔
[0049]212待检测金属层
[0050]213其他金属层
[0051]22第二焊垫
[0052]23第三焊垫
[0053]24第四焊垫
[0054]25金属线
【具体实施方式】
[0055]以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
[0056]请参阅图2至图6。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中部”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
[0057]请参阅图2，本实用新型提供一种等离子体引入损伤的测试结构，所述等离子体引入损伤的测试结构至少包括=MOS晶体管20、第一焊垫21、第二焊垫22、第三焊垫23和第四焊垫24 ;所述MOS晶体管20包括栅极、源极、漏极和衬底；所述MOS晶体管20的栅极201通过金属线25与所述第一焊垫21电连接，所述MOS晶体管20的源极202金属线25与所述第二焊垫22电连接，所述MOS晶体管20的漏极203金属线25与所述第三焊垫23电连接，所述MOS晶体管20的衬底204金属线25与所述第四焊垫24电连接。
[0058]具体的，所述MOS晶体管20的栅极201与所述第一焊垫21的底层金属层电连接。
[0059]具体的，在本实施例中，所述第一焊垫21直接与所述MOS晶体管20的栅极201相连接，所述第一焊垫21收集的电荷可以通过金属线25到达所述MOS晶体管20的栅极201，所述第一焊垫21起到的作用与现有技术中等离子引入损伤的测试结构中的天线相同，用于收集所述测试结构中游离的电荷。将所述MOS晶体管的栅极201直接与所述第一焊垫21相连接，所述第一焊垫21在所述测试结构中作为天线使用，不需要额外再在切割道中的相邻焊垫之间设置天线结构，由于相邻焊垫之间只有所述MOS晶体管20，可以通过调节所述MOS晶体管2-的尺寸(长度/宽度)和所述第一焊垫21的形状与边界，以得到不同所需天线比率的测试结构。同时，本实施例中，不需要再增设阻隔结构，可以节省芯片上的空间，减少制备工艺的步骤。
[0060]具体的，根据不同工艺过程，可以将所述第一焊垫21设计为不同的形状。譬如，在高密度等离子体增强化学气相沉积工艺中，可以将所述第一焊垫21设计为横截面形状为如图2中所示的正方形，也可以所述第一焊垫21设计为横截面形状为如图3中所示的表面设有圆形通孔211的正方形；在等离子体刻蚀工艺中，可以将所述第一焊垫21设计为横截面形状如图4中所示的多个彼此互相平行、两端分别互相连接的条状阵列。
[0061]需要说明的是，将所述第一焊垫21设计为横截面形状为表面设有圆形通孔211的正方形时，所述第一焊垫21表面的通孔211的数目不只限于如图3所示的一个，也可以为多个。
[0062]需要说明的是，由于所述第一焊垫21为包含多层金属层的堆叠结构，在上述不同工艺中，需要将每层金属层都设计为相应的形状。根据不同的工艺，将所述第一焊垫21设计为不同的形状，有利于所述第一焊垫21的各层金属层收集对应金属层中游离的电荷。
[0063]具体的，由于所述第一焊垫21为由多层金属层组成的堆叠结构，在实际测试的过程中，可能需要对某一层金属层中的游离电荷进行测量，此时，可以将这一层定义为待检测金属层212，可以如图5和图6中所示将所述待检测金属层212的面积设计的大于其他金属层213的面积来实现对该金属层收集电荷的情况进行检测。由于所述待检测金属层212的面积大于其他金属层213，根据电荷聚集的原理，游离的电荷集中就会集中在所述待检测金属层212中，此时其他各层金属层所收集的电荷可以忽略。
[0064]同样的，根据不同工艺过程，可以将所述待检测金属层212设计为不同的形状。譬如，在高密度等离子体增强化学气相沉积工艺中，可以将所述待检测金属层212设计为横截面形状为如图2中所示的正方形，也可以所述待检测金属层212设计为横截面形状为如图3中所示的表面设有圆形通孔211的正方形；在等离子体刻蚀工艺中，可以将所述待检测金属层212设计为横截面形状如图4中所示的多个彼此互相平行、两端分别互相连接的条状阵列。
[0065]具体的，所述第一焊垫21、所述第二焊垫22、所述第三焊垫23和所述第四焊垫24均为金属焊垫，优选地，本实施例中，所述第一焊垫21、所述第二焊垫22、所述第三焊垫23和所述第四焊垫24均为铝焊垫或铜焊垫。
[0066]具体的，本实施例中，所述第一焊垫21、所述第二焊垫22、所述第三焊垫23、所述第四焊垫24和所述MOS晶体管20位于同一直线上。
[0067]利用本实用新型的测试结构通过电流进行监测的方法，大致包括如下步骤:
[0068]首先，在所述第一焊垫21、所述第二焊垫22、所述第三焊垫23和所述第四焊垫24上分别接上相应的电压，具体为:所述第一焊垫21上接正压或负压，所述第二焊垫22、所述第三焊垫23和所述第四焊垫24均接地；若测得路径上的栅极电流与参考电流相比超过2个数量级，则说明该层发生了等离子诱导损伤，引起了栅极氧化层击穿。
[0069]需要说明的是，利用本实用新型的测试结构进行监控的方法不只限于电流测量法，还可以为其他的测量监控方法，譬如阈值电压测量法、FA热点抓取失效点法等等。
[0070]综上所述，本实用新型提供一种等离子体引入损伤的测试结构，本发明中将MOS晶体管的栅极直接与第一焊垫相连接，将所述第一焊垫作为收集电荷的天线，不需要额外再在切割道中的相邻焊垫之间设置天线结构，由于相邻焊垫之间只有MOS晶体管，可以通过调节所述MOS晶体管的尺寸(长度/宽度)和所述MOS晶体管栅极相连接的焊垫的形状与边界，以得到不同所需天线比率的测试结构；还可以通过调节所述焊垫中任意层金属层的尺寸和面积来实现测量任一金属层所收集电荷的情况；同时，所述测试结构不需要额外增设阻隔结构。
[0071]上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【权利要求】
1.一种等离子体引入损伤的测试结构，其特征在于，所述测试结构至少包括=MOS晶体管、第一焊垫、第二焊垫、第三焊垫和第四焊垫； 所述MOS晶体管包括栅极、源极、漏极和衬底；所述MOS晶体管的栅极与所述第一焊垫电连接，所述MOS晶体管的源极与所述第二焊垫电连接，所述MOS晶体管的漏极与所述第三焊垫电连接，所述MOS晶体管的衬底与所述第四焊垫电连接。
2.根据权利要求1所述的等离子体引入损伤的测试结构，其特征在于:所述第一焊垫横截面的形状为正方形。
3.根据权利要求1所述的等离子体引入损伤的测试结构，其特征在于:所述第一焊垫横截面的形状为表面设有圆形通孔的正方形。
4.根据权利要求1所述的等离子体引入损伤的测试结构，其特征在于:所述第一焊垫横截面的形状为多个彼此互相平行、两端分别互相连接的条状阵列。
5.根据权利要求1所述的等离子体引入损伤的测试结构，其特征在于:所述第一焊垫为多层金属层堆叠结构，其中所述堆叠结构的一层金属层为待检测金属层，所述待检测金属层的面积大于其他各层金属层的面积。
6.根据权利要求5所述的等离子体引入损伤的测试结构，其特征在于:所述待检测金属层横截面的形状为正方形。
7.根据权利要求5所述的等离子体引入损伤的测试结构，其特征在于:所述待检测金属层横截面的形状为表面设有圆形通孔的正方形。
8.根据权利要求5所述的等离子体引入损伤的测试结构，其特征在于:所述待检测金属层横截面的形状为多个两端分别互相连接的条状。
9.根据权利要求1所述的等离子体引入损伤的测试结构，其特征在于:所述第一焊垫、所述第二焊垫、所述第三焊垫和所述第四焊垫均为铝焊垫或铜焊垫。
10.根据权利要求1所述的等离子体引入损伤的测试结构，其特征在于:所述第一焊垫、所述第二焊垫、所述第三焊垫、所述第四焊垫和所述MOS晶体管位于同一直线上。
【文档编号】H01L23/544GK204155929SQ201420635915
【公开日】2015年2月11日 申请日期:2014年10月29日 优先权日:2014年10月29日
【发明者】程凌霄 申请人:中芯国际集成电路制造(北京)有限公司