超势垒二极管的加工方法和超势垒二极管与流程

本发明涉及半导体芯片制造技术领域，具体而言，涉及一种超势垒二极管的加工方法和一种超势垒二极管。

背景技术：

目前，在相关技术中，功率二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。功率二极管向着两个重要方向拓展：(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。

因此，如何设计一种超势垒二极管的加工方法，使得制备的超势垒二极管的导通压降低且漏电流小成为亟待解决的技术问题。

技术实现要素：

本发明正是基于上述技术问题至少之一，提出了一种超势垒二极管的加工方法的方案，使得制备的超势垒二极管导通压降小于传统结构的二极管，漏电流水平要远低于传统器件，并且能够简化制造工艺，降低制造成本。

实现上述目的，根据本发明的第一方面的实施例，提供了一种超势垒二极管的加工方法，包括：在N型衬底上依次形成N型外延层、场氧化层、多晶硅层和绝缘层；在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构；以形成的所述绝缘层掩膜结构为掩膜，依次对所述多晶硅层和所述场氧化层进行各向异性刻蚀， 以暴露出用于制作体区的所述外延层的指定区域；在所述外延层的指定区域形成P型体区；在经过刻蚀的所述场化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构；在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，以完成所述超势垒二极管的制作。

在该技术方案中，通过在形成绝缘层掩膜结构后，形成P-型区域和P型多晶硅结构，并且通过形成N+型区域和电极，避免了采用直接注入方式造成的P-型区域和N+型区域过于接近而导致漏电流较大的问题，也即有效控制了P-型区域和N+型区域的形成区域和离子浓度，使得制备的超势垒二极管同时具备了低导通电压和低漏电的特性，提升了超势垒二极管的可靠性。

在上述技术方案中，优选地，在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构，包括以下具体步骤：在所述绝缘层上形成图形化所述掩膜层后，对所述绝缘层进行采用湿法腐蚀处理，和/或采用各向同性腐蚀气体对所述绝缘层进行干法腐蚀处理，以形成所述绝缘层掩膜结构。

在该技术方案中，通过采用湿法腐蚀工艺和/或各向同性干法腐蚀工艺对绝缘层进行刻蚀，使得绝缘层形成凹槽结构，进而对绝缘层下方的多晶硅层和场氧化层进行刻蚀时，仍以光刻胶作为掩膜，绝缘层的凹槽结构下方的外延层对应于待制备超势垒二极管的P-型区域，也即以多晶硅层和场氧化层作为制备P-型区域的掩膜，可以进一步保证P-型区域的可靠性。

在上述技术方案中，优选地，在所述外延层的指定区域形成P型体区，包括以下具体步骤：采用第一离子注入工艺在所述外延层的指定区域形成所述P型体区。

在该技术方案中，通过采用第一离子注入工艺在外延层的指定区域形成P型体区，形成了超势垒二极管的沟道区。

在上述技术方案中，优选地，在经过刻蚀的所述场化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述 多晶硅层形成P型多晶硅结构，包括以下具体步骤：采用第二离子注入工艺在经过刻蚀的所述场化层的边缘下方的所述外延层中形成的所述P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构。

在该技术方案中，通过第二离子注入形成P型多晶硅结构和P-型区域，形成了超势垒二极管的阳极离子区域，从而保证了器件的可靠性和稳定性，以场氧化层为掩膜形成P-型区域，有效地控制P-型区域的结深和离子浓度，避免了P-型区域和N+型区域过于接近而导致漏电流过大的问题，同时保证了超势垒二极管的低导通电压的特性。

在上述技术方案中，优选地，所述第一离子注入工艺的注入能量大于所述第二离子注入工艺的注入能量。

在该技术方案中，通过设定第一离子注入工艺的注入能量大于第二离子注入工艺的注入能量，形成了可靠性高的P型体区和P-型区域，也即超势垒二极管的沟道区和阳极离子区。

在上述技术方案中，优选地，所述第一离子注入工艺的注入剂量大于所述第二离子注入工艺的注入剂量。

在该技术方案中，通过设定第一离子注入工艺的注入剂量大于第二离子注入工艺的注入剂量，进一步地保证了形成的P型体区和P-型区域的可靠性高，保证了低漏电、低导通特性，从而提升了超势垒二极管的可靠性。

在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，包括以下具体步骤：在形成所述P型多晶硅结构后，在所述N型衬底上形成N+型多晶硅层。

在该技术方案中，通过形成N+型多晶硅层，以通过N+型多晶硅层形成P型体区中的N+型区域，也即超势垒二极管的阴极离子区，有效地控制了阴极离子区的结深和离子浓度，进而进一步保证了低漏电、低导通特性，从而提升了超势垒二极管的可靠性。

在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型 体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：对所述N+型多晶硅层进行各向异性刻蚀，以去除所述绝缘层掩膜结构上方和所述P型体区的N+型多晶硅层，以形成同时与所述多晶硅层、所述场氧化层和所述P型体区的边缘接触的N+型多晶硅侧墙；对形成所述N+型多晶硅侧墙进行退火处理，以在所述P型体区的边缘形成与所述P-型区域分离的所述N+型区域。

在该技术方案中，通过形成N+型多晶硅侧墙，并对其进行退火处理，使得N+型多晶硅侧墙中的离子扩散于P型体区中，以形成N+型区域，也即超势垒二极管的阴极离子区，并有效地控制了N+型区域的结深和离子浓度，从而避免了N+型区域和P-型区域过于接近而导致漏电流过高的问题，有效地提高了超势垒二极管的可靠性。

在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：在形成所述N+型区域后，采用金属溅射工艺、电镀工艺和蒸镀工艺中的一种工艺或多种工艺的任意组合，在所述N型衬底上形成同时与所述绝缘层掩膜、所述N型多晶硅层、P型体区接触的金属层，所述金属层即为所述超势垒二极管的电极。

在该技术方案中，通过形成超势垒二极管的电极，保证了制备的低漏电、低导通电压的超势垒二极管可以集成于应用级电路中，也即通过键合工艺，即可实现电极和应用级电路之间的串接，工艺方法简单。

根据本发明的第二方面，还提出了一种超势垒二极管，采用如上述任一项技术方案中所述的超势垒二极管的加工方法制造而成。

通过以上技术方案，使得制成的超势垒二极管的导通压降小于传统结构的超势垒二极管，漏电流水平要远低于传统超势垒二极管，并且能够简化制造工艺简单，降低了超势垒二极管的制造成本。

附图说明

图1示出了根据本发明的实施例的超势垒二极管的加工方法的示意流程图；

图2至图10示出了根据本发明的实施例的超势垒二极管的加工过程的剖面示意图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

图1示出了根据本发明的实施例的超势垒二极管的加工方法的示意流程图。

如图1所示，根据本发明的实施例的超势垒二极管的加工方法，包括：步骤S1，在N型衬底上依次形成N型外延层、场氧化层、多晶硅层和绝缘层；步骤S2，在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构；步骤S3，以形成的所述绝缘层掩膜结构为掩膜，依次对所述多晶硅层和所述场氧化层进行各向异性刻蚀，以暴露出用于制作体区的所述外延层的指定区域；步骤S4，在所述外延层的指定区域形成P型体区；步骤S5，在经过刻蚀的所述场化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构；步骤S6，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，以完成所述超势垒二极管的制作。

在该技术方案中，通过在形成绝缘层掩膜结构后，形成P-型区域和P型多晶硅结构，并且通过形成N+型区域和电极，避免了采用直接注入方式造成的P-型区域和N+型区域过于接近而导致漏电流较大的问题，也即有效控制了P-型区域和N+型区域的形成区域和离子浓度，使得制备的超势垒二极管同时具备了低导通电压和低漏电的特性，提升了超势垒二极管的可靠性。

在上述技术方案中，优选地，在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构，包括以下具体步骤：步骤S21，在所述绝缘层上形成图形化所述掩膜层后，对所述绝缘层进行采用湿法腐蚀处理，和/或采用各向同性腐蚀气体对所述绝缘层进行干法腐蚀处理，以形成所述绝缘层掩膜结构。

在该技术方案中，通过采用湿法腐蚀工艺和/或各向同性干法腐蚀工艺对绝缘层进行刻蚀，使得绝缘层形成凹槽结构，进而对绝缘层下方的多晶硅层和场氧化层进行刻蚀时，仍以光刻胶作为掩膜，绝缘层的凹槽结构下方的外延层对应于待制备超势垒二极管的P-型区域，也即以多晶硅层和场氧化层作为制备P-型区域的掩膜，可以进一步保证P-型区域的可靠性。

在上述技术方案中，优选地，在所述外延层的指定区域形成P型体区，包括以下具体步骤：步骤S41，采用第一离子注入工艺在所述外延层的指定区域形成所述P型体区。

在该技术方案中，通过采用第一离子注入工艺在外延层的指定区域形成P型体区，形成了超势垒二极管的沟道区。

在上述技术方案中，优选地，在经过刻蚀的所述场化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构，包括以下具体步骤：步骤S51，采用第二离子注入工艺在经过刻蚀的所述场化层的边缘下方的所述外延层中形成的所述P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构。

在该技术方案中，通过第二离子注入形成P型多晶硅结构和P-型区域，形成了超势垒二极管的阳极离子区域，从而保证了器件的可靠性和稳定性，以场氧化层为掩膜形成P-型区域，有效地控制P-型区域的结深和离子浓度，避免了P-型区域和N+型区域过于接近而导致漏电流过大的问题，同时保证了超势垒二极管的低导通电压的特性。

在上述技术方案中，优选地，所述第一离子注入工艺的注入能量大于所述第二离子注入工艺的注入能量。

在该技术方案中，通过设定第一离子注入工艺的注入能量大于第二离子注入工艺的注入能量，形成了可靠性高的P型体区和P-型区域，也即超势垒二极管的沟道区和阳极离子区。

在上述技术方案中，优选地，所述第一离子注入工艺的注入剂量大于所述第二离子注入工艺的注入剂量。

在该技术方案中，通过设定第一离子注入工艺的注入剂量大于第二离子注入工艺的注入剂量，进一步地保证了形成的P型体区和P-型区域的可靠性高，保证了低漏电、低导通特性，从而提升了超势垒二极管的可靠性。

在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，包括以下具体步骤：在形成所述P型多晶硅结构后，在所述N型衬底上形成N+型多晶硅层。

在该技术方案中，通过形成N+型多晶硅层，以通过N+型多晶硅层形成P型体区中的N+型区域，也即超势垒二极管的阴极离子区，有效地控制了阴极离子区的结深和离子浓度，进而进一步保证了低漏电、低导通特性，从而提升了超势垒二极管的可靠性。

在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：步骤S61，对所述N+型多晶硅层进行各向异性刻蚀，以去除所述绝缘层掩膜结构上方和所述P型体区的N+型多晶硅层，以形成同时与所述多晶硅层、所述场氧化层和所述P型体区的边缘接触的N+型多晶硅侧墙；步骤S62，对形成所述N+型多晶硅侧墙进行退火处理，以在所述P型体区的边缘形成与所述P-型区域分离的所述N+型区域。

在该技术方案中，通过形成N+型多晶硅侧墙，并对其进行退火处理，使得N+型多晶硅侧墙中的离子扩散于P型体区中，以形成N+型区域，也即超势垒二极管的阴极离子区，并有效地控制了N+型区域的结深和离子浓度，从而避免了N+型区域和P-型区域过于接近而导致漏电流过高的问题，有效地提高了超势垒二极管的可靠性。

在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：步骤S63，在形成所述N+型区域后，采用金属溅射工艺、电镀工艺和蒸镀工艺中的一种工艺或多种工艺的任意组合，在所述N型衬底上形成同时与所述绝缘层掩膜、所述N型多晶硅层、P型体区接触的金属层，所述金属层即为所述超势垒二极管的电极。

在该技术方案中，通过形成超势垒二极管的电极，保证了制备的低漏电、低导通电压的超势垒二极管可以集成于应用级电路中，也即通过键合工艺，即可实现电极和应用级电路之间的串接，工艺方法简单。

下面结合图2至图10对根据本发明的实施例的超势垒二极管的加工过程进行具体说明，其中，图2至图10中的附图标记及结构名称为：101N型衬底，102N型外延层，103场氧化层，104多晶硅层，105绝缘层，106P型体区，P-型区域107，108P型多晶硅，109N+型多晶硅层，110N+型多晶硅侧墙，111N+型区域，112电极。

如图2所示，在N型衬底101上形成N型外延层102后，依次在N型外延层上形成场氧化层103、多晶硅层104和绝缘层105。

如图3所示，在绝缘层105上形成图形化光刻胶(图中PR所示的结构)后，对绝缘层105进行各向同性刻蚀，其中，各向刻蚀工艺中采用的液体或者气体对多晶硅基本不腐蚀，根据预设的刻蚀时间或者触发刻蚀点来控制绝缘层的刻蚀过程，以保证绝缘层的各向同性刻蚀的准确性。

如图4所示，继续对多晶硅层104和场氧化层103进行各向同性刻蚀，完成这一步刻蚀后，绝缘层105的边缘形成了凹槽结构，上述凹槽结构用于保留多晶硅层104的边缘区域。

如图5所示，以图形化光刻胶(图中PR所示的结构)为掩膜，对N型外延层102进行离子注入，以形成P型体区106，从而形成了超势垒二极管的沟道区。

如图6所示，去除图形化光刻胶(图中PR所示的结构)后，对多晶硅层104进行离子注入处理，形成了P型多晶硅108，同时，在P型多晶硅108的下方对应P型体区106中形成了P-型区域107，也即形成了超势 垒二极管的阳极离子区。

如图7所示，形成整层的N+型多晶硅层109。

如图8所示，N+型多晶硅层109进行各向异性刻蚀处理，以形成N+型多晶硅侧墙110。

如图9所示，对形成N+型多晶硅侧墙110的有源区进行退火处理，使得N+型多晶硅侧墙110中的离子扩散进入直接接触的P型体区106的指定区域，以形成N+型区域111，也即形成了超势垒二极管的阴极离子区。

如图10所示，形成超势垒二极管的电极112，以完成超势垒二极管的加工，也即在保证超势垒二极管的低导通特性的同时，实现了对N+型区域111和P-型区域108的准确加工，从而实现了阴极离子区和阳极离子区的分离，从而降低了漏电流，保证了超势垒二极管的可靠性。

以上结合附图详细说明了本发明的技术方案，本发明提出了一种超势垒二极管的加工方法和一种超势垒二极管，使得制成的超势垒二极管的导通压降小于传统结构的超势垒二极管，漏电流水平要远低于传统超势垒二极管，并且能够简化制造工艺，降低超势垒二极管的制造成本。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。