发光二极管芯片封装体的制作方法

本公开涉及芯片封装体，且特别涉及一种发光二极管芯片封装体。

背景技术：

发光二极管芯片封装体中的发光二极管(LED)是利用于一基底上形成主动层之且于基底上沉积不同导电和半导电层的方式所形成。利用p-n结中的电流，电子-空穴对的再结合(recombination)辐射可用于产生电磁辐射(例如光)。在例如GaAs或GaN的直接能隙材料(direct band gap material)形成的顺向偏压的P-N结中，注入耗尽区中的电子-空穴对的再结合导致电磁辐射发光。上述电磁辐射可位于可见光区或非可见光区。可利用具有不同能隙的材料形成不同颜色的发光二极管。另外，在非可见光区的电磁辐射可通过磷透镜转换成可见光。

在现今发光二极管芯片封装体产业皆朝大量生产的趋势迈进的情况下，任何可简化发光二极管芯片封装体的工艺步骤或是降低其生产成本的方法皆可带来巨大的经济效益。因此，业界亟须一种生产成本低且可由较简易的工艺制备而得的发光二极管芯片封装体。

技术实现要素：

本公开提供一种发光二极管芯片封装体，包括：基板；发光二极管芯片组件(LED chip set)，设于基板上，且由多个发光二极管芯片一体成形(formed in one piece)；以及至少两个电极，设于基板上且电性连接至发光二极管芯片组件。

本公开还提供一种发光二极管芯片封装体，包括：基板；发光二极管芯片组件(LED chip set)，设于基板上，发光二极管芯片组件为晶圆级封装(Wafer Level Chip Scale Packaging)；以及至少两个电极，设于基板上且电性连接至发光二极管芯片组件。

为让本公开的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1A-图1C是本公开实施例的发光二极管芯片封装体在其制造方法中各阶段的侧视图。

图2A-图2E是本公开另一实施例的发光二极管芯片封装体在其制造方法中各阶段的侧视图或剖面图。

图3A是本公开另一实施例的发光二极管芯片封装体的侧视图。

图3B是本公开另一实施例的发光二极管芯片封装体的侧视图。

图3C是本公开另一实施例的发光二极管芯片封装体的侧视图。

图3D是本公开另一实施例的发光二极管芯片封装体的侧视图。

图4是本公开另一实施例的发光二极管芯片封装体的侧视图。

图5是本公开另一实施例的发光二极管芯片封装体的侧视图。

其中，附图标记说明如下：

100发光二极管芯片封装体；

102基板；

104平面电极；

104a部分；

106发光二极管芯片；

106a接合区；

108导线；

110荧光片；

112遮蔽层；

112’遮蔽层；

110S顶表面；

200发光二极管芯片封装体；

202基板；

202C转角区；

204电极；

204A电极；

204B电极；

204S顶表面；

206发光二极管芯片；

206A发光二极管芯片；

206B发光二极管芯片；

206C发光二极管芯片；

206D发光二极管芯片；

208导线；

210荧光片；

210S顶表面；

212遮蔽层；

214发光二极管芯片组件；

214a接合区；

216半导体基底；

218导线结构；

218A导线结构；

218B导线结构；

218C导线结构；

220柱状部；

220A柱状部；

220B柱状部；

220C柱状部；

220D柱状部；

222导孔；

310发光二极管芯片封装体；

320发光二极管芯片封装体；

330发光二极管芯片封装体；

340发光二极管芯片封装体；

350长条部；

400发光二极管芯片封装体；

410A荧光片；

410B荧光片；

410C荧光片；

410D荧光片；

2B-2B线段；

2D-2D线段；

H高度差。

具体实施方式

以下针对本公开的发光二极管芯片封装体及其制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本公开的不同样态。以下所述特定的组件及排列方式尽为简单描述本公开。当然，这些仅用以举例而非本公开的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本公开，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。

必需了解的是，为特别描述或图标的组件可以本领域技术人员所熟知的各种形式存在。此外，当某层在其它层或基板「上」时，有可能是指「直接」在其它层或基板上，或指某层在其它层或基板上，或指其它层或基板之间夹设其它层。

此外，实施例中可能使用相对性的用语，例如「较低」或「底部」及「较高」或「顶部」，以描述图标的一个组件对于另一组件的相对关系。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在「较低」侧的组件将会成为在「较高」侧的组件。

在此，「约」、「大约」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含「约」、「大约」的含义。

本公开实施例是利用由多个发光二极管芯片一体成形(formed in one piece)的发光二极管芯片组件(LED chip set)以简化制造步骤并降低生产成本。此发光二极管芯片组件亦可称为一晶圆级封装(Wafer Level Chip Scale Packaging)的发光二极管芯片组件。

图1A-图1C是本公开实施例的发光二极管芯片封装体在其制造方法中各阶段的侧视图，该图示出发明人已知的一种发光二极管芯片封装体的侧视图，唯该图的内容非公知技术，因此仅作为本案所欲解决问题的参考，而非申请前的现有技术。

首先参见图1A，发光二极管芯片封装体100包括基板102、设于基板102上的平面电极104以及四个各自独立的发光二极管芯片106。此发光二极管芯片106的其中一个电极(例如为正极)电性连接至平面电极104，而发光二极管芯片106的另一电极(例如为负极)是以导线108由接合区106a电性连接至基板102。此外，发光二极管芯片封装体100还包括设于每一个发光二极管芯片106上的多个荧光片110，且每一片荧光片110皆需切割成特定形状以露出其下的发光二极管芯片106的接合区106a。

接着，参见图1B-图1C，形成遮蔽层112’于基板102上。此遮蔽层112’遮蔽用以遮蔽发光二极管芯片106中并非设计用来出光的区域(亦即图1C中发光二极管芯片106的四个侧壁)，并露出荧光片110用以出光的顶表面110S以及平面电极104中用以与外界连接的部分104a。

此遮蔽层112’可通过图1B-图1C所示的步骤形成。首先，如图1B所示，形成覆盖于基板102、平面电极104、发光二极管芯片106以及荧光片110上的遮蔽层112。需注意的是，由于此遮蔽层112必须于后续蚀刻步骤中同时露出荧光片110用以出光的顶表面110S以及平面电极104中用以与外界连接的部分104a，故此遮蔽层112必须以特定模具形成特定形状，使其厚度可对应上述荧光片110的顶表面110S及平面电极104的104a部分。易言之，此遮蔽层112中对应平面电极104的部分104a的区域必须具有较薄的厚度，而于对应荧光片110的顶表面110S的区域必须具有较厚的厚度，如图1B所示。

接着，于图1C中对此遮蔽层112进行一蚀刻步骤以同时露出荧光片110用以出光的顶表面110S以及平面电极104中用以与外界连接的部分104a。 此蚀刻步骤例如可为喷砂或其它任何适合的蚀刻方法。而蚀刻后的遮蔽层112以遮蔽层112’表示。

对于发光二极管芯片封装体100而言，若发光二极管芯片106之间的间隙过大，则会造成光斑现象，故为了防止光斑的产生，图1A的发光二极管芯片106必须以高精密度的方式紧密排列，例如两个发光二极管芯片106之间的间隙不超过100μm。然而，以此高精密度的方式紧密排列多个发光二极管芯片106需要相当高的工艺成本。

此外，由图1A可知，每一个设于发光二极管芯片106上的荧光片110皆需切割成特定形状以露出其下的发光二极管芯片106的接合区106a，然而，将每一个设于发光二极管芯片106上的荧光片110切割成特定形状亦需要相当高的工艺成本。此外，由于每一个发光二极管芯片106皆需要一条导线108以电性连接至基板102，故此多条导线108占据了基板102上相当大的面积，降低了基板102的板材利用率。

再者，由于图1B-图1C的此遮蔽层112必须以特定模具形成特定形状，故形成此遮蔽层112的步骤亦需要相当高的工艺成本。

因此，为解决上述问题，发明人于本案另一实施例中提供另一发光二极管芯片封装体，此发光二极管芯片封装体可通过简化的制造步骤制备而得，并因此可降低生产成本。

参见图2A-图2D，此四图是本公开另一实施例的发光二极管芯片封装体在其制造方法中各阶段的侧视图或剖面图。

首先，参见图2A，发光二极管芯片封装体200包括基板202，设于此基板202上的发光二极管芯片组件214(LED chip set)，以及设于此基板202上且电性连接至上述发光二极管芯片组件214的至少两个电极204A及204B。此基板202可包括陶瓷材质基板、铜材质基板、铝材质基板、或其它任何适合的散热基板。

上述发光二极管芯片组件214是由多个发光二极管芯片(206A、206B、206C及206D)一体成形(formed in one piece)，或者，亦可称此发光二极管芯片组件214为一晶圆级封装(Wafer Level Chip Scale Packaging)发光二极管芯片组件214。此多个发光二极管芯片(206A、206B、206C及206D)可各自独立的包括紫外光发光二极管芯片、蓝光发光二极管芯片、绿光发光二极管芯 片、红光发光二极管芯片或其它任何适合的发光二极管芯片。

此由多个发光二极管芯片(206A、206B、206C及206D)一体成形的晶圆级封装发光二极管芯片组件214与公知的封装技术所形成的个别独立的发光二极管芯片不同。详细而言，公知的封装技术是先进行一切割步骤将形成于晶圆上的每一个发光二极管芯片分离，接着对每个独立的发光二极管芯片进行封装。有别于此公知的封装技术，本案由多个发光二极管芯片一体成形的发光二极管芯片组件214(或称为晶圆级封装发光二极管芯片组件214)是在晶圆阶段即完成封装步骤(例如多个发光二极管芯片之间的电性连接)，接着再切割并切裂由多个发光二极管芯片(206A、206B、206C及206D)组成的发光二极管芯片组件214，而此多个发光二极管芯片(206A、206B、206C及206D)之间用以连接此多个发光二极管芯片(206A、206B、206C及206D)的半导体基板并未被切割。

详细而言，参见图2B，该图为图2A的发光二极管芯片封装体200沿线段2B-2B所绘制的剖面图。此外，需注意的是，为清楚叙述本发明，该图亦示出未在线段2B-2B上的电极204、柱状部220、导孔222以及导线208。

以图2B所示的由四个发光二极管芯片(206A、206B、206C及206D)一体成形的晶圆级封装发光二极管芯片组件214为例，此四个发光二极管芯片(206A、206B、206C及206D)在晶圆设计及制造阶段时，即已通过晶圆的半导体基底216中的导线结构218彼此电性连接。此导线结构218例如可为半导体基底216中的内联机结构。接着，切割并切裂由此四个发光二极管芯片(206A、206B、206C及206D)所组成的发光二极管芯片组件214，而此多个发光二极管芯片(206A、206B、206C及206D)之间用以连接此多个发光二极管芯片(206A、206B、206C及206D)的半导体基底216则未被切割。

易言之，发光二极管芯片组件214包括半导体基底216，且多个发光二极管芯片(206A、206B、206C及206D)设于半导体基底216中，且通过半导体基底216中的导线结构218彼此电性连接。例如，在一实施例中，如图2A-图2B所示，其中一个电极204可通过导线208经由发光二极管芯片组件214的接合区214a电性连接至发光二极管芯片206A的正极，接着，此发光二极管芯片206A的负极可通过导线结构218A电性连接至发光二极管芯片206B的正极。接着，此发光二极管芯片206B的负极可通过导线结构218B电性连 接至发光二极管芯片206C的正极，此发光二极管芯片206C的负极可再通过导线结构218C电性连接至发光二极管芯片206D的正极。最后，此发光二极管芯片206D的负极可通过接合区214a以及另一导线208连接至另一个电极204。

上述半导体基底216可包括硅基板。或者，半导体基底216亦可包括元素半导体，包括锗(germanium)；化合物半导体，包括碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)；合金半导体，包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)或上述材料的组合。此外，半导体基底216也可以是绝缘层上覆半导体(semiconductor on insulator)。

由图2A-图2B可知，由于发光二极管芯片组件214中的多个发光二极管芯片(206A、206B、206C及206D)已以高精密度的方式紧密排列，例如两个发光二极管芯片206之间的间隙不超过100μm，故制造发光二极管芯片封装体200的制造步骤中不再需要如图1A所示以高精密度的方式紧密排列彼此分离的多个发光二极管芯片，故可大幅降低生产成本。且通过紧密排列多个发光二极管芯片(206A、206B、206C及206D)，可避免产生光斑现象。

此外，在一实施例中，如图2A-图2B所示，发光二极管芯片封装体200的多个发光二极管芯片(206A、206B、206C及206D)并列设置。

继续参见图2A-图2B，此发光二极管芯片封装体200可还包括设于基板202上的至少一个柱状部220，且至少一个电极204设于至少一个柱状部220上。例如，在图2A所示的实施例中，发光二极管芯片封装体200包括设于基板202上的两个柱状部220A与218B，且此两个柱状部220A与218B设于基板202的两个转角区202C。此外，电极204A及204B分别设于此两个柱状部220A与218B的顶表面上，且可通过导线208电性连接至发光二极管芯片组件214的接合区214a。

此外，每柱状部220A与218B皆具有导孔222，且此导孔222电性连接电极204与基板202。详细而言，此导孔222为柱状部220的贯孔，其贯穿柱状部220的顶表面(亦称上表面)及底表面(亦称下表面)。且此导孔222中填 有导电材料，故设于此柱状部220的顶表面的电极204可通过导孔222电性连接位于此柱状部220之下的基板202。

应注意的是，应注意的是，除上述实施例以外，本公开的实施例亦可具有其它数量的柱状部，此部分将于后文详细说明。因此，本公开的范围并不以上述的实施例为限。

上述柱状部220的材料可包括陶瓷、玻璃环氧基树脂、金属、或其它任何适合的材料。而电极204A及204B的材料可包括单层或多层的铜、铝、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料，且可通过电镀法、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成于柱状部220的顶表面上。

此外，上述柱状部220的导孔222可通过雷射切割、微影蚀刻、刀轮切割、机械冲孔(mechanical drilling)、上述的组合、或其它任何适合的方法形成于柱状部220中。上述蚀刻步骤可包括喷砂、反应离子蚀刻、电浆蚀刻或其它合适的蚀刻步骤。而设于此导孔222中的导电材料可包括铜、铝、钨、金、铬、镍、铂、钛、铱、铑、上述的合金、上述的组合或其它导电性佳的金属材料。在一实施例中，此导孔222中的导电材料可与电极204A及204B的材料相同，且可与电极204A及204B于共同的金属沉积步骤中形成。然而，在其它实施例中，此导孔222中的导电材料亦可通过另一金属沉积步骤形成，且其材料可与电极204A及204B的材料不同。

接着，参见图2C-图2D，其中图2D为图2C的发光二极管芯片封装体200沿线段2D-2D所绘制的剖面图。此外，需注意的是，为清楚叙述本发明，该图亦绘示未在线段2D-2D上的电极204、柱状部220、导孔222以及导线208。如图2C-图2D所示，发光二极管芯片封装体200可还包括设于发光二极管芯片组件214上的荧光片210。

在一实施例中，此荧光片210可为掺混荧光粉的陶瓷片(简称陶瓷荧光片)。此陶瓷荧光片可通过将荧光粉与陶瓷粉末在高温下进行烧结而制得。此陶瓷粉末可为硅氧化物、氧化铝或其它适合的材料。此荧光粉可为Y₃Al₅O₁₂(Yttrium aluminium garnet，YAG)、Lu3Al5O12(Lutetium aluminium garnet，LuAG)、硅酸盐(Silicate)、氮化物(Nitride)或其它适合的荧光粉。此荧光粉可将发光二极管芯片所发出的光转换为白光。然而，在其它实施例中， 此荧光片210可为掺混上述荧光粉的玻璃片或硅胶。

如图2C-图2D所示，由于荧光片210仅需要于右侧露出发光二极管芯片组件214的接合区214a，故其不需如图1A所示切割成特定形状以露出每一个发光二极管芯片。因此，使用本案发光二极管芯片组件214可简化荧光片复杂的切割步骤，故可简化制造步骤并降低生产成本。

此外，由于多个发光二极管芯片(206A、206B、206C及206D)仅需一条导线208即可通过发光二极管芯片组件214的接合区214a电性连接至电极204，故相较于图1A所示每一个发光二极管芯片皆需要一条导线的实施例，使用发光二极管芯片组件214可大幅减少导线208的数量，故基板202被导线占据的面积亦可大幅减少，提升了基板202的板材利用率。

接着，同时参见图2D-图2E。在一实施例中，如图2D所示，此设于柱状部220上的电极204的顶表面204S与荧光片210的顶表面210S的高度差H为约0至50μm，例如为约10至40μm。在一实施例中，此电极204的顶表面204S与荧光片210的顶表面210S的高度差H为0，亦即此设于柱状部220上的电极204的顶表面204S与荧光片210的顶表面210S同高。

接着，于图2E所示的步骤中，形成遮蔽层212于基板202上。此遮蔽层212遮蔽用以遮蔽发光二极管芯片组件214中并非设计用来出光的区域(亦即图2E中发光二极管芯片组件214的侧壁)，并露出荧光片210用以出光的顶表面210S以及电极204中用以与外界连接的顶表面204S。

由于发光二极管芯片封装体200的电极204的顶表面204S与荧光片210的顶表面210S的高度差H极小(约0至50μm)，故上述遮蔽层212并不需要如图1B-图1C所示以须以特定模具形成特定形状。因此，通过使电极204的顶表面204S与荧光片210的顶表面210S位于同一水平面(亦即高度差H为约0至50μm)，可省去以特定模具将遮蔽层形成特定形状的步骤，并可简化制造步骤并降低生产成本。

应注意的是，除上述图2A-图2E所示的具有两个柱状部实施例以外，本公开的实施例亦可有其它数量的柱状部，如图3A-图3B的实施例所示。本公开的范围并不以图2A-图2E所示的实施例为限。

图3A是本公开另一实施例的发光二极管芯片封装体的侧视图。图3A所示的实施例与前述图2A-图2E实施例的差别在于发光二极管芯片封装体 310包括设于基板202的三个转角区202C的三个柱状部220A、218B及218C。由于能用于与外界电性连接的柱状部220的数量增加了，故图3A的发光二极管芯片封装体310增加了装置设计的弹性。需注意的是，图3A以及其后的图示中，为了清楚绘示装置的组件，故并于图标中未显示遮蔽层。

图3B是本公开另一实施例的发光二极管芯片封装体的侧视图。图3B所示的实施例与前述图3A实施例的差别在于发光二极管芯片封装体320包括设于基板202的四个转角区202C的四个柱状部220A、218B、218C及218D。由于能用于与外界电性连接的柱状部220的数量增加了，故图3B的发光二极管芯片封装体320可更进一步增加了装置设计的弹性。

应注意的是，除上述图2A-图3B所示的实施例以外，本公开的实施例的电极亦可通过其它方式与基板电性连接，如图3C的实施例所示。本公开的范围并不以图2A-图3B所示的实施例为限。

图3C是本公开另一实施例的发光二极管芯片封装体的侧视图。图3C所示的实施例与前述图2A-图3B实施例的差别在于发光二极管芯片封装体330的电极204设于柱状部220的顶表面及侧壁上，并通过电极204设于柱状部220侧壁上的部分电性连接至基板202。且柱状部220并不具有任何导孔，故可省去工艺中形成导孔的步骤，更进一步降低装置的工艺成本。

此外，除上述图2A-图3C所示包括柱状部的实施例以外，本公开的实施例亦可包括其它形状的凸出部，如图3D的实施例所示。本公开的范围并不以图2A-图3C所示的实施例为限。

图3D是本公开另一实施例的发光二极管芯片封装体的侧视图。图3D所示的实施例与前述图2A-图3C实施例的差别在于发光二极管芯片封装体340包括设于基板202上的长条部350，且至少两个电极204A及204B设于此长条部350上。使用此长条部350可更进一步增加装置的结构强度。

此外，此发光二极管芯片封装体340可还包括设于发光二极管芯片组件214上的荧光片210，且设于长条部350上的电极204的顶表面与荧光片210的顶表面的高度差为约0至50μm，例如为约10至40μm。在一实施例中，此电极204的顶表面204S与荧光片210的顶表面210S的高度差H为0，亦即此设于柱状部220上的电极204的顶表面204S与荧光片210的顶表面210S同高。

此外，除上述图2A-图3D所示仅使用一块荧光片的实施例以外，本公开的实施例亦可包括多个荧光片，如图4的实施例所示。本公开的范围并不以图2A-图3D所示的实施例为限。

图4是本公开另一实施例的发光二极管芯片封装体的侧视图。图4所示的实施例与前述图2A-图3D实施例的差别在于发光二极管芯片封装体400包括设于发光二极管芯片组件214上的多个荧光片410A、410B、410C及410D，且每一个荧光片410皆对应其下的多个发光二极管芯片(206A、206B、206C及206D)设置。

虽然图2A-图4所示的实施例的发光二极管芯片组件皆通过实体导线电性连接至电极，然而发光二极管芯片组件亦可通过一设于该基板之上或之中的导电层电性连接至此电极。

图5是本公开另一实施例的发光二极管芯片封装体的侧视图。如图5所示，发光二极管芯片组件214通过设于基板202上的导电层500经由导孔222电性连接至电极204A，并通过设于基板202上的另一导电层502经由导孔222电性连接至电极204B。在此实施例中，发光二极管芯片组件214并非通过实体导线(例如前文的导线208)电性连接至电极204A及204B。此外，虽然图5仅绘示导电层500及502设于基板202上，此技艺人士当可理解此导电层500及502亦可设于基板202之中，并通过导孔电性连接至发光二极管芯片组件214。此导电层500及502可包括金属或其它任何适合的导电材料。

此外，虽然上述实施例皆使用导线电性连接发光二极管芯片组件以及电极，然而此技术领域中具有通常知识者可知此发光二极管芯片组件亦可以倒装芯片的方式电性连接至其下的基板，再通过此基板中的内联机结构以及柱状部的导孔电性连接至上述电极。因此，本公开的范围并不以上述使用导线的实施例为限。

综上所述，使用由多个发光二极管芯片一体成形的发光二极管芯片组件(亦即晶圆级封装发光二极管芯片组件)可使发光二极管芯片封装体的制造步骤不再需要以高精密度的方式紧密排列彼此分离的多个发光二极管芯片，故可大幅降低生产成本。此外，基板被导线占据的区域可大幅减少，提升基板的板材利用率。再者，荧光片亦不需要以复杂的切割步骤切割，故可更进一步简化制造步骤并降低生产成本。且通过使电极的顶表面与荧光片的顶表面 位于同一水平面，可省去以特定模具将遮蔽层形成特定形状的步骤，并可更进一步简化制造步骤并降低生产成本。

虽然本公开的实施例及其优点已公开如上，但应该了解的是，本领域技术人员，在不脱离本公开的精神和范围内，当可作更动、替代与润饰。此外，本公开的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，本领域技术人员可从本公开揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本公开使用。因此，本公开的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本公开的保护范围也包括各个权利要求及实施例的组合。