技术特征：
技术总结
一种改善器件性能的方法，包括：以第一伪栅为掩膜，对第一伪栅两侧的NMOS区域基底进行第一N型掺杂处理，形成N型源漏区；以第二伪栅为掩膜，对第二伪栅两侧的PMOS区域基底进行第一P型掺杂处理，形成P型源漏区；在基底表面、N型源漏区表面以及P型源漏区表面形成层间介质层；对第一伪栅进行第二P型掺杂处理；对第二伪栅进行第二N型掺杂处理；在进行第二P型掺杂处理和第二N型掺杂处理之后，在同一道工艺步骤中刻蚀去除所述第一伪栅和第二伪栅。本发明提高刻蚀去除第一伪栅和第二伪栅的刻蚀均一性，使得第一伪栅和第二伪栅被同时完全刻蚀去除，避免第一伪栅残留或第二伪栅残留，从而改善形成的器件的电学性能。
技术研发人员：毛刚
受保护的技术使用者：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
技术研发日：2016.02.05
技术公布日：2017.08.15