半导体装置的制造方法与流程

本申请案享有以日本专利申请案2015-177931号(申请日：2015年9月9日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置的制造方法。

背景技术：

存在通过在形成有半导体元件的一侧的元件基板的正面贴合支撑基板，在对支撑基板进行支撑的状态下将元件基板从背面侧研削而薄化，来制造薄型的半导体装置的方法。

此处，元件基板起因于半导体元件的构造而于内部产生应力。如果元件基板利用研削而薄化，则存在因该应力而在研削步骤之后与支撑基板一起翘曲，而之后的制造步骤或搬送步骤无法正常进行的情况。

技术实现要素：

本发明的实施方式提供一种能够通过抑制将元件基板与支撑基板贴合并研削之后的翘曲，而正常进行研削后的步骤的半导体装置的制造方法。

实施方式的半导体装置的制造方法包含设置步骤、贴合步骤、及薄化步骤的3个步骤。设置步骤是将缓和利用研削而薄化的元件基板内的翘曲的缓和层设置在支撑基板。贴合步骤是将元件基板贴合在设置有缓和层的支撑基板。薄化步骤是将由支撑基板支撑的元件基板研削并薄化。

附图说明

图1是表示实施方式的半导体装置的制造方法中所使用的元件基板的一例的说明 图。

图2(a)～(c)是实施方式的半导体装置的制造步骤的剖视的说明图。

图3(a)～(c)是实施方式的半导体装置的制造步骤的剖视的说明图。

图4(a)及(b)是实施方式的半导体装置的其他制造步骤的剖视的说明图。

图5(a)及(b)是实施方式的半导体装置的其他制造步骤的剖视的说明图。

具体实施方式

以下，参照附图，对实施方式的半导体装置的制造方法进行详细说明。此外，本发明并不由该实施方式而限定。

图1是表示实施方式的半导体装置的制造方法中所使用的元件基板的一例的说明图。在以下的实施方式中，如图1所示，对如下步骤进行说明：准备在正面侧具备半导体元件11的元件基板10，将该元件基板10与未图示的支撑基板贴合，并将由支撑基板支撑的元件基板10从背面侧薄化。

此外，实施方式中所使用的元件基板10例如是具有大致圆盘形状的硅晶片等，且元件基板10的周缘部是正面背面两面向内侧倾斜。

此处，元件基板10起因于半导体元件11的构造而在内部产生应力。如果元件基板利用研削而薄化，则存在因该应力而在研削步骤之后与支撑基板一起翘曲的情况。

具体来说，元件基板10因半导体元件11所具备的半导体层、配线层或保护层等所具有的应力而在元件基板10的内部产生应力，因该应力而元件基板10在研削步骤之后与支撑基板一起翘曲。

更具体来说，薄化后的元件基板10在半导体元件11例如具备具有拉伸应力的保护层的情况下，因保护层欲向面方向内侧收缩的应力而与支撑基板一起翘曲为向下凸的弯曲状。

相反，薄化后的元件基板10在半导体元件11例如具备具有压缩应力的保护层的情况下，因保护层欲向面方向外侧伸长的应力而与支撑基板一起翘曲为向上凸的弯曲状。

因此，实施方式的半导体装置的制造方法中，在支撑元件基板10的支撑基板，设置缓和由研削而薄化的元件基板10内的翘曲的缓和层。以下，参照图2及图3对该半导体装置的制造方法进行说明。

此外，以下，列举元件基板10在半导体元件11的正面具备具有应力的保护层的情况为例进行说明，但在薄化后的元件基板10的内部所产生的应力并不限定为保护层所 具有的应力。

图2及图3是实施方式的半导体装置的制造步骤的剖视的说明图。图2及图3所示的元件基板10是图1所示的元件基板10的A-A'线的截面部分。在实施方式的半导体装置的制造方法中，首先，准备元件基板10与支撑基板20。

如图2(a)所示，元件基板10具备保护形成在正面的元件区域的半导体元件11的正面的保护层12。该保护层12例如为聚酰亚胺膜、环氧膜、酚系树脂膜、氧化硅膜、氮化硅膜、或将这些膜中的任一者积层而形成的积层膜。

所述保护层12因膜的物性而具有拉伸应力或压缩应力。例如，聚酰亚胺膜为主要具有拉伸应力的膜，在该膜形成在半导体元件11正面的情况下，在元件基板10欲向面内方向内侧收缩。因此，元件基板10在将元件基板10的背面研削并薄化的情况下，会因元件基板10欲收缩的应力而翘曲为向下凸的弯曲状。

另外，所述积层膜因积层的各膜的应力的总和而具有拉伸应力或压缩应力。例如，在积层膜中的应力的总和为压缩应力的情况下，形成在半导体元件11正面的积层膜在元件基板10欲向面内方向外侧伸长。因此，元件基板10在将元件基板10从背面研削并薄化的情况下，会因元件基板10欲伸长的应力而翘曲为向上凸的弯曲状。

另一方面，如图2(b)所示，支撑基板20例如使用玻璃或硅等，且是直径及厚度与元件基板10大致相同的圆盘状的基板。此外，支撑基板20的材料或直径、厚度等的形状并不限定于此。

另外，支撑基板20在正面具备缓和由研削而薄化的元件基板10的翘曲的缓和层即氧化膜21。该氧化膜21通过等离子体CVD(Chemical Vapor Deposition，化学气相沉积)法而形成在支撑基板20的正面。

在本实施方式中，氧化膜21的膜厚根据将在正面侧具备保护层12的元件基板10从背面研削至所期望的厚度为止并薄化，将该已薄化的元件基板10贴合并支撑的情况下所产生的支撑基板20的翘曲量而设定。

在准备所述元件基板10及支撑基板20之后，如图2(c)所示，在形成在支撑基板20的正面的氧化膜21的正面利用旋转涂布法等而形成粘接剂30。作为粘接剂30，例如，使用胺基甲酸酯系树脂或环氧树脂的有机系粘接剂等。

继而，如图3(a)所示，将使正面背面反转的元件基板10的正面经由粘接剂30而贴合在支撑基板20。然后，如图3(b)所示，利用研磨机4将元件基板10从背面研削而使元件基板10薄化至特定的厚度为止。

如图3(c)所示，薄化后的元件基板10在形成在半导体元件11正面的保护层12为具 有拉伸应力的保护层12的情况下，因欲向中空箭头所示的面内方向内侧收缩的应力而翘曲为向下凸的弯曲状。

另一方面，支撑基板20在该例中，为了缓和薄化后的元件基板10的翘曲而在支撑基板20的正面具备具有压缩应力的氧化膜21。因此，支撑基板20因欲向图3(c)中黑色箭头所示的面内方向外侧伸长的应力而翘曲为向上凸的弯曲状。

此处，元件基板10与支撑基板20经由粘接剂30而面彼此均匀地贴合。因此，已贴合的元件基板10及支撑基板20中，元件基板10的欲收缩的应力与支撑基板20的欲伸长的应力相抵消，从而减少薄化后的元件基板10的翘曲。

也就是说，在本实施方式中，设置在支撑基板20的正面的氧化膜21在支撑基板20内产生应力，缓和在元件基板10产生的翘曲。由此，将已薄化的元件基板10贴合并支撑的支撑基板20的翘曲得到抑制。

然后，在将元件基板10薄化之后，实施将元件基板10从支撑基板20剥离，并使该元件基板10单片化的步骤等后步骤的处理。

如上所述，实施方式的半导体装置的制造方法包含设置步骤、贴合步骤、及薄化步骤的3个步骤。设置步骤是将缓和由研削而薄化的元件基板10内的翘曲的氧化膜21设置在支撑基板20。贴合步骤是将元件基板10贴合在设置有氧化膜21的支撑基板20。薄化步骤是将由支撑基板20而支撑的元件基板10研削并薄化。

由此，实施方式的半导体装置的制造方法能够抑制研削步骤中的元件基板10及支撑基板20的翘曲增加。因此，在本实施方式中，通过抑制研削步骤后的元件基板10及支撑基板20的翘曲，例如，能够正常进行由搬送臂而进行的将已薄化的元件基板10剥离之前的支撑基板20的搬送或该支撑基板20向平坦的卡盘的载置等。

另外，在本实施方式中，由于将缓和由研削而薄化的元件基板10内的翘曲的缓和层设置在支撑基板20，所以无须在元件基板10侧以使薄化后的元件基板10不产生翘曲的方式而变更半导体元件11的构造。也就是说，在本实施方式中，能够通过调整形成在支撑基板20的正面的氧化膜21的膜厚来抑制薄化后的元件基板10的翘曲。

另外，该实施方式由于以覆盖支撑基板20的正面的方式形成氧化膜21，所以该氧化膜21的应力方向相同，但也可使氧化膜21所具有的应力的应力方向根据形成氧化膜21的区域而不同。

具体来说，通过在支撑基板20的正面形成氧化膜21之后，将具有所期望的图案的抗蚀剂用作掩模进行蚀刻，而在氧化膜21形成所期望的图案。由此，能够使氧化膜21针对每个区域而应力不同。

因此，通过将具有所期望的图案的氧化膜21设置在支撑基板20的正面，能够细微地调整支撑基板20的翘曲。

另外，由于能够将氧化膜21从支撑基板20的正面容易地剥离，所以能够将剥离了元件基板10的支撑基板20循环使用。

另外，由于支撑基板20的正面由氧化膜21覆盖，所以能够防止将元件基板10从支撑基板20剥离时的对支撑基板20正面的物理性损伤。

另外，通过氧化膜21使用相对于支撑基板20而密接性较高的氧化膜21，能够利用氧化膜21所具有的应力而在支撑基板20内使应力容易产生。

另外，通过氧化膜21使用与粘接剂30的粘接性较高的氧化膜21，能够将元件基板10与支撑基板20容易地贴合。

另外，该实施方式中将氧化膜21设置在支撑基板20的正面，但氧化膜21的设置场所并不限定于支撑基板20的正面。作为另一实施方式，如图4(a)所示，也可在支撑基板20的背面设置缓和薄化后的元件基板10内的应力的氧化膜21a。

即便为此种实施方式，也如上所述，能够抑制研削步骤中的元件基板10及支撑基板20的翘曲增加。

另外，该实施方式中通过将氧化膜21a设置在支撑基板20的背面，能够防止将元件基板10贴合在支撑基板20的正面时氧化膜21a因按压而损伤。

另外，如图4(b)所示，也可在支撑基板20的正面背面两面设置氧化膜21、21b。在该实施方式中，在支撑基板20的贴合有元件基板10的正面设置膜厚比背面更厚的氧化膜21。

在该实施方式的支撑基板20的正面中的氧化膜21、21b的设置步骤中，在支撑基板20的正面形成所期望的厚度的氧化膜21之后，在支撑基板20的背面形成膜厚比正面更薄的氧化膜21b。因此，支撑基板20内的应力的调整能够通过在支撑基板20的背面形成氧化膜21b来调整。

此外，在所述实施方式中，元件基板10与支撑基板20的贴合使用粘接剂30，但也可将元件基板10与支撑基板20直接贴合。在此种情况下，设置在支撑基板20的正面的氧化膜21也可为具有粘接性的氧化膜21，从而利用该氧化膜21将元件基板10与支撑基板20贴附。

其次，对实施方式的半导体装置的其他制造方法进行说明。在该实施方式中，在支撑基板的表层或正面设置缓和由研削而薄化的元件基板内的翘曲的缓和层。

此外，该半导体装置的制造方法除了所述图2及图3所示的步骤中的图2(b)所示的 步骤不同以外，经过相同的内容的步骤来制造半导体装置。在以下的实施方式中，参照图5对不同的步骤进行说明。图5是实施方式的半导体装置的其他制造步骤的剖视的说明图。

如图5(a)所示，支撑基板20在贴合有元件基板10的表侧表层具备缓和由研削而薄化的元件基板10内的翘曲的缓和层即杂质层22。该杂质层22例如通过掺杂硼(B)、磷(P)、砷(As)等杂质而形成。作为掺杂方法，例如，使用离子注入法等。

支撑基板20通过在表侧表层掺杂杂质而表侧表层中的杂质浓度变高产生欲向面内方向外侧伸长的应力，翘曲为向上凸的弯曲状。该支撑基板20例如使用于支撑在半导体元件11正面形成有具有拉伸应力的保护层12的元件基板10的情况下。

此外，也可使该支撑基板20的正面背面反转而在支撑基板20的背面侧表层贴合元件基板10。该支撑基板20由于翘曲为向下凸的弯曲状，所以，例如使用于支撑在半导体元件11正面形成有具有压缩应力的保护层12的元件基板10的情况下。

因此，在该实施方式中，设置在支撑基板20的表侧表层的杂质层22在支撑基板20内产生应力，从而产生应力的支撑基板20缓和在元件基板10产生的翘曲。

另外，在该实施方式中，相对于支撑基板20的杂质的掺杂量根据将在正面具有保护层12的元件基板10的背面研削至特定的厚度为止并薄化，将该已薄化的元件基板10贴合并支撑的情况下所产生的支撑基板20的翘曲量而设定。

即便为所述半导体装置的制造方法，也可抑制研削步骤中的元件基板10及支撑基板20的翘曲增加。

另外，作为其他实施方式，如图5(b)所示，支撑基板20在贴合有元件基板10的正面具备缓和元件基板10内的翘曲的缓和层即凹凸部23。该凹凸部23例如通过利用等离子体蚀刻等研削支撑基板20正面而形成。

支撑基板20通过研削正面成为凹凸而产生欲向面内方向外侧伸长的应力，翘曲为向上凸的弯曲状。该支撑基板20例如使用于支撑在半导体元件11正面形成有具有拉伸应力的保护层12的元件基板10的情况。

此外，也可使该支撑基板20的正面背面反转而将元件基板10贴合在支撑基板20的背面。该支撑基板10由于翘曲为向下凸的弯曲状，所以，例如，使用于支撑在半导体元件11正面形成有具有压缩应力的保护层12的元件基板10的情况。

因此，在该实施方式中，形成在支撑基板20的正面的凹凸部23在支撑基板20内产生应力，已产生应力的支撑基板20缓和在元件基板10产生的翘曲。

另外，在该实施方式中，支撑基板20正面的粗化量根据将在正面具有保护层12的 元件基板10的背面研削至特定的厚度并薄化，将该已薄化的元件基板10贴合并支撑的情况下所产生的支撑基板20的翘曲量而设定。

即便为所述半导体装置的制造方法，也可抑制研削步骤中的元件基板10及支撑基板20的翘曲增加。

对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例而提出的，并不意图限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明与其均等的范围中。

[符号的说明]

10 元件基板

11 半导体元件

12 保护层

20 支撑基板

21 氧化膜

22 杂质层

23 凹凸部

30 粘接剂

4 研磨机