多层电子组件的制作方法

本申请要求于2015年12月29日在韩国知识产权局提交的第10-2015-0188266号韩国专利申请的优先权和权益，所述韩国专利申请的公开内容通过引用被包含于此。本公开涉及一种多层电子组件，更具体地，涉及一种多层陶瓷电容器。
背景技术：
：多层陶瓷电容器具有使包括介电材料的多个片彼此堆叠的结构。具有各自不同极性的外电极可形成在多层结构的外部，交替地堆叠在多层结构内部的内电极可分别连接到外电极。通过将导电膏印刷(丝网印刷、凹版印刷或其他方法)在制造多层陶瓷电容器的工艺中形成的介电片上来形成电极层，并在电极层上堆叠具有印刷在其上的内电极层的片。在这种情况下，需要形成介电边缘区域来防止内电极暴露到外部。然而，多层陶瓷电容器通常经历诸如印刷、堆叠和压缩的过程，从而导致在内电极层彼此覆盖的有源区域与介电边缘区域之间的台阶。此外，当使用除了诸如印刷、堆叠和压缩的工艺之外的其他工艺设置介电边缘区域时，存在诸如显著降低生产率的副作用。因此，需要使其中堆叠了多个介电片的高的多层模型中的台阶减半、简化工艺并改善电容量偏差和耐受电压性能(withstandvoltageproperties)的方法。技术实现要素：本公开的一方面可提供一种多层电子组件，所述多层电子组件可减小用于电容的形成的有源区域与不用于电容的形成的边缘区域之间的台阶。根据本公开的一方面，一种多层电子组件可包括主体以及第一外电极和 第二外电极，所述主体包括：多层结构，第一内电极图案和具有与第一内电极图案的图案不同的图案的第二内电极图案彼此交替地堆叠在其中；介电材料；外表面，所述外表面包括在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，所述第一外电极和所述第二外电极分别设置在主体的外表面中在第二方向上彼此相对的第三表面和第四表面上，并电连接到第一内电极图案和第二内电极图案，其中，所述第一内电极图案暴露到设置第一外电极的第三表面并暴露到主体的外表面中的在第三方向上彼此相对的第五表面和第六表面。根据本公开的另一方面，一种多层电子组件可包括主体、第一外电极和第二外电极以及第三外电极，所述主体包括：多层结构，第一内电极图案和具有与第一内电极图案的图案不同的图案的第二内电极图案彼此交替地堆叠在其中；介电材料；外表面，所述外表面包括在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，所述第一外电极和所述第二外电极引出到主体的外表面中的第二表面的并电连接到第一内电极图案，所述第三外电极引出到主体的外表面中的第二表面，并电连接到第二内电极图案，其中，所述第一内电极图案和第二内电极图案在主体的第三方向上彼此交替地堆叠，第一内电极图案暴露到在第一方向上彼此相对的第一表面和第二表面以及在第二方向上彼此相对的第三表面和第四表面。附图说明通过下面结合附图的详细描述，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：图1是根据本公开的示例性实施例的多层电子组件的示意性透视图；图2是根据本公开的变型的多层电子组件的示意性透视图；图3是根据本公开的另一变型的多层电子组件的示意性透视图；图4a是根据本公开的示例性实施例的主体中的内电极图案的分解透视图；图4b是根据图4a的变型的主体中的内电极图案的分解透视图；图5是根据本公开的另一示例性实施例的多层电子组件的示意性透视图；图6是根据本公开的另一示例性实施例的主体中的内电极图案的分解透视图；图7是根据本公开的另一变型的多层电子组件的示意性透视图；图8是使图1的多层电子组件设置在其上的板的示意性透视图；图9是使图5的多层电子组件设置在其上的板的示意性透视图。具体实施方式在下文中，将参照附图在下面描述本公开的实施例。然而，本公开可以以许多不同的形式实施，并且不应被解释为局限于在此阐述的具体实施例。更确切地说，提供这些实施例以使本公开将是彻底的和完整的，并将本公开的范围充分地传达给本领域技术人员。在整个说明书中，将理解的是，当元件(诸如，层、区域或基板)被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于它们之间的其他元件。相反，当元件被称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可以不存在介于它们之间的元件或层。相同的标号始终指示相同的元件。如在此所使用的，术语“和/或”包括所列出的相关项的一项或更多项的任何和全部组合。将明显的是，虽然术语“第一”、“第二”、“第三”等可在此用于描述各个构件、组件、区域、层和/或部分，但这些构件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，下面论述的第一构件、组件、区域、层或部分可被命名为第二构件、组件、区域、层或部分。在这里可使用诸如“在……之上”、“上部”、“在……之下”和“下部”等的空间相对术语，以易于描述如附图所示的一个元件与其他元件的关系。将理解的是，空间相对术语意图包含除了在附图中所描绘的方位之外装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述 为在其他元件“之上”或“上部”的元件随后将定位为在其他元件或特征“之下”或“下部”。因此，术语“在……之上”可根据附图的特定方向而包括“在……之上”和“在……之下”两种方位。所述装置可被另外定位(旋转90度或者在其他方位)，并可对在这里使用的空间相对描述符做出相应的解释。在此使用的术语仅用于描述特定实施例，而不是意图限制本公开。如在此所使用的，除非上下文另外清楚地指明，否则单数的形式也意图包括复数的形式。还将理解的是，在该说明书中使用的术语“包含”和/或“包括”列举存在的所陈述的特征、整数、步骤、操作、构件、元件和/或他们组成的组，但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或他们组成的组。在下文中，将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中，例如，由于生产技术和/或公差，可估计所示出的形状的变形。因此，本公开的实施例不应被解释为局限于在此示出的区域的特定形状，例如，本公开的实施例不应被解释为局限于包括由于制造导致的形状的改变。下面的实施例也可由一个或它们的组合构成。下面描述的本公开的内容可具有各种构造，并且仅提出了在此所需的构造，但不限于此。多层电子组件图1是根据本公开的示例性实施例的多层电子组件的示意性透视图。参照图1，根据示例性实施例的多层电子组件100可包括：主体1，包括介电材料和使第一内电极图案11和第二内电极图案12彼此交替地堆叠的堆叠结构(多层结构)；第一外电极21和第二外电极22，设置为在主体的外表面上沿第二方向彼此相对。主体1可包括六个外表面并可大体上呈六面体，所述六个外表面包括：在第一方向上彼此相对的第一表面和第二表面，在第二方向上彼此相对的第三表面和第四表面，在第三方向上彼此相对的第五表面和第六表面。参照图1，第一方向可以是主体1的厚度t方向，第二方向可以是主体1的长度l方向，第三方向可以是主体1的宽度w方向。在这种情况下，在主体1的第一方向上彼此相对的第一表面和第二表面可分别是主体1的上表面和下表面，但不限于此。参照图1，第一内电极图案11可暴露到主体1的在主体1的外表面的第三方向上彼此相对的第五表面和第六表面。通常，当内电极仅仅暴露到主体的使外电极设置在其上的外表面时，或当内电极暴露到主体的除了使外电极设置在其上的外表面之外的其他剩余外表面时，暴露的内电极可通过涂敷额外的侧部部分来防止短路，以确保最大的电容。然而，当内电极仅仅暴露到主体的使外电极设置在其上的外表面时，会限制电容的增加。当外电极暴露到主体的除了使外电极设置在其上的外表面之外的其他外表面时，需要涂敷额外的侧部部分来防止内电极之间的短路，并可能出现副作用。也就是说，制造多层电子组件的工艺会变得复杂，并且会降低产品收率(productionyield)。根据示例性实施例，内电极可暴露到主体的其上未设置外电极的外表面，形成堆叠结构的第一内电极图案和第二内电极图案中只有第一内电极图案可暴露到主体的外表面，因此，不需要另外的措施来防止暴露的内电极之间的短路。参照图1，第一外电极21和第二外电极22可分别设置在主体1的外表面中的沿第二方向彼此相对的第三表面和第四表面上。第一外电极21和第二外电极22可分别电连接到第一内电极图案11和第二内电极图案12。第一外电极21和第二外电极22可包括具有良好导电性的材料，并且，除了第一内电极图案11和第二内电极图案12，可电连接各种图案和外部元件。因此，第一外电极21和第二外电极22可包含诸如ni、ag或pd的具有优异导电性的材料，但不限于此。接着，参照图2，分别设置在第一内电极图案11的端部部分上的氧化膜3可设置在包括在图1的多层电子组件100中的主体1的外表面中的第五表面和第六表面上，所述第五表面和第六表面在第三方向上彼此相对。氧化膜3可通过使暴露到主体1的第五表面和第六表面的第一内电极图案11的端部部分氧化而形成，并可使用例如等离子体电解氧化来形成。在这种情况下，氧化膜可具有与第一内电极图案11的成分一致的成分。氧化膜3可保护第一内电极图案11的暴露到主体1的外表面的端部部分不受外部应力影响，并可增加第一内电极图案11的机械强度。氧化膜3还可有效防止诸如防潮性能劣化的内部缺陷，从而避免第一内 电极图案11的暴露的端部部分的可靠性的劣化。接着，参照图3，氧化膜4可分别设置在包括在图1的多层电子组件100中的主体1的外表面中的第五表面和第六表面上，所述第五表面和第六表面可在第三方向上彼此相对。氧化膜4可包括从由镁(mg)、锰(mn)、硅(si)和钴(co)组成的组中选择的至少一种，并可包括从由氧化锰(mno)、二氧化锰(mno2)、三氧化锰(mno3)、四氧化锰(mno4)和氧化镁(mgo)组成的组中选择的至少一种。氧化膜4可保护第一内电极图案11的暴露到主体1的外表面的端部部分不受外部应力影响，并可增加第一内电极图案11的机械强度。接着，图4a和图4b分别是根据本公开的示例性实施例和变型的使第一内电极图案和第二内电极图案在主体中彼此交替地堆叠的堆叠结构的分解透视图。参照图4a和图4b，包括介电材料的第一介电片可具有设置在其上的各个第一内电极图案11，包括介电材料的第二介电片可具有设置在其上的各个第二内电极图案12，以使第一介电片和第二介电片彼此交替地堆叠。可通过使包括陶瓷粉末、有机溶剂和有机粘合剂的陶瓷生片塑化来形成第一介电片和第二介电片。作为具有高介电常数材料的陶瓷粉末不限于此，并可使用钛酸钡基材料和钛酸锶基材料等来形成。可通过分别将包括导电金属的导电膏印刷在第一介电片和第二介电片上来形成第一内电极图案11和第二内电极图案12，但不限于此。同时，参照图4a，第一内电极图案11中的每个可在第一介电片上暴露到第一介电片的在第二方向上的两个端部部分中的一个以及暴露到第一介电片的在第三方向上彼此相对的两个端部部分。第一内电极图案11可印刷为矩形，但不限于此。当第一内电极图案11是矩形时，第一内电极图案11可与主体的外表面中的其上设置了第二外电极的第四表面分开特定距离l1。只有当距离l1大于使第二外电极设置为在主体的第四表面上从第四表面向主体的与第四表面相邻的第五表面和第六表面延伸的距离时，才可防止第一内电极图案11与第二外电极之间的短路。同时，与从主体的第三表面到主体的第四表面的距离l相比，第一内电极图案11与主体的第四表面分开的距离l1可以最好是大于等于0.1倍的l 并小于等于0.3倍的l，所述第三表面和第四表面在第二方向上彼此相对。【表1】样本编号l1/l短路电容增加耐受电压性能10.05○◎◎20.07○◎◎30.10○◎◎40.13x◎○50.15x◎○60.19x○○70.21x○○80.27x○○90.30xx○100.37xxx(◎：非常频繁，○：频繁，x：作为实验误差可忽略)参照上面的表1，当距离l1与距离l的比小于或等于0.10(样本1至样本3)时，第一内电极图案11会非常接近主体的第四表面，导致第一内电极图案11与第二外电极之间的短路。相反，当距离l1与距离l的比大于或等于0.30(样本9至样本10)时，第一内电极图案11可能距离主体的第四表面非常远，限制第一内电极图案11与第二内电极图案12之间重叠区域的形成，使得不能如预期地增大电容。形成有源区域(第二内电极图案12与第一内电极图案11在有源区域中重叠)的第二内电极图案12可只暴露到其上设置了第二外电极的第四表面，并且不会暴露到主体的除了第四表面之外的外表面。第二内电极图案12可印刷为矩形，但不限于此。第二内电极图案12可以以等于第二内电极图案12中的每个的厚度的0.8至2.0倍的距离与第五表面和第六表面分开。当第二内电极图案12与主体的第五表面和第六表面分开的距离比每个第二内电极图案12的厚度的0.8倍小时，在第二内电极图案12的截面中可能出现的因耐受电压导致的介电击穿，这也是为什么不能降低因耐压导致的介电击穿的原因，并且，当该距离大于厚度的两倍时，会减小第二内电极图案12的强度，导致其中的裂纹。参照下面的表2，可以看出，当第二内电极图案12与第五表面和第六表面分开的距离是每个第二内电极图案12的厚度的0.8至2.0倍时，第二内电极图案12不具有裂纹的风险，并可防止耐受电压性能劣化。【表2】(◎：非常频繁，○：频繁，x：作为实验误差可忽略)此外，如图4a中示出的，第一内电极图案11还可从主体的第五表面沿第三方向延伸至主体的第六表面，并且，即使当由于在使第一内电极图案11和第二内电极图案12叠置的工艺中不可避免地存在的台阶导致第二内电极图案12远离其正确位置进行堆叠时，也可避免电容损失(capacitanceloss)或电容误差(capacitancedifference)。第一内电极图案11的在主体的宽度方向上彼此相对的两个端部部分可暴露到主体的第五表面和第六表面，从而减小主体中有源区域与边缘区域的之间的台阶并改善耐受电压性能。接着，参照图4b，除了图4b的第一内电极图案11与图4a的第一内电极图案11的形状不同之外，图4b可与图4a基本一致。图4b按照每个第一内电极图案11与每个第二内电极图案12分开的方式示出了当每个第一内电极图案11的面积(具体地，每个第一内电极图案11的中央部分的面积)显著增加时，每个第一内电极图案11的两个端部部分的长度可比中央部分的长度短。如图4b中示出的，基于每个第一内电极图案11沿主体的第二方向延伸的距离，每个第一内电极图案11可具有比其两个端部部分长的中央部分。在这种情况下，每个第一内电极图案11的中央部分可与主体的外表面中的其上设置了第二外电极的第四表面分开特定的距离l1，每个第一内电极图案11的两个端部部分可与主体的外表面中的其上设置了第二外电极的第四表面分开特定距离l2。在这种情况下，只有当距离l2大于第二外电极从第四表面 向第五表面和第六表面延伸的距离时，才可防止每个第一内电极图案11与第二外电极之间的短路。接着，图5是根据本公开的另一示例性实施例的多层电子组件的示意性透视图。参照图5，根据另一示例性实施例的多层电子组件100可包括：主体1，包括介电材料和使第一内电极图案11和第二内电极图案12彼此交替地堆叠的多层结构；第一外电极21、第二外电极22和第三外电极23，设置在主体的外表面的下表面上。第一外电极21和第二外电极22可电连接到第一内电极图案11，并可设置在主体1的下表面的两个端部区域上。第三外电极23可电连接到第二内电极图案12，并可设置在其上设置了第一外电极21和第二外电极23的区域之间的区域(作为主体1的下表面的中央区域)上。在这种情况下，使外部极性信号施加到其的第一内电极图案11和第二内电极图案12之间的较短距离可能导致电流环(currentloop)被缩短，因此，减小等效串联电感(esl)。接着，图6是图5的主体1中的第一内电极图案11和第二内电极图案12的分解透视图。参照图6，包括在图5的多层电子组件100中的主体1的第一内电极图案11和第二内电极图案12可在主体1的第三方向(宽度方向)上彼此交替地堆叠。如图6中示出的，第一内电极图案11可暴露到第一介电片上的沿主体1的长度方向彼此相对的两个端部区域的整个端部区域，并可全部暴露到在主体1的厚度方向彼此相对的第一端部区域和第二端部区域中的形成主体1的第一表面(上表面)的第一端部区域。第一内电极图案11可只暴露到形成主体1的第二表面(下表面)的第二端部区域的两侧而不暴露到第二端部区域的中央。同时，第二内电极图案12可只暴露到在主体1的厚度方向上彼此相对的第一端部区域和第二端部区域中的主体1的第二表面(下表面)的中央区域。在这种情况下，第二内电极图案12中的每个可包括引出到主体1的第二表面的未使第一内电极图案11暴露的中央区域的一部分的引出部分(drawingportion)。如图6中示出的，除了主体1的使电连接到第一内电极图案11的第一外电极和第二外电极设置在第二表面上的第二表面，第一内电极图案11可暴露到的在主体1的长度方向彼此相对的第三表面和第四表面。因此，即使在由于在使第一内电极图案11和第二内电极图案12叠置的工艺中不可避免会出现的台阶而导致的第二内电极图案12被堆叠为远离其正确位置的情况下，也可防止电容损失和电容差异。使第一内电极图案11暴露到在主体1的长度方向上彼此相对的第三表面和第四表面可能导致在主体1内有源区域和边缘区域之间的台阶被减小并改善耐受电压性能。接着，图7是根据本公开的另一变型的多层电子组件的示意性透视图。参照图7，可在第一内电极图案11的在使第一内电极图案11暴露的第一表面、第三表面和第四表面上的端部部分上设置额外的氧化膜3。可通过使第一内电极图案11的暴露到主体1的第三表面和第四表面的端部部分氧化来形成氧化膜3，并可使用例如等离子体电解氧化形成氧化膜3。在这种情况下，氧化膜3可具有与第一内电极图案11的成分一致的成分。氧化膜3可保护第一内电极图案11的暴露到主体1的外表面的端部部分不受外部应力影响，并可增加第一内电极图案11的机械强度。氧化膜3还可有效地防止诸如防潮性能劣化的内部缺陷，从而避免第一内电极图案11的暴露的端部部分的可靠性劣化。同时，氧化膜3还可设置在多层电子组件100的主体1的外表面中的主体1的第一表面、第三表面和第四表面的整个表面上。在这种情况下，氧化膜4可包括从由mg、mn、si和co组成的组中选择的至少一种，并可包括从由mno、mno2、mno3、mno4和mgo组成的组中选择的至少一种。接着，图8示出了根据本公开的示例性实施例的多层电子组件设置在基板上的板。参照图8，板200可包括：基板210，图1的多层电子组件100设置在其上；第一电极焊盘221和第二电极焊盘222，在基板210的上表面上彼此分开。在这种情况下，在第一外电极21和第二外电极22分别设置为接触第一电极焊盘221和第二电极焊盘222时，多层电子组件100可通过焊料230电连接到基板210。图9示出了根据本公开的另一示例性实施例的使多层电子组件设置在基板上的板。参照图9，板200包括：基板210，图5的多层电子组件100设置在其上；第一电极焊盘221、第二电极焊盘222和第三电极焊盘223，在基板210的上表面上彼此分开。在这种情况下，在第一外电极21、第二外电极22和第三外电极23分别设置为接触第一电极焊盘221、第二电极焊盘222和第三电极焊盘223时，多层电子组件100可通过焊料230电连接到基板210。除了上面的描述之外，这里将省略与上述根据示例性实施例的多层电子组件的特征重复的描述。如以上阐述的，根据示例性实施例，多层电子组件可减小用于多层电子组件中的电容的形成的有源区域与不用于形成电容的边缘区域之间的台阶。此外，根据示例性实施例，当有源区域与边缘区域之间的台阶被减小时，多层电子组件可通过由简化的工艺进行生产而改善经济和整体效率。此外，根据示例性实施例，多层电子组件可改善电容变化及耐受电压性能。此外，根据示例性实施例，多层电子组件可增加使内电极彼此重叠的有效面积。除了以上描述之外，这里将省略与上述根据示例性实施例的电子组件的特征有关的重复描述。虽然上面已经示出并描述了示例性实施例，但对于本领域技术人员将明显的是，在不脱离权利要求所限定的本发明的范围的情况下，可做出修改和变型。当前第1页12