一种双结型栅氮化镓异质结场效应管的制作方法

本发明属于微电子领域，涉及半导体器件的制作工艺，具体是指一种双结型栅氮化镓异质结场效应管，其可用于制作高性能的异质结与功率器件。

技术背景

氮化镓基异质结场效应管(GaN HFET)不但具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时GaN材料可以与铝镓氮(AlGaN)等材料形成具有高浓度和高迁移率的二维电子气异质结沟道，因此特别适用于高压、大功率和高温应用，是电力电子应用最具潜力的晶体管之一。

目前GaN基HFET器件的制作已经趋于成熟，但是仍然缺乏可靠的实现增强型工作的方式。氟(F^-)离子注入技术由香港科技大学陈敬小组在2005年首次提出[Yong Cai et al.,“High-Performance Enhancement-Mode AlGaN/GaNHEMTs Using Fluoride-Based Plasma Treatment”,IEEE Electron Device Lett.,Vol.26,No.7,p.435-437(2005)]该技术通过在栅下势垒层中注入F^-离子来耗尽栅下的2DEG实现增强型。由于势垒层比较薄，其所需的注入能量很低，已经远低于普通离子注入设备的最低极限，因此该注入工艺往往采用RIE刻蚀机来实现。但是采用RIE刻蚀设备作为F^-离子注入的途径并不可靠，且通过高温退火等工艺会导致器件阈值的剧烈波动。F^-离子注入的工艺实现增强型依然存在一系列可靠性的问题，因此需要更可靠且可实现高阈值的工艺。

凹槽栅结构实现增强型的方法2006年由东芝公司提出[Wataru Saito et al.,“Recessed-Gate Structure Approach Toward NormallyOff High-Voltage AlGaN/GaN HEMT for PowerElectronics Applications”,IEEE Trans.Electron Devices,Vol.53,No.2,p.356-362(2006)]，由于二维电子气的浓度与势垒层的厚度有关，因此刻蚀部分势垒层可以降低二维电子气浓度，直到将其完全耗尽。然而实现高阈值需要将势垒层的刻蚀深度控制的更深，刻蚀界面更接近2DEG沟道，这样必然导致刻蚀损伤对沟道载流子的散射变大，从而降低载流子的沟道迁移率。

p-GaN栅极可以解决上述问题，也是目前工业界普遍采用的方法之一。但是由于势垒层的厚度得到保留，且p-GaN栅极的其阈值电压普遍在1.5V左右。2007年日本丰田公司首次提出栅注入晶体管(GIT)结构[Yasuhiro Uemoto et al.,“Gate Injection Transistor(GIT)—A Normally-OffAlGaN/GaN Power Transistor UsingConductivity Modulation”,IEEE Trans.Electron Devices,Vol.54,No.12,p.356-362(2007)]，该结构采用p-AlGaN作为栅极，实现阈值电压为1V的增强型器件。但是由于GaN材料中P型掺杂激活率不高等因素，使采用该能带调制方式制作的器件的阈值电压往往在1.5V，且导致器件栅可靠性变差。此外由于栅极为类似pn结的结构，当栅压接近漏压时，栅pn结接近导通，栅泄漏电流急剧增加，这导致器件跨导的剧烈下降。因此P型栅结构的增强型器件，其栅压摆幅往往较小。

综上所述，针对目前工业应用，需要找到一种高可靠性的增强型GaN基HFET实现方式。提出一种新的氮化镓器件结构解决上述问题就显得尤为重要。

技术实现要素：

针对现有技术存在的问题与不足，本发明提出一种有跨导具有较好线性度、提升饱和输出电流、有效提升器器件的开关比的双结型栅氮化镓异质结场效应管。

本发明技术方案为一种双结型栅氮化镓异质结场效应管，它的结构包括:衬底(310)；设置于衬底(310)上的铝铟镓氮(Al_xIn_yGa_zN)缓冲层(311)；所述铝铟镓氮缓冲层(311)上表面中部凸起,凸起处上表面设置铝铟镓氮沟道层(312)；铝铟镓氮沟道层(312)上表面依次设置源极(315)、势垒层(313)、漏极(317)；势垒层(313)上表面中部设置P型铝铟镓氮(319)，两侧设置钝化层(314)，所述源极(315)、漏极(317)、P型铝铟镓氮(319)、钝化层(314)的上表面齐平；P型铝铟镓氮(319)上表面设置顶栅极(316)；所述铝铟镓氮缓冲层(311)两侧凹台上设置隔离区(318)，隔离区(318)上表面与势垒层(313)上面齐平；隔离区上再设置钝化层(314)；其特征在于所述该场效应管底部开设有沟槽，该沟槽位置对应于顶栅极(316)的位置，所开沟槽的顶部位于铝铟镓氮沟道层(312)内；沟槽内从上到下依次设置栅介质层(303)、P型铝铟镓氮层(302)、背栅(301)，其中栅介质层(303)的底面与铝铟镓氮沟道层(312)底面齐平，背栅(301)底面与铝铟镓氮缓冲层(311)底面齐平；所述栅介质层(303)与P型铝铟镓氮层(302)大小正好填充开设的沟槽，所述背栅(301)位置沟槽中其侧壁不与铝铟镓氮缓冲层(311)连接。

进一步的，所述衬底(310)厚度为0到100μm，Al_xIn_yGa_zN沟道层(312)、势垒层(313)以及缓冲层(311)厚度均介于1nm～100μm，P型铝铟镓氮层(302)(319)长度介于源极(315)与漏极(317)之间，且与顶栅极(316)有交叠，厚度为1nm～500nm，浓掺杂度1×10¹⁴cm^-3～1×10²¹cm^-3。

与普通P型栅结构相比，在顶栅极(316)下的沟道层(312)下方与顶栅极对称的位置有一层栅介质层(303)、一层P型铝铟镓氮层(302)以及一层背栅(301)，这三者一同组成了背P型栅，背P型栅与顶P型栅极合称双结型栅；本发明的目的是通过引入背P型栅(303)(302)(301)，加强栅极的控制能力，且背P型栅可以调制能带，能够进一步提升器件的阈值电压。此外背P型栅与沟道层(312)之间有一层栅介质，能够有效降低栅泄漏电流，当顶栅因为漏电而栅控能力降低时，背栅依然能够具有较好的栅控能力，从而使器件的跨导具有较好的线性度，且饱和输出电流得到进一步提升。此外由于顶栅和背栅共同对沟道具有控制作用，使器件栅控能力增强，从而使器件亚阈值特性得到很好的改善；有效提升器器件的开关比。

虽然上述发明内容是以GaN HFET为例进行说明，但是所提出的结构同样适用于其他极性半导体材料构成的多种HFET结构。

附图说明

图1是普通P型栅氮化镓基异质结场效应管(GaN HFET)，它包含有衬底(310)，Al_xIn_yGa_zN缓冲层(311)，Al_xIn_yGa_zN沟道层(312)，Al_xIn_yGa_zN势垒层(313)以及之上形成的隔离区(318)、钝化层(314)、源极(315)、漏极(317)、P型层(319)，以及P型层上的栅极(316)。

图2是本发明提供的一种双结型栅氮化镓异质结场效应管(DJG-HFET)从下到上包含以下结构：衬底(310)，Al_xIn_yGa_zN缓冲层(311)，Al_xIn_yGa_zN沟道层(312)，Al_xIn_yGa_zN势垒层(313)以及势垒层(313)上形成的源极(315)、漏极(317)、钝化层(314)以及P型Al_xIn_yGa_zN(319)，其中源极(315)和漏极(317)与势垒层(313)形成欧姆接触，顶栅极(316)在P型Al_xIn_yGa_zN(319)上方与P型Al_xIn_yGa_zN(319)形成欧姆接触，顶栅极(316)与P型Al_xIn_yGa_zN(319)合称顶P型栅，在源极(315)和漏极(317)外侧为由空间电荷组成的隔离区(318)。一种氮化镓双结型栅异质结场效应管其特征在于：在顶栅极(316)下的沟道层(312)下方与顶栅极对称的位置有一层栅介质层(303)、一层P型Al_xIn_yGa_zN(302)以及一层背栅(301)，这三者一同组成了背P型栅，背P型栅与顶P型栅极合称双结型栅。

图3是本发明提供的GaN DJG-HFET与普通P型栅GaN HFET转移特性与跨导曲线比较。

图4是本发明提供的GaN DJG-HFET与普通P型栅GaN HFET对数坐标下转移特性比较。

图5是本发明提供的GaN DJG-HFET与普通P型栅GaN HFET输出特性比较。

图6是本发明提供的GaN DJG-HFET与普通P型栅GaN HFET能带图比较。

具体实施案例

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此实施例。

图1是普通P型栅氮化镓基异质结场效应管，它包含有衬底(310)，Al_xIn_yGa_zN缓冲层(311)，Al_xIn_yGa_zN沟道层(312)，Al_xIn_yGa_zN势垒层(313)以及之上形成的隔离区(318)、钝化层(314)、源极(315)、漏极(317)、P型层(319)，以及P型层上的栅极(316)。

图2是本发明的一种双结型栅氮化镓异质结场效应(DJG-HFET)从下到上包含以下结构：衬底(310)，Al_xIn_yGa_zN缓冲层(311)，Al_xIn_yGa_zN沟道层(312)，Al_xIn_yGa_zN势垒层(313)以及势垒层(313)上形成的源极(315)，漏极(317)和钝化层(314)P型Al_xIn_yGa_zN(319)，其中源极(315)和漏极(317)与势垒层(313)形成欧姆接触，顶栅极(316)在P型Al_xIn_yGa_zN(319)上方与P型Al_xIn_yGa_zN(319)形成欧姆接触，顶栅极(316)与P型Al_xIn_yGa_zN(319)合称顶P型栅，在源极(315)和漏极(317)外侧为由空间电荷组成的隔离区(318)。一种双结型栅氮化镓异质结场效应管其特征在于：在顶栅极(316)下的沟道层(312)下方与顶栅极对称的位置有一层栅介质层(303)、一层P型Al_xIn_yGa_zN(302)以及一层背栅(301)，这三者一同组成了背P型栅，背P型栅与顶P型栅极合称双结型栅。

所述的沟道层(312)的两侧的P型层(302)(319)可为Al_xIn_yGa_zN材料，且所述的P型层可以采用例如高斯分布、均匀分布等任意杂质分布方式与镁离子、碳离子等任意离子掺杂。

所述的沟道层(312)、势垒层(313)以及缓冲层(311)可为Al_xIn_yGa_zN。

所述的沟道层(312)、势垒层(313)、缓冲层(311)、P型氮化镓栅的Al_xIn_yGa_zN中，x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1。

所述的钝化层(314)、栅介质层(303)以及隔离区(318)均可为氮化硅、氧化铝、氧化硅等任意绝缘材料。

所述背P型Al_xIn_yGa_zN层(302)长度小于源极(315)与漏极(317)之间的间距，背P型Al_xIn_yGa_zN层(302)的位置在沟道层(312)的下方且介于源极与漏极之间的任意位置，顶P型Al_xIn_yGa_zN层(319)与背P型Al_xIn_yGa_zN层(302)厚度介于1nm～500nm。

所述P型Al_xIn_yGa_zN层(319)(302)掺杂浓度为1×10¹⁴cm^-3～1×10²¹cm^-3。

所述Al_xIn_yGa_zN沟道层(312)、势垒层(313)以及缓冲层(311)厚度均介于1nm～100μm。

图3是本发明提供的GaN DJG-HFET与普通P型栅GaN HFET在漏极(317)电压为10V的条件下转移特性的比较。普通P型栅GaN HFET器件的结构参数与实验结果参照Oliver Hilt等人在2010年ISPSD会议上的论文[“Normally-off AlGaN/GaN HFET with p-type GaN Gate and AlGaNBuffer”,Berlin,Germany.Proceedings of The 22nd International Symposium on Power Semiconductor Devices&ICs,Hiroshima,2010]，阈值电压定义为跨导峰值点所做的切线与栅极电压坐标轴截距。其中实心图形的曲线为本发明提供的GaN DJG-HFET转移特性曲线，空心图形为普通P型栅极GaN HFET转移特性曲线。从图中可以看出，与普通P型栅GaN HFET相比，本发明的GaN DJG-HFET的阈值电压为1.75V，提升了0.5V。此外本发明的器件饱和输出电流在8V时可达650mA/mm，较普通结构提升了63％。此外从跨导曲线可以看出，本发明的器件跨导具有更好的跨导线性度。

图4为本发明提供的GaN DJG-HFET与普通P型栅GaN HFET对数坐标下的转移特性比较。可以看出新结构能有效提升器件的亚阈值特性，使器件的开关比从10⁸提升到10¹⁰。

图5为本发明提供的GaN DJG-HFET与普通P型栅GaN HFET输出特性的对比。在考虑自热效应的模型下，本发明提供的GaN DJG-HFET其输出电流仍然远大于普通P型栅GaN HFET，6V栅压下可达580mA/mm。此外采用本发明的器件后其导通电阻从7.7mΩ·mm降低到6.1mΩ·mm，下降了21％。

为进一步说明本发明器件性能提升的物理机理。图6给出了两种结构的器件在栅极、漏极、源极均为0V偏置下的栅极下方的能带图。可以看出由于DJG-HFET具有背栅，其GaN沟道的导带更加陡峭，二维电子气的限域性更好，这是采用该结构后导通电阻降低和电流提升的一个原因。此外，引入背栅后，当顶栅因栅压接近漏压而开始漏电而逐渐失去栅控能力后，背栅仍然具有较好的控制作用，这就是DJG-HFET的跨导曲线具有两个峰值的原因。正是由于背栅发挥作用才使得跨导线性度得到提升并且在栅压增大的同时饱和输出电流能够持续增大。

虽然上述实施例子是以氮化镓基异质结场效应晶体管(GaN HFET)为例进行说明的，但是所提出结构适用于各种其他半导体材料构成的多种结构晶体管。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本/发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

表1器件仿真结构参数