二次外延P型Ⅲ族氮化物实现增强型HEMT的方法及增强型HEMT与流程

本发明涉及一种增强型HEMT(高电子迁移率晶体管)器件及其制作方法，特别涉及一种通过选区二次外延P型Ⅲ族氮化物半导体而实现P型凹槽结构增强型HEMT的方法及相应的增强型HEMT器件，属于微电子工艺领域。

背景技术：

HEMT器件是充分利用半导体的异质结结构形成的二维电子气而制成的。与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比，Ⅲ族氮化物半导体由于压电极化和自发极化效应，在异质结构上(Heterostructure，如AlGaN/GaN)能够形成高浓度的二维电子气(2DEG)。所以在使用Ⅲ族氮化物制成的HEMT器件中，势垒层一般不需要进行掺杂。Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点，能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。

现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时，特别是作为功率开关器件时，增强型HEMT器件与耗尽型HEMT器件相比有助于提高系统的安全性、降低器件的损耗和简化设计电路。目前实现增强型HEMT主要的方法有薄势垒层、凹栅结构、P型盖帽层和F处理等技术。但是这些技术都存在自身的不足。例如，世界上首支增强型HEMT器件是采用较薄的势垒层来实现的，这种方法不使用刻蚀工艺，所以带来的损伤小，但是由于较薄的势垒层，器件的饱和电流较小。F等离子处理也能实现增强型HEMT器件，并且不需要刻蚀，但是F的等离子体在注入的过程中也会刻蚀势垒层，造成器件性能的降低。P型盖帽层技术，栅下采用P型半导体将2DEG沟道位置的能带抬高，将栅电极下沟道内2DEG耗尽，形成增强型器件。在栅电极所加正向电压小于平带电压时，器件以场效应晶体管模式工作，当栅电极所加正向电压大于平带电压时，P型半导体中的空穴注入到沟道当中，电中性原理，沟道中会产生相应数量的电子，沟道中的电子由于势垒层的阻挡作用， 仍然保留在沟道当中，空穴移动速度远远低于电子移动速度，沟道中电子在源、漏电极电场作用下移动，从而使源、漏电极导通。P型盖帽层技术不产生离子刻蚀对沟道电子的影响，所以具有较高的饱和电流，但是，一般采用的P型半导体(如P-AlGaN、P-GaN、P-InGaN等)在使用干法刻蚀的过程中(如Cl₂等离子刻蚀)，势垒层AlGaN与P型半导体具有很小的刻蚀选择比，所以很难控制将P型半导体完全刻蚀，同时刻蚀停止在势垒层AlGaN表面。并且为了保证P型盖帽层将沟道2DEG完全耗尽，需要异质结构中的势垒层较薄约为15nm，通常异质结构中的势垒层约在25nm左右，较薄的势垒层会导致沟道中的2DEG浓度较低。

技术实现要素：

本发明的一个重要目的在于提出一种选区二次外延P型Ⅲ族氮化物实现P型凹槽结构增强型HEMT的方法，从而克服现有技术中的不足。

本发明的另一重要目的在于提供一种具有改良结构的增强型HEMT。

为实现上述发明目的，本发明采用了如下技术方案：

一种增强型HEMT，包括主要由N型半导体层和势垒层组成的异质结构及源、漏、栅电极，所述源、漏电极与异质结构表面形成欧姆接触，同时还均与异质结构中的二维电子气连接，所述栅电极设于源、漏电极之间，其中，在位于所述栅电极正下方的势垒层的局部区域内分布有P型半导体，所述P型半导体被栅电极完全覆盖，且所述P型半导体能够将异质结构内的沟道能带抬高并使相应沟道内二维电子气耗尽，而当栅电极接大于平带电压的正向电压时，所述P型半导体能够向异质结构内的沟道中注入空穴并感生出电子，从而使源、漏电极导通。

在一较为优选的实施方案之中，所述栅电极与异质结构之间还分布有表面钝化层。

在一较为具体的实施方案之中，所述异质结构主要由本征GaN层、本征AlGaN势垒层组成，并且在位于所述栅电极下方的AlGaN势垒层的局部区域内分布有P型AlGaN，所述P型AlGaN与本征AlGaN势垒层形成PN结。

在一更为具体的实施方案之中，所述表面钝化层主要由氮化硅组成，并且在位于所述栅电极下方的表面钝化层和本征AlGaN势垒层的局部区域内分布有所述P型AlGaN。

在一较为优选的实施方案之中，所述栅电极与P型半导体之间还可分布有栅介质层。

在一实施方案之中，所述栅电极位于源电极和漏电极之间靠近源电极一侧。

在一实施方案之中，所述源电极和漏电极分别与电源的低电位和高电位连接。

在本发明中，所述P型半导体被栅电极完全覆盖，是指P型半导体全部分布于栅电极的正投影内。

一种二次外延P型Ⅲ族氮化物实现所述增强型HEMT的方法，其包括：

提供主要由N型半导体层和势垒层组成的异质结构，并在所述异质结构上制作源、漏电极，使源、漏电极与异质结构表面形成欧姆接触，并使源、漏电极均与异质结构中的二维电子气连接；

对位于栅电极正下方的势垒层的部分区域进行刻蚀，形成深入势垒层的凹槽；

通过所述凹槽在势垒层内二次外延生长P型半导体，所述P型半导体能够将异质结构内的沟道能带抬高并使相应沟道内二维电子气耗尽，而且当栅电极接大于平带电压的正向电压时，所述P型半导体能够向异质结构内的沟道中注入空穴并感生出电子，从而使源、漏电极导通；

以及，在源、漏电极之间制作栅电极。

在一较为具体的实施方案之中，所述异质结构主要由本征GaN层、本征AlGaN势垒层组成，并且在位于所述栅电极下方的AlGaN势垒层的局部区域内分布有P型AlGaN，所述P型AlGaN与本征AlGaN势垒层形成PN结。

在一较为优选的实施方案之中，所述方法还包括：

在所述势垒层表面形成表面钝化层，

采用干法刻蚀工艺对所述表面钝化层和势垒层的选定区域进行刻蚀，形成自表面钝化层表面深入势垒层的凹槽，并使凹槽下方的势垒层厚度在10nm以上，

通过所述凹槽在势垒层内二次外延生长所述P型半导体，

以及，在源、漏电极之间制作栅电极。

在一更为具体的实施方案之中，所述方法可以包括：在所述凹槽内二次外延生长厚度为30nm-70nm的P型AlGaN，所述P型AlGaN的掺杂浓度为10E18cm^-3至10E19cm^-3，掺杂离子包括Mg²⁺。

在一较为具体的实施案例之中，所述二次外延P型Ⅲ族氮化物实现增强型HEMT的方法包括：

在所述异质结构表面采用LPCVD、PECVD、ICPCVD等技术沉积氮化硅、SiO₂、氧氮化 硅、氧化铝等表面钝化层；

采用干法刻蚀工艺对栅下表面钝化层和AlGaN势垒层进行刻蚀，刻蚀深度保证AlGaN势垒层剩余10nm以上，

以及，在被刻蚀的AlGaN势垒层区域内二次外延生长厚度为30nm-70nm的P型AlGaN，所述P型AlGaN的掺杂浓度为10E18cm^-3至10E19cm^-3，掺杂离子包括Mg²⁺，但不限于此。

进一步的，在进行P型AlGaN二次外延时，栅下区域AlGaN势垒层裸露，其余区域AlGaN势垒层上覆盖有SiNx层等表面钝化层，由于在外延生长AlGaN时，AlGaN无法在表面钝化层表面形成薄膜，所以可以简化工艺，避免二次外延后的P型AlGaN和AlGaN势垒层的选择性刻蚀问题。

在一较为优选的实施方案之中，所述二次外延P型Ⅲ族氮化物实现增强型HEMT的方法还包括：在所述P型半导体表面生长栅介质层，再在所述栅介质层上制作栅电极。

在本发明中，采用的干法刻蚀工艺可选但不限于使用等离子体刻蚀工艺等。

在本发明中，对于P型半导体，其掺杂浓度取决于器件的实际应用需要。

在本发明中，P型半导体的二次外延可以选择但不限于使用MBE(分子束外延)或MOCVD(金属有机化学气相沉积)等半导体外延设备。

在本发明中，前述表面钝化介质层和栅介质层的材质可以选择但不限于氮化硅、氧氮化硅、SiO₂和Al₂O₃等常用半导体。

与现有技术相比，本发明的优点包括：通过二次选区外延P型半导体，利用P型半导体(例如P型AlGaN)与势垒层(例如本征AlGaN)形成PN结，可以避免对P型AlGaN和AlGaN的选择性刻蚀问题。并且，通过采用一定深度的凹槽结构外延P型半导体，可以避免纯凹槽结构增强型器件对栅下2DEG的破坏(例如迁移率的降低和2DEG面密度的减少)，避免纯P型半导体增强型漂移区(源栅区域、栅漏区域)2DEG浓度低的问题，进而有效实现高电流密度、大跨导的增强型HEMT(例如GaN HEMT)，同时器件的制作工艺还具有简单、重复性好、可控性好、成本低廉，易于进行大规模生产等特点。

附图说明

图1是普通耗尽型HEMT器件的局部结构示意图；

图2是本发明一典型实施方案中一种P型半导体凹槽结构增强型HEMT的结构示意图；

图3是本发明一典型实施方案中实现增强型HEMT的能带图；

图4是本发明一典型实施方案中增强型HEMT的工作原理图；

附图标记说明：衬底1、氮化镓层2、势垒层3、表面钝化介质层4、P型半导体层5、二维电子气6、栅电极7、源电极8、漏电极9、沟道处能带部分10。

具体实施方式

参阅图1，对于普通HEMT器件(以AlGaN/GaN器件为例，如下均简称“器件”)，一般而言，当在栅电极7施加零偏压或者没有加偏压时，源电极8和漏电极9都与二维电子气6相连接，所以器件的源电极8和漏电极9是导通的，器件处于开启状态，一般称这种器件为耗尽型HEMT器件，也可以称作常开型HEMT器件。在器件关断过程中，栅电极必须施加一定的负偏压，并且所加偏压V<V_th，将栅下二维电子耗尽，在实际的应用过程中，存在功耗高和安全性方面的问题。

参阅图2所示器件，当在栅电极7施加零偏压或者没有加偏压时，由于栅电极7下面的P型半导体5将沟道处能级抬高，2DEG耗尽，所以源电极8和漏电极9处于断开状态，一般称这种器件为增强型HEMT器件，也可以称作常关型HEMT器件。为了使器件处于开启状态，必须使栅电极的下端积累电子，实现源电极8和漏电极9之间的连接，当栅电极7加正偏压，V_F>V_g>V_th时，VF为平带电压，Vth为器件的阈值电压，器件以场效应晶体管的工作模式工作，栅下的i-GaN沟道内积累电子，从而使器件处于开启状态。V_g>V_F时，P型AlGaN向i-GaN沟道内注入空穴，感生电子，同时由于势垒层的存在电子被限制在沟道内，进一步增加了2DEG的面密度。空穴移动速度远远低于电子移动速度，在源、漏电极电压作用下，电子定向移动，器件导通。这种器件在实际电路应用过程中由于在栅极7施加零偏压时，器件处于关断，与耗尽型器件相比，减小了器件的功耗，并且系统的安全性较高。

本发明通过在凹槽内二次选区外延P型AlGaN，将沟道处能级抬高，2DEG耗尽，在栅电极施加零偏压或者没有施加偏压时，源、漏电极处于断开状态，当栅电极7加偏压达到Vg>Vth时，Vth为器件的阈值电压，栅下的沟道内聚集的电子，V_g>V_F时，P型半导体向沟道内注入空穴，进一步增加了2DEG密度，从而使器件处于开启状态，实现增强型HEMT器件的目的。

请继续参阅图2，在本发明一典型实施方案中，为实现增强型HEMT器件，首先在样品 表面沉积氮化硅表面钝化层，制作源电极8和漏电极9，源、漏电极与异质结形成良好的欧姆接触，并且与二维电子气6连接。通过半导体工艺(如激光直写、光刻等)对样品进行图形化处理，将要刻蚀的部分暴露在外面，然后通过刻蚀工艺将表面钝化层和部分本征AlGaN势垒层刻蚀，然后通过二次外延的方法生长P型AlGaN半导体5，生长的方法可以选择但不限于使用MBE或MOCVD进行生长。在P型AlGaN制备栅金属，形成增强型HEMT器件。本实施方案之中也可在P型AlGaN表面生长一层栅介质，栅介质可以选择但不限于SiO₂、氮化硅或Al₂O₃等半导体薄膜，然后在栅介质表面制备栅金属，形成增强型MISHEMT器件。

参阅图3-图4所示是本发明一典型实施案例中实现增强型HEMT的能带图和基本原理图；其中，二次外延的P型AlGaN5将沟道处i-AlGaN3和i-GaN2沟道处的能带抬高10，2DEG耗尽，当源漏电极施加电压时，器件处于截止；当在栅电极施加正向偏压时，沟道处的能带开始下降，当所加栅电压V_g>V_th时，器件导通，栅电压V_g>V_F时，P型AlGaN向沟道内注入空穴，感生电子，器件的输出电流进一步增加。

实施例请参考图2，首先在衬底1上外延HEMT结构，采用LPCVD技术沉积60nm氮化硅表面钝化层4，制作源电极8和漏电极9，源、漏电极与异质结形成良好的欧姆接触，一般选择沉积钛/铝/镍/金(Ti/Al/Ni/Au 20nm/130nm/50nm/150nm)等多层金属，金属沉积后将源漏电极外的金属剥离干净，然后进行快速退火(890摄氏度30秒)，退火后源电极8和漏电极9与二维电子气6相连接。然后在样品表面通过半导体工艺(如激光直写、光刻等)对样品进行图形化处理，将要刻蚀的栅极部分暴露在外面，然后通过刻蚀工艺将表面钝化层4和部分本征AlGaN势垒层3刻蚀，在刻蚀过程中可以选择RIE刻蚀设备，对于AlGaN半导体的刻蚀可以选择氯基的等离子体，如氯气或者三氯化硼等，刻蚀深度可以为15nm，保留AlGaN厚度10nm，然后通过二次外延的方法生长P型AlGaN半导体5，生长的方法可以选择但不限于使用MBE或MOCVD进行生长，其厚度约为30nm-70nm，掺杂浓度在10E18cm^-3至10E19cm^-3之间，具体的掺杂浓度取决于器件的具体设计需要，P型AlGaN将沟道处能级抬高10，2DEG耗尽，实现器件在零栅偏压的工作状态时处于关断状态。沉积栅金属(Ni/Au50nm/150nm)，形成增强型HEMT器件，为了提高器件的性能，还需要采取一些钝化方式，这些方式是业界已知的，故此处不再列出。

该HEMT的工作原理如下：参阅图3-4，在增强型HEMT器件中，阈值电压V_th为正值，当栅电压V_g<V_th时，由于栅下的P型半导体5将沟道处能带抬高10，所以源电极8和漏电极 9处于断开，所以器件处于关闭状态。当栅电压V_g>V_th时，这是栅下i-GaN区域会积累电子，积累的电子形成新的导通沟道，使源电极8和漏电极9导通，器件处于开启状态。并且V_g>V_F时，P型半导体5将向沟道内注入空穴，电平衡原理感生电子，2DEG面密度增加，输出电流密度进一步增加。

上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。