一种功率半导体器件及其制造方法与流程

本发明涉及半导体技术领域，尤其涉及一种功率半导体器件及其制造方法。

背景技术：

相比常规的半导体材料，氮化镓(GaN)作为宽禁带半导体材料的典型代表，具有更宽的禁带宽度、更高的饱和电子偏移速度、更大的临界击穿电场强度和更好的导热性能等优点，更重要的是GaN能够与铝镓氮(AlGaN)形成AlGaN/GaN异质结，便于制造高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)器件。

GaN HEMT器件具有高二维电子气浓度和高击穿电压，在高压供电、电力转换和机动车能量分配管理，通信设备等诸多领域有广泛的应用前景。为使HMET器件发挥最大的功效，需使器件具有高击穿电压与低导通电阻。

现有技术中GaN HEMT器件通常为平面型结构，当HEMT器件处于关断状态时，栅极施加负偏压，漏极施加正偏压，源极接地，会导致电场线聚集在栅极靠近漏极一侧的边缘处，形成电场尖峰。当漏极施加的电压逐渐增加时，会导致栅极边缘处的电场尖峰进一步增加，当高于GaN的临界击穿电场强度时，器件就会在此处被击穿。

技术实现要素：

有鉴于此，本发明实施例提供一种功率半导体器件及其制造方法，以解决现有技术中功率半导体器件击穿电压较低的技术问题。

第一方面，本发明实施例提供了一种功率半导体器件，包括：

衬底、位于所述衬底上方的沟道层、位于所述沟道层上方的势垒层以及位于所述势垒层上方的源极、栅极和漏极，所述沟道层与所述势垒层的界面处形成有二维电子气，所述栅极位于所述源极与所述漏极之间，其特征在于，所述栅极与所述漏极之间的势垒层内形成有至少一个凹槽结终端结构，所述凹槽结终端结构从所述栅极靠近所述漏极一侧的边缘处向所述漏极方向延伸，所述凹槽结终端结构的深度从所述栅极到所述漏极的方向逐渐减小。

可选的，所述凹槽结终端结构的深度小于或等于所述势垒层的厚度。

可选的，所述凹槽结终端结构包括下述至少一项：

直线型结终端结构、曲线型结终端结构以及阶梯状结终端结构。

可选的，所述功率半导体器件还包括介质层，所述介质层覆盖于势垒层之上。

可选的，所述功率半导体器件还包括源极金属场板，所述源极金属场板用于连接所述源极与所述凹槽结终端结构，并且所述源极金属场板的连接面全部或者部分覆盖所述凹槽终端结构。

可选的，所述源极金属场板下方形成有空气桥或介质桥。

第二方面，本发明实施例还提供了一种功率半导体器件的制造方法，包括：

提供一衬底，并在所述衬底上制备沟道层；

在所述沟道层上制备势垒层，所述沟道层与所述势垒层界面处形成有二维电子气；

在所述势垒层上制备源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；

在所述栅极与所述漏极之间的势垒层内制备至少一个凹槽结终端结构，所述凹槽结终端结构从所述栅极靠近所述漏极一侧的边缘处向所述漏极方向延伸，所述凹槽结终端结构的深度从所述栅极到所述漏极的方向逐渐减小。

可选的，在所述沟道层和所述势垒层的界面处的上方制备至少一个凹槽结终端结构，包括：

在所述势垒层上制备光刻胶层；

使用掩膜版对所述光刻胶层进行光刻，显影后形成厚度变化趋势与所述凹槽结终端结构厚度变化趋势相同的光刻胶层；

刻蚀所述光刻胶层和势垒层，在所述势垒层内形成凹槽深度从栅极到漏极方向逐渐减小的凹槽结终端结构。

可选的，所述在所述栅极与所述漏极之间的势垒层内制备至少一个凹槽结终端结构，包括：

在所述势垒层上制备掩膜层；

在所述掩膜层上制备光刻胶层；

使用掩膜版对所述光刻胶层进行光刻并显影，显影后形成厚度变化趋势与所述凹槽结终端结构厚度变化趋势相同的光刻胶层；

刻蚀所述光刻胶层与掩膜层，形成厚度变化趋势与所述凹槽结终端结构厚度变化趋势相同的掩膜层；

刻蚀所述掩膜层与势垒层，在所述势垒层内制备凹槽深度从栅极到漏极方向逐渐减小的凹槽结终端结构。

可选的，所述掩膜版为具有遮光点阵的掩膜版，通过调整所述掩膜版中遮 光点阵的疏密程度控制所述光刻胶层的曝光程度。

本发明实施例提供的功率半导体器件及其制造方法，通过在衬底上制备沟道层，在沟道层上制备势垒层，沟道层与势垒层界面处形成有二维电子气，在势垒层上制备源极、栅极和漏极，栅极位于源极和漏极之间，在栅极与漏极之间的势垒层内制备至少一个凹槽结终端结构，凹槽结终端结构从栅极靠近漏极一侧的边缘处向漏极方向延伸，凹槽结终端结构的深度从栅极到漏极的方向逐渐减小。采用上述技术方案，在栅极与漏极之间的势垒层内制备至少一个凹槽结终端结构，可以改变功率半导体器件中势垒层中的电场分布，削弱栅极靠近漏端边缘处的电场尖峰强度，使电场沿栅极到漏极的分布趋于平缓，从而提升器件的击穿电压。

附图说明

为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。

图1为本发明实施例一提供的一种功率半导体器件的结构示意图；

图2为本发明实施例一提供的凹槽结终端结构的深度与势垒层厚度的比较示意图；

图3a为图1中A-A’位置处的能带示意图，图3b为图1中B-B’位置处的能带示意图；

图4为本发明实施例一提供的一种具有凹槽结终端结构的HEMT器件的制造方法的流程示意图；

图5为本发明实施例二提供的一种功率半导体器件的结构示意图；

图6为本发明实施例三提供的一种功率半导体器件的结构示意图；

图7为本发明实施例四提供的一种功率半导体器件的结构示意图；

图8为本发明实施例五提供的一种功率半导体器件的结构示意图；

图9为本发明实施例六提供的一种功率半导体器件的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。

此外，在不同的实施例中可能使用重复的标号或标示,这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例或结构之间具有任何关联性。

实施例一

图1为本发明实施例一提供的一种功率半导体器件的结构示意图，具体的，本发明实施例一提供一种具有凹槽结终端结构的HEMT器件。如图1所示，所述功率半导体器件包括：

衬底101；

位于衬底101上方的沟道层102；

位于沟道层102上方的势垒层103；

位于势垒层103上方的源极104、栅极105和漏极106，沟道层102与势垒层103的界面处形成有二维电子气107，栅极105位于源极104与漏极106之间；

栅极105与漏极106之间的势垒层103内形成有至少一个凹槽结终端结构108，凹槽结终端结构108从栅极105靠近漏极106一侧的边缘处向漏极106方向延伸，凹槽结终端结构108的深度从栅极105到漏极106的方向逐渐减小。

本发明实施例中的凹槽结终端结构可以为直线型凹槽结终端结构、阶梯状凹槽结终端结构以及曲线型凹槽结终端结构中的至少一种。本发明实施例一具体描述一种直线型凹槽结终端结构，本发明实施例还可以包括其他结构的凹槽结终端结构，具体在本发明的其他实施例里进行介绍。

示例性的，衬底101的材料可以为硅、碳化硅或者蓝宝石，还可以是其他材料。

沟道层102位于衬底101上方，沟道层102的材料可以为GaN或者其他半导体材料，例如InAlN，这里优选为GaN。

势垒层103位于沟道层102上方，势垒层103的材料可以为AlGaN或其他半导体材料，例如InAlN，这里优选为AlGaN。进一步的，沟道层102和势垒层103组成半导体异质结结构，在沟道层102和势垒层103的界面处形成高浓度二维电子气107，并且在沟道层102的异质结界面处产生导电沟道。

源极104、栅极105和漏极106位于势垒层103上方，源极104、漏极106位于势垒层103的两端，栅极105位于源极104和漏极106之间。进一步的，源极104、漏极106的材质可以为Ni、Ti、Al、Au等金属中的一种或多种的组合，源极104、漏极106与势垒层103欧姆接触；栅极105的材质可以为Ni、Pt、Pb、Au等金属中的一种或多种的组合，栅极105与势垒层103肖特基接触。进一步的，栅极105可以为T型结构，且嵌入势垒层103中，可以减小栅极的 泄漏电流，提升器件击穿电压。

栅极105与漏极106之间的势垒层103内形成有一个直线型凹槽结终端结构108，直线型凹槽结终端结构108从栅极105靠近漏极106一侧的边缘处向漏极106方向延伸，直线型凹槽结终端结构108具体指的是凹槽结终端结构从栅极105靠近漏极106一侧的边缘处沿直线方向向漏极106方向延伸，这里对直线的斜率不进行限定。直线型凹槽结终端结构108的深度从栅极105到漏极106的方向逐渐减小。可以理解的是，随着直线型凹槽结终端结构108深度的递减，二维电子气107的耗尽程度也是逐渐变化的，其耗尽程度与其上的直线型凹槽结终端结构108的深度呈正相关的关系，即栅极105沿漏极106方向其耗尽程度逐渐降低，并逐渐恢复至正常的二维电子气浓度。直线型凹槽结终端结构108可调节其下方势垒层103中的电场分布，削弱栅极105靠近漏端106边缘处的电场尖峰强度，使电场沿在栅极105到漏极106的分布趋于平缓，从而提升器件的击穿电压。

本发明实施例一提供的功率半导体器件，具体为一种具有凹槽结终端结构的HEMT器件，当有外加电压加载到功率半导体器件的漏极上时，该凹槽结终端结构可以对器件势垒层表面电场分布进行调节。由于凹槽结终端结构在靠近栅极边缘处深度最大，此处沟道层与势垒层界面处二维电子气的耗尽程度最大，故此处的电场峰值得到最大的抑制。同时由于凹槽结终端结构的深度在靠近漏极方向逐渐减小，使靠近漏极方向处的沟道层与势垒层界面处二维电子气耗尽程度逐渐减小，并最终恢复至没有耗尽时的二维电子气浓度。因此凹槽结终端结构边缘的电场线不会突然增加至很密集，不会在凹槽结终端结构边缘引入新的电场尖峰。栅极和漏极之间势垒层表面电场在更大范围内平滑过渡，源极和漏极之间势垒层半导体承受的电压相近，提高了器件的击穿电压。而在整个势 垒层沟道层界面处形成了凹槽结终端结构下耗尽程度渐变和其它部位保持高二维电子气浓度不变的结构，从而获得高迁移率、高击穿电压的HEMT器件。

进一步的，凹槽结终端结构108的深度小于或等于势垒层103的厚度。具体的，如图2所示，凹槽结终端结构108的深度沿竖直方向，凹槽结终端结构108的深度可以用H1表示，势垒层103的厚度可以用H2表示，凹槽结终端结构108的深度小于或等于势垒层103的厚度，即H1≤H2。

进一步的，图3a为图1中A-A’位置处的能带示意图，图3b为图1中B-B’位置处的能带示意图，其中，Ec表示导带，Ef表示费米能级，Ev表示价带。从图中可以看出，深度较大处的凹槽结终端结构对应的势垒层厚度较小，对其下势垒层与沟道层界面处的二维电子气的耗尽作用更强，如图3a A-A’处的能带示意图所示，而深度较小的凹槽结终端结构对应的的二维电子气的耗尽程度较小，如图3b B-B’处的能带示意图所示，相比较于图A-A’位置处的能带图，图3b B-B’中费米能级上移，费米能级更接近于沟道层半导体导带底部，因此此处的二维电子气浓度更大。从凹槽结终端结构中凹槽深度最小处到凹槽深度最大处，其下的二维电子气浓度逐渐减小，势垒层厚度最小处，即栅极靠近漏极处的二维电子气耗尽程度最大，故此处电场峰值有显著降低。同时，随着凹槽结终端结构中凹槽深度的逐渐增大，对二维电子气耗尽的作用减小，因此具有凹槽结终端结构的HEMT器件既可以保持低的沟道导通电阻，又可以满足调制电场强度，提升器件击穿电压。

本发明实施例一还提供一种功率半导体器件的制造方法，具体的，所述凹槽结终端结构可以为直线型凹槽结终端结构、阶梯状凹槽结终端结构以及曲线型凹槽结终端结构中的至少一种。本发明实施例一具体描述一种具有直线型凹槽结终端结构的HEMT器件的制造方法，本发明实施例还可以包括其他结构的 凹槽结终端结构的HEMT器件的制造方法，具体在本发明的其他实施例里进行介绍。

如图4所示，本发明实施例一提供的直线型凹槽结终端结构的HEMT器件的制造方法可以包括以下步骤：

S410：提供一衬底，并在所述衬底上制备沟道层。

示例性的，衬底101的材料可以为硅、碳化硅或者蓝宝石，还可以是其他材料。可选的，沟道层102的材料可以为GaN或者其他半导体材料，例如InAlN，这里优选为GaN。

S420：在所述沟道层上制备势垒层，所述沟道层与所述势垒层界面处形成有二维电子气。

示例性的，势垒层103的材料可以为AlGaN或其他半导体材料，例如InAlN，这里优选为AlGaN。进一步的，沟道层102和势垒层103组成半导体异质结结构，在沟道层102和势垒层103的界面处形成高浓度二维电子气107，并且在沟道层102的异质结界面处产生导电沟道。

S430：在所述势垒层上制备源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间。

示例性的，在势垒层103上制备源极104、栅极105和漏极106，源极104、漏极106位于势垒层103的两端，栅极105位于源极104和漏极106之间。进一步的，源极104、漏极106的材质可以为Ni、Ti、Al、Au等金属中的一种或多种的组合，源极104、漏极106与势垒层103欧姆接触；栅极105的材质可以为Ni、Pt、Pb、Au等金属中的一种或多种的组合，栅极105与势垒层103肖特基接触。进一步的，栅极105可以为T型结构，且嵌入势垒层103中，可以减小栅极的泄漏电流，提升器件击穿电压。

S440：在所述栅极与所述漏极之间的势垒层内制备至少一个凹槽结终端结构，所述凹槽结终端结构从所述栅极靠近所述漏极一侧的边缘处向所述漏极方向延伸，所述凹槽结终端结构的深度从所述栅极到所述漏极的方向逐渐减小。

示例性的，在栅极105和漏极106之间的势垒层103上制备至少一个凹槽结终端结构108，凹槽结终端结构108从栅极105靠近漏极106一侧的边缘处向漏极106方向延伸，凹槽结终端结构108的深度从栅极105到漏极106的方向逐渐减小。

可选的，所述在沟道层和势垒层的界面处的上方制备至少一个凹槽结终端结构，可以包括：

在所述势垒层上制备光刻胶层；

使用掩膜版对所述光刻胶层进行光刻，显影后形成厚度变化趋势与所述凹槽结终端结构厚度变化趋势相同的光刻胶层；

刻蚀所述光刻胶层与势垒层，在所述势垒层内形成凹槽深度从栅极到漏极方向逐渐减小的凹槽结终端结构。

示例性的，在势垒层上制备光刻胶层，所述光刻胶层覆盖在所述势垒层上方，使用掩膜版光刻并显影后形成厚度变化趋势与上述直线型凹槽结终端结构厚度变化趋势相同的光刻胶层。可选的，可以使用具有遮光点阵的掩膜版，通过调整所述掩膜版中遮光点阵的疏密程度呈直线型递减，控制所述光刻胶层的曝光程度，形成直线型凹槽结终端结构从栅极到远离栅极逐步减少曝光度的掩模设计，最终形成与上述直线型凹槽结终端结构厚度变化趋势相同的光刻胶层。刻蚀所述光刻胶层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的直线型凹槽结终端结构。

可选的，所述在所述栅极与所述漏极之间的势垒层内制备至少一个凹槽结 终端结构，还可以包括：

在所述势垒层上制备掩膜层；

在所述掩膜层上制备光刻胶层；

使用掩膜版对所述光刻胶层进行光刻并显影，显影后形成厚度变化趋势与所述凹槽结终端结构厚度变化趋势相同的光刻胶层；

刻蚀所述光刻胶层和掩模层，形成厚度变化趋势与所述凹槽结终端结构厚度变化趋势相同的掩膜层；

刻蚀所述掩膜层和势垒层，在所述势垒层内制备凹槽深度从栅极到漏极方向逐渐减小的凹槽结终端结构。

示例性的，在势垒层上制备掩模层，在所述掩模层上制备光刻胶层，所述掩模层覆盖在所述势垒层上方，所述光刻胶层覆盖在所述掩模层上方，使用掩膜版光刻并显影后形成厚度变化趋势与上述直线型凹槽结终端结构厚度变化趋势相同的光刻胶层。可选的，可以使用具有遮光点阵的掩膜版，通过调整所述掩膜版中遮光点阵的疏密程度呈直线型递减，控制所述光刻胶层的曝光程度，形成直线型凹槽结终端结构从栅极到远离栅极逐步减少曝光度的掩模设计，最终形成与上述直线型凹槽结终端结构厚度变化趋势相同的光刻胶层。刻蚀所述光刻胶层与掩膜层，形成厚度变化趋势与上述直线型凹槽结终端结构厚度变化趋势相同的掩膜层。刻蚀所述掩模层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的直线型凹槽结终端结构。

本发明实施例提供的功率半导体器件的制造方法，通过在衬底上制备沟道层，在沟道层上制备势垒层，沟道层与势垒层界面处形成有二维电子气，在势垒层上制备源极、栅极和漏极，栅极位于源极和漏极之间，在栅极与漏极之间的势垒层内制备至少一个凹槽结终端结构，凹槽结终端结构从栅极靠近漏极一 侧的边缘处向漏极方向延伸，凹槽结终端结构的深度从所述栅极到所述漏极的方向逐渐减小。采用上述技术方案，凹槽结终端结构边缘的电场线不会突然增加至很密集，不会在凹槽结终端结构边缘引入新的电场尖峰，从而获得高迁移率、高击穿电压的HEMT器件。

实施例二

图5为本发明实施例二提供的一种功率半导体器件的结构示意图，具体的，本发明实施例二提供一种具有阶梯状凹槽结终端结构的HEMT器件。本实施例以上述实施例一为基础，在实施例一的基础上进行改进，具体为对凹槽结终端结构的形状进行改进。如图5所述，所述功率半导体器件包括：

衬底101；

位于衬底101上方的沟道层102；

位于沟道层102上方的势垒层103；

位于势垒层103上方的源极104、栅极105和漏极106，沟道层102与势垒层103的界面处形成有二维电子气107，栅极105位于源极104与漏极106之间；

栅极105与漏极106之间的势垒层103内形成有一个阶梯状凹槽结终端结构508，阶梯状凹槽结终端结构508从栅极105靠近漏极106一侧的边缘处向漏极106方向延伸，阶梯状凹槽结终端结构508具体值得是凹槽结终端结构从栅极105靠近漏极106一侧的边缘处呈阶梯上升状向漏极106方向延伸，这里对阶梯的具体个数不进行限定。阶梯状凹槽结终端结构508的深度从栅极105到漏极106的方向逐渐减小。

本发明实施例二提供的功率半导体器件，具体为一种具有阶梯状凹槽结终 端结构的HEMT器件，与本发明实施例一提供的具有直线型凹槽结终端结构的HEMT器件所起的作用相比，其对势垒层和沟道层界面处二维电子气的耗尽也是渐变的，当有外加电压加载到功率半导体器件的漏极上时，该凹槽结终端结构可以对器件势垒层表面电场分布进行调节，从而获得高迁移率、高击穿电压的HEMT器件。

本发明实施例二还提供一种功率半导体器件的制造方法，具体为一种具有阶梯状凹槽结终端结构的HEMT器件的制造方法，与实施例一提供的直线型凹槽结终端结构的HEMT器件的制造方法的区别在于，可以使用掩膜版光刻并显影后形成厚度变化趋势与上述阶梯状凹槽结终端结构厚度变化趋势相同的光刻胶层。可选的，可以使用具有遮光点阵的掩膜版，通过调整所述掩膜版中遮光点阵的疏密程度成阶梯状递减，控制所述光刻胶层的曝光程度，形成阶梯状凹槽结终端结构从栅极到远离栅极逐步减少曝光度的掩模设计，最终形成与上述阶梯状凹槽结终端结构厚度变化趋势相同的光刻胶层，刻蚀所述光刻胶层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的阶梯状凹槽结终端结构。还可以是刻蚀所述光刻胶层与掩膜层，形成厚度变化趋势与上述阶梯状凹槽结终端结构厚度变化趋势相同的掩膜层。刻蚀所述掩模层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的阶梯状凹槽结终端结构。

实施例三

图6为本发明实施例三提供的一种功率半导体器件的结构示意图，本发明实施例三提供一种具有曲线型凹槽结终端结构的HEMT器件，具体的，本发明实施例三提供一种具有下凹曲线型的凹槽结终端结构的HEMT器件。本实施例以上述实施例一和实施例二为基础，在上述实施例的基础上进行改进，具体为 对凹槽结终端结构的形状进行改进。如图6所述，所述功率半导体器件包括：

衬底101；

位于衬底101上方的沟道层102；

位于沟道层102上方的势垒层103；

位于势垒层103上方的源极104、栅极105和漏极106，沟道层102与势垒层103的界面处形成有二维电子气107，栅极105位于源极104与漏极106之间；

栅极105与漏极106之间的势垒层103内形成有一个下凹曲线型凹槽结终端结构608，下凹曲线型凹槽结终端结构608从栅极105靠近漏极106一侧的边缘处向漏极106方向延伸，下凹曲线型凹槽结终端结构608具体指的是凹槽结终端结构从栅极105靠近漏极106一侧的边缘处沿下凹曲线方向向漏极106方向延伸，这里对下凹曲线的曲率不进行限定。下凹曲线型凹槽结终端结构608的深度从栅极105到漏极106的方向逐渐减小。

本发明实施例三提供的功率半导体器件，具体为一种具有下凹曲线型凹槽结终端结构的HEMT器件，与本发明实施例一和发明实施例二提供的具有凹槽结终端结构的HEMT器件所起的作用相比，其对势垒层和沟道层界面处二维电子气的耗尽也是渐变的，当有外加电压加载到功率半导体器件的漏极上时，该凹槽结终端结构可以对器件势垒层表面电场分布进行调节，从而获得高迁移率、高击穿电压的HEMT器件。另外，曲线型结终端可以通过调整曲线的曲率来调整电场分布，相比直线型凹槽结终端结构，曲线型凹槽结终端结构可以通过倾斜角度来优化电场分布，增加了优化电场分布的方法，可以更好的改善器件特性。

本发明实施例三还提供一种功率半导体器件的制造方法，具体为一种具有 下凹曲线型凹槽结终端结构的HEMT器件的制造方法，与上述实施例提供的凹槽结终端结构的HEMT器件的制造方法的区别在于，可以使用掩膜版光刻并显影后形成厚度变化趋势与上述下凹曲线型凹槽结终端结构厚度变化趋势相同的光刻胶层。可选的，可以使用具有遮光点阵的掩膜版，通过调整所述掩膜版中遮光点阵的疏密程度成下凹曲线型递减，控制所述光刻胶层的曝光程度，形成下凹曲线型凹槽结终端结构从栅极到远离栅极逐步减少曝光度的掩模设计，最终形成与上述下凹曲线型凹槽结终端结构厚度变化趋势相同的光刻胶层，刻蚀所述光刻胶层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的下凹曲线型凹槽结终端结构。还可以是刻蚀所述光刻胶层与掩膜层，形成厚度变化趋势与上述下凹曲线型凹槽结终端结构厚度变化趋势相同的掩膜层。刻蚀所述掩模层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的下凹曲线型凹槽结终端结构。

实施例四

图7为本发明实施例四提供的一种功率半导体器件的结构示意图，本发明实施例四提供一种具有曲线型凹槽结终端结构的HEMT器件，具体的，本发明实施例四提供一种具有上凸曲线型的凹槽结终端结构的HEMT器件。本实施例以上述实施例为基础，在上述实施例的基础上进行改进，具体为对凹槽结终端结构的形状进行改进。如图7所述，所述功率半导体器件包括：

衬底101；

位于衬底101上方

的沟道层102；

位于沟道层102上方的势垒层103；

位于势垒层103上方的源极104、栅极105和漏极106，沟道层102与势垒层103的界面处形成有二维电子气107，栅极105位于源极104与漏极106之间；

栅极105与漏极106之间的势垒层103内形成有一个上凸曲线型凹槽结终端结构708，上凸曲线型凹槽结终端结构708从栅极105靠近漏极106一侧的边缘处向漏极106方向延伸，上凸曲线型凹槽结终端结构708具体指的是凹槽结终端结构从栅极105靠近漏极106一侧的边缘处沿上凸曲线方向向漏极106方向延伸，这里对上凸曲线的曲率不进行限定。上凸曲线型凹槽结终端结构708的深度从栅极105到漏极106的方向逐渐减小。

本发明实施例四提供的功率半导体器件，具体为一种具有上凸曲线型凹槽结终端结构的HEMT器件，与本发明其他实施例提供的具有凹槽结终端结构的HEMT器件所起的作用相同，其对势垒层和沟道层界面处二维电子气的耗尽也是渐变的，当有外加电压加载到功率半导体器件的漏极上时，该凹槽结终端结构可以对器件势垒层表面电场分布进行调节，从而获得高迁移率、高击穿电压的HEMT器件。另外，曲线型结终端可以通过调整曲线的曲率来调整电场分布，相比直线型凹槽结终端结构，曲线型凹槽结终端结构可以通过倾斜角度来优化电场分布，增加了优化电场分布的方法，可以更好的改善器件特性。

本发明实施例四还提供一种功率半导体器件的制造方法，具体为一种具有上凸曲线型凹槽结终端结构的HEMT器件的制造方法，与上述实施例提供的凹槽结终端结构的HEMT器件的制造方法的区别在于，可以使用掩膜版光刻并显影后形成厚度变化趋势与上述上凸曲线型凹槽结终端结构厚度变化趋势相同的光刻胶层。可选的，可以使用具有遮光点阵的掩膜版，通过调整所述掩膜版中遮光点阵的疏密程度成上凸曲线型递减，控制所述光刻胶层的曝光程度，形成 上凸曲线型凹槽结终端结构从栅极到远离栅极逐步减少曝光度的掩模设计，最终形成与上述上凸曲线型凹槽结终端结构厚度变化趋势相同的光刻胶层，刻蚀所述光刻胶层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的上凸曲线型凹槽结终端结构。还可以是刻蚀所述光刻胶层与掩膜层，形成厚度变化趋势与上述上凸曲线型凹槽结终端结构厚度变化趋势相同的掩膜层。刻蚀所述掩模层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的上凸曲线型凹槽结终端结构。

实施例五

图8为本发明实施例五提供的一种功率半导体器件的结构示意图，具体的，本发明实施例五提供一种具有多个凹槽结终端结构的HEMT器件。本实施例以上述实施例为基础，在上述实施例的基础上进行改进，具体为对凹槽结终端结构的形状进行改进。如图8所述，所述功率半导体器件包括：

衬底101；

位于衬底101上方的沟道层102；

位于沟道层102上方的势垒层103；

位于势垒层103上方的源极104、栅极105和漏极106，沟道层102与势垒层103的界面处形成有二维电子气107，栅极105位于源极104与漏极106之间；

栅极105与漏极106之间的势垒层103内形成有多个凹槽结终端结构，可以为第一凹槽结终端结构808以及第二凹槽结终端结构809，第一凹槽结终端结构808以及第二凹槽结终端结构809均从栅极105靠近漏极106一侧的边缘处向漏极106方向延伸，第一凹槽结终端结构808以及第二凹槽结终端结构809 的深度均从栅极105到漏极106的方向逐渐减小。

进一步的，第一凹槽结终端结构808可以为直线型结终端结构、曲线型结终端结构以及阶梯状结终端结构中的一种，第二凹槽结终端结构809可以为直线型结终端结构、曲线型结终端结构以及阶梯状结终端结构中的一种。

本发明实施例五提供的功率半导体器件，具体为一种具有多个凹槽结终端结构的HEMT器件，与本发明其他实施例提供的具有凹槽结终端结构的HEMT器件所起的作用相比，其对势垒层和沟道层界面处二维电子气的耗尽也是渐变的，当有外加电压加载到功率半导体器件的漏极上时，该凹槽结终端结构可以对器件势垒层表面电场分布进行调节，从而获得高迁移率、高击穿电压的HEMT器件。另外，多个凹槽结终端结构的HEMT器件，可以更灵活地调节势垒层中的电场，提升器件的击穿电压。

本发明实施例五还提供一种功率半导体器件的制造方法，具体为一种具有多个凹槽结终端结构的HEMT器件的制造方法，与上述实施例提供的凹槽结终端结构的HEMT器件的制造方法的区别在于，可以使用掩膜版光刻并显影后形成厚度变化趋势与上述多个凹槽结终端结构厚度变化趋势相同的光刻胶层。可选的，可以使用具有遮光点阵的掩膜版，通过调整所述掩膜版中遮光点阵的疏密程度控制所述光刻胶层的曝光程度，形成多个凹槽结终端结构从栅极到远离栅极逐步减少曝光度的掩模设计，最终形成与上述多个凹槽结终端结构厚度变化趋势相同的光刻胶层，刻蚀所述光刻胶层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的多个凹槽结终端结构。还可以是刻蚀所述光刻胶层与掩膜层，形成厚度变化趋势与上述多个凹槽结终端结构厚度变化趋势相同的掩膜层。刻蚀所述掩模层与势垒层，形成凹槽深度从栅极到漏极方向逐渐减小的多个凹槽结终端结构。

实施例六

图9为本发明实施例六提供的一种功率半导体器件的结构示意图，具体的，本发明实施例六提供具有源极金属场板的凹槽结终端结构的HEMT器件。本实施例以上述实施例为基础，在上述实施例的基础上进行改进，具体为提供一种具有源极金属场板的凹槽结终端结构的HEMT器件。如图9所述，所述功率半导体器件包括：

衬底101；

位于衬底101上方的沟道层102；

位于沟道层102上方的势垒层103；

位于势垒层103上方的源极104、栅极105和漏极106，沟道层102与势垒层103的界面处形成有二维电子气107，栅极105位于源极104与漏极106之间；

栅极105与漏极106之间的势垒层103内形成有至少一个凹槽结终端结构108，凹槽结终端结构108从栅极105靠近漏极106一侧的边缘处向漏极106方向延伸，凹槽结终端结构108的深度从栅极105到漏极106的方向逐渐减小；

覆盖于势垒层103之上的介质层909，具体为覆盖于源极104与栅极105之间以及覆盖于栅极105与漏极106之间的势垒层103上的介质层909；

连接源极104与凹槽结终端结构108的源极金属场板910，并且源极金属场板910的连接面全部或者部分覆盖凹槽终端结构108。

示例性的，介质层909的材质可以为SIN、SIO₂、Al₂O3中的一种或多种，栅极105与漏极106之间的介质层909可以从栅极105靠近漏极106一侧延伸至漏极106，并且源极金属场板910通过介质层909连接凹槽结终端结构108。

进一步的，源极金属场板910下方形成有空气桥911或介质桥912，源极104与凹槽结终端结构108通过具有空气桥911或介质桥912的源极金属场板910相连。可选的，介质桥912的材质可以与介质层909的材质相同，可以为SIN、SIO₂或者Al₂O₃中的一种或多种的组合。

进一步的，源极金属场板910的材质可以与源极104的材质相同，可以为Ni、Ti、Al、Au等金属中的一种或多种的组合。源极金属场板910可以与源极104形成欧姆接触。

本发明实施例六提供的功率半导体器件，具体为一种具有源极金属场板的凹槽结终端结构的HEMT器件，与本发明其他实施例提供的具有凹槽结终端结构的HEMT器件所起的作用相比，其对势垒层和沟道层界面处二维电子气的耗尽也是渐变的，当有外加电压加载到功率半导体器件的漏极上时，该凹槽结终端结构可以对器件势垒层表面电场分布进行调节，从而获得高迁移率、高击穿电压的HEMT器件。另外，本发明实施例六提供的功率半导体器件在凹槽结终端结构和源极金属场板的共同作用下，可以进一步地抑制栅极靠近漏极端的电场尖峰，从而提高器件的击穿电压。

需要说明的是，上述实施例虽然通过一些示例性的实施例对本发明的具有凹槽结终端结构的功率半导体器件及其制造方法进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化。如凹槽结终端结构并不限于上述实施例中的直线型、阶梯状和曲线型三种情况，其他形状或结构的凹槽结终端结构同样属于本发明所保护的范围；相应的，凹槽结终端结构的制造方法并不限于上述实施例中的调整掩膜版中遮光点阵的疏密程度进行光刻、多次刻蚀的方法，其他能够制备本发明中结终端结构的方法均属于本发明所保护的范围。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。