半导体结构及其制造方法与流程

本发明的实施例总体涉及半导体结构，更具体地，涉及在晶圆与玻璃之间直接接合的半导体结构及其制造方法。

背景技术：

由于集成电路的发明，由于各种电子部件和半导体封装的集成度不断提高，半导体工业经历了连续快速增长。在大多数情况下，集成度的这种改进来自最小特征尺寸的不断减小，这允许更多的部件集成到半导体芯片或封装件中。

用于允许更多的部件集成到半导体结构中的一个方法是采用三维集成电路(3dic)堆叠技术，其中硅晶圆和/或管芯彼此堆叠。用于堆叠半导体晶圆和衬底(例如，玻璃或蓝宝石)的常用技术采用粘合材料的使用。然而，这种技术的缺点在于该附加粘合材料增加了半导体堆叠件的总体厚度并且还劣化了半导体堆叠件内的信号传输的质量。因此，需要的是没有用于接合晶圆或管芯的不同层的粘合材料的半导体堆叠件。

技术实现要素：

根据本发明的一个方面，提供了一种用于形成半导体结构的方法，包括：提供第一半导体工件；在所述第一半导体工件的第一表面上沉积第一膜；在衬底上沉积第二膜；以及将所述第一膜接合至所述第二膜。

根据本发明的另一方面，提供了一种用于形成半导体结构的方法，包括：提供第一半导体衬底；在所述第一半导体衬底的第一表面上沉积氧化物层；在预定接合温度下并且在预定接合压力下将蓝宝石衬底接合至所述氧化物层；切割所述第一半导体衬底以形成多个第一半导体芯片。

根据本发明的又一方面，提供了一种半导体结构，包括：第一半导体芯片；氧化物层，位于所述第一半导体芯片的第一表面上；以及衬底，接合至所述氧化物层。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比率绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。

图1是示出了常见的蓝宝石上芯片半导体结构的示意图。

图2是根据本发明的一个实施例示出半导体结构的示意图。

图3是根据本发明的一个实施例示出半导体结构的示意图。

图4a至图4q示意性地示出了根据本发明的一个实施例的制造半导体结构的方法。

图5a至图5o示意性地示出了根据本发明的一个实施例的制造半导体结构的方法。

图6a至图6q示意性地示出了根据本发明的一个实施例的形成半导体结构的方法。

图7a至图7p示意性地示出了根据本发明的一个实施例的形成半导体结构的方法。

具体实施方式

下面，详细地论述本发明的实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明概念。应该理解，本发明提供了许多用于实现各种实施例的不同特征的不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然，这些仅仅是实例而不旨在限制。

以下使用具体的语言公开附图中所示出的实施例或示例。然而应该理解，这些实施例和示例不是用于限定。公开的实施例中的任何变化和改变，以及本发明公开的原理的任何进一步应用都是预期的，因为本领域的普通技术人员通常会发生这种情况。

此外，据了解可能仅简要地描述器件的各个加工步骤和/或部件。此外，可以增加额外的加工步骤或部件，并且当仍然实施本权利要求时可以移去和/或改变一定的以下加工步骤或部件。因此，应该了解以下描述仅代表实例，并不用于表明需要一个或多个步骤或部件。

而且，本发明在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在...下方”，“在...下面”，“下部”，“在...上面”，“上部”等空间关系术语以便描述如图所示的一个元件或部件与另一元件或部件的关系。空间关系术语旨在包括除了在图中所描述的方向之外的使用或操作中的器件的不同方向。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。

参照附图，图1是示出了常见蓝宝石上芯片的半导体结构100的示意图，其中半导体管芯101和衬底102(例如，玻璃或蓝宝石)通过粘合材料103被接合在一起。该粘合材料103包括：环氧树脂、bcb(苯并环丁烯)、任意的光刻胶、任意的聚酰亚胺、任意的低温粘合剂或任意的热固性材料。粘合材料103可通过旋涂(即，在施加粘合材料103时旋转衬底102)或通过毛细流动施加在半导体管芯101和/或衬底102上。粘合材料103的厚度取决于粘度、旋转速度和所施加的工具压力。半导体结构100的一个缺点是需要接合半导体管芯101和衬底102的附加粘合材料103，这会增加半导体管芯101的总体厚度，并且会劣化该半导体结构100内的信号传输的质量。

图2是示出了根据本发明的一个实施例半导体结构200的示意图。该半导体结构200包括半导体工件201、衬底202以及接合材料203，例如，氧化物。该半导体工件201包括衬底层201a和有有源层201b。在一个实施例中，半导体工件201具有矩形形状、圆形形状或其他多边形形状。在一个实施例中，衬底202具有矩形形状、圆形形状或其他多边形形状。

半导体工件201的衬底层201a可包括多层衬底、梯度衬底、混合取向衬底或它们的任意组合等。用于衬底201a的材料包括块状硅、半导体晶圆、绝缘体上硅(soi)衬底或硅锗衬底。也可以使用包含iii族、iv族、和ⅴ族元素的其他半导体材料。

半导体工件201的有源层201b可由与衬底层201a相同的材料形成(或以相同的工艺操作形成)。可选地，有源层201b可包括钝化材料(例如，氧化物或电介质)。有源层201b可包括多个隔离部件(未示出)，诸如，浅沟槽隔离(sti)部件或硅的局部氧化(locos)部件。隔离部件可限定和隔离各个微电子元件201c。微电子元件201c可包括晶体管(例如，mosfet)、互补金属氧化物半导体(cmos)晶体管、双极结型晶体管(bjt)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(pfet/nfet)等)、二极管、电阻器、电容器、电感器或其他合适的元件。这些微电子元件201c的制造操作包括沉积、蚀刻、注入、光刻、退火或其他合适的操作。这些微电子元件201c互相连接以形成逻辑器件、存储器件(例如，静态随机存取存储器或sram)、射频(rf)器件、输入/输出(i/o)器件、片上系统(soc)器件、嵌入式快闪器件、微机电(mems)器件、模拟器件、cmos器件或它们的组合等。在一个实施例中，微电子元件201c包括用于从其他金属互连件(未示出)接收电信号以及向其他金属互连件提供电信号的金属焊盘。在一个实施例中，半导体工件201可包括多个半导体管芯。在一个实施例中，半导体工件201包括光学传感器、指纹传感器或led。

半导体工件201的衬底层201a可包括导电通孔201d。导电通孔201d用于将半导体工件201的有源层201b电连接至外部电接触件(未示出)。该导电通孔可由钨、钨基合金、铜或铜基合金、铝、金、银、钼(mo)、氮化钛(tin)等，通过lpcvd、pecvd、mocvd、ald或其他先进的沉积技术(例如，铜填充工艺包括金属晶种层沉积和铜电化学镀)形成。

在一些实施例中，阻挡层(氧化物衬垫，未示出)在导电通孔201d形成之前被选择性沉积并且被布置成包括导电通孔201d。阻挡层用作防止金属扩散的扩散阻挡以及金属与电介质之间的粘合层。难熔金属、难熔金属氮化物、难熔金属硅氮化物以及它们的组合通常用于阻挡层。在一个实施例中，导电通孔201d是硅通孔(“tsv”)。

半导体结构200还可包括形成为覆盖并且电连接导电通孔201d的金属焊盘204。利用金属焊盘204以将外部电接触件电耦合至微电子元件201c的i/o的其中一个。金属焊盘204可包括铝、铜或它们的合金。

半导体结构200还可包括钝化层205，钝化层205形成在半导体工件201上方并且在金属焊盘204的顶部上以用于结构支撑和物理隔离。钝化层205能够防止半导体工件201受到机械破坏(颗粒/刮擦/污染)和其他化学腐蚀。钝化层205可由氮化硅(sin)、二氧化硅(sio2)、氮氧化硅(sion)、聚酰亚胺(pi)、苯并环丁烯(bcb)、聚苯并恶唑(pbo)或其他绝缘材料制成。

在一个实施例中，衬底202对预定波长内(例如，从大约300纳米到大约700纳米)的光具有穿透性。衬底202可包括玻璃、陶瓷和蓝宝石(al2o3)。如在图2中所示，衬底202接合至半导体工件201。在一个实施例中，通过熔融接合实施衬底202与半导体工件201之间的接合。如下文描述熔融接合的接合操作。首先，为了避免出现未接合区域，半导体工件201和衬底202的待接合的表面被处理得足够干净和平滑。在一个实施例中，将半导体器件201和衬底202的要接合的表面处理(例如，通过抛光)的非常平滑，使得表面粗糙度小于10埃或甚至小于5埃。然后，将半导体工件201与衬底202对齐，并且物理接触地放置在室温下并施加微小压力，以开始接合操作。最终，使用在升高温度下的退火以加强半导体工件201和衬底202的要接合表面之间的化学键(其最初时非常微弱)以及将化学键转化成共价键。在一个实施例中，退火温度低于大约400摄氏度。

在一个实施例中，通过混合接合实施衬底202与半导体工件201之间的接合。在混合接合中，以与熔融接合相似的方式接合介电材料，而使用退火操作来接合金属材料。具体地，在混合接合中，通过直接金属-金属接合将两个晶圆的金属部分/焊盘彼此接合，然而，两个晶圆的非金属部分，例如氧化物或硅化物彼此接合。

在一个实施例中，接合材料203布置在衬底202与半导体工件201之间以便协助其间的接合。接合材料203可由sio2、sion或sic制成。在一个实施例中，接合材料203填充形成在半导体工件201的有源层201b的表面上的开口207，并且覆盖/接触设置在开口207内并且电连接至微电子元件201c的金属化层206。在一个实施例中，金属化层206可为凸块下金属化层(ubm)、导电焊盘或后钝化互连件(ppi)。

图3是示出了根据本发明的一个实施例半导体结构300的示意图。半导体结构300包括衬底301，第一半导体工件302和第二半导体工件303。

该衬底301包括衬底层301a和有源层301b。该第一半导体工件302包括衬底层302a和有源层302b。该第二半导体工件303包括衬底层303a和有源层303b。有源层301b、302b和303b分别包括微电子元件301c、302c和303c。半导体结构300包括用于电连接微电子元件301c、302c和303c的tsv304a、以及电连接元件301c、302c和303c并且被介电材料307包围的tdv(介电质通孔)304b。在第一半导体工件302和第二半导体工件303上方形成钝化层306。在钝化层306上方形成导电凸块305。

在一个实施例中，第一半导体工件302可包括多个半导体管芯，并且在第一半导体工件302的相邻半导体管芯之间的间隙填充有介电材料307。在一个实施例中，第一半导体工件302包括光学传感器、指纹传感器或led。在一个实施例中，第二半导体工件303为具有已知功能电路单元的已知合格晶圆(“kgw”)，其中微电子元件303以格栅方式定位。在一个实施例中，衬底301可包括玻璃、陶瓷和蓝宝石(al2o3)。可设置额外的半导体工件并且堆叠在半导体结构300的两侧上。

可通过熔融或混合接合将衬底301接合至第一半导体工件302。可通过熔融或混合接合将第一半导体工件302接合至第二半导体工件303。在一个实施例中，通过混合接合将衬底301接合至第一半导体工件302，并且通过混合接合将第一半导体工件302接合至第二半导体工件303。

如在图3中所示，第一半导体工件302的有源层302b和第二半导体工件303的有源层303b布置成“后至前(back-to-front)”接合布置(即，半导体工件的有源层被衬底层分割开而非接合在一起)。此实施例仅仅出于示出目的并且因此不具有限制性。可在本公开的接合界面中使用“正面对正面”、“背面对背面”或“背面对正面”组合的任何布置。

图4a至图4q示意性地示出了根据本发明的第一实施例的用于制造半导体结构的操作。

在图4a中，提供第一半导体工件401。该第一半导体工件401可包括衬底层401a和有源层401b。第一有源层401b可由与衬底层401a相同的材料形成。可选地，第一有源层401b可包括钝化材料(例如，氧化物或电介质)。第一有源层401b可包括多个微电子元件401c。衬底层401a可包括连接至微电子元件401c的导电通孔401d。

在图4b中，在半导体工件401的第一有源层401b上形成氧化物层404。在一个实施例中，氧化物层404在大约20摄氏度至大约400摄氏度下沉积在第一半导体工件401上。该氧化物层404可由sio2、sion或sic制成并且可为大约0.1微米到大约2微米厚。将氧化物层404处理成非常平滑，其中表面粗糙度低于10埃或甚至低于5埃。然后可对氧化物层404进行处理以使其适合随后的接合。在一个实施例中，在第一半导体工件401上形成氧化物层404还包括填充第一有源层401b的表面上的开口401e以及覆盖定位在该开口内并且电连接至微电子元件401c的金属化层401d(见图4a和图4b)。

在图4c中，使用胶材料405将第一载体衬底(载体)403a接合至氧化物层404。载体衬底403a用于为半导体工件401提供机械支撑，以便有助于进一步处理。

在图4d，将半导体工件401的背侧减薄以减小整体厚度并且露出导电通孔401d。具体地，通过减薄半导体工件401的衬底层401a实施减薄。可通过机械研磨、化学机械抛光(cmp)、湿蚀刻、大气下游等离子体(atmosphericdownstreamplasma，adp)干化学蚀刻(dce)或以上提及的操作的组合或任意其他合适的减薄方法来完成所述减薄。在一个实施例中，将半导体工件401减薄成小于大约50微米厚。在一个实施例中，将半导体工件401减薄成小于大约10微米厚。

在图4e中，形成金属焊盘406以覆盖和电连接至导电通孔401d。利用金属焊盘406以将外部电接触件电耦合至微电子元件401c的i/o的其中一个。金属焊盘406可包括铝、铜或它们的合金。在形成金属焊盘406之后，钝化层407形成在半导体工件401上方并且形成在金属焊盘406的顶部上以用于结构支撑和物理隔离。钝化层407能够防止半导体工件401受到机械破坏(颗粒/刮擦/污染)和其他化学腐蚀。然后，将钝化层407图案化以包括开口，从而暴露金属焊盘406。在一些实施例中，金属焊盘406可为半导体工件401的背侧上方的再分布层(rdl)。

在图4f中，光刻胶层408形成在钝化层407上，然后通过曝光、烘烤、显影和/或其他光刻工艺来图案化，并且暴露下面的钝化层407的部分(图4g)。

在图4h中，然后，将图案化的光刻胶层408用作掩蔽元件，通过湿蚀刻或干蚀刻工艺切割/蚀刻露出的钝化层407和下面的半导体工件401。

在图4i中，去除光刻胶层408。可通过将光刻胶层408暴露至溶剂蒸汽来实现光刻胶层408的去除。在一个实施例中，蒸汽溶剂包括异丙醇。在光刻胶材料去除之后，优选地，半导体工件401经受清洁、冲洗以及干燥方法。

在图4j中，将半导体工件401安装至安装框架(胶带)409以有助于随后的传输。

在图4k中，将载体衬底403a和胶材料405都从半导体工件401处去除。

在图4l中，重新构建半导体工件401并且去除安装框架409(即，在将多个切割的半导体工件从框架(胶带)去除之后，获得了一个切割的半导体工件401，此处指芯片或管芯。)

在图4m中，设置在载体衬底403b上的衬底402(其间布置有粘合材料410)接合至半导体工件401上的氧化物层404。衬底402可对预定波长内(例如，从大约300纳米到大约700纳米)的光具有穿透性。衬底402可包括玻璃、陶瓷和蓝宝石(al2o3)。在一个实施例中，可通过熔融或混合接合实施衬底402与半导体工件401之间的接合。

如上所述，在接合工艺之前，可对氧化物层404进行表面处理以使其适于随后的接合。

合适的表面处理包括涉及氢氧化铵、硝酸、硫酸、过氧化氢或过碘酸(h5io6)的湿化学处理，其通过羟基终止(terminate)表面，从而通过最初形成的氢键的以及随后形成的更强的硅氧烷键来促进配合表面之间的接合。

更具体地，对氧化物层404进行表面处理以通过-oh基终止，然后，当表面开始接触时，来自一个oh终止表面的氢与来自其他oh终止表面的氧接合。

更具体地，在结合之前，氧化物层404的表面与衬底402的表面可暴露于nh4oh溶液。可通过将半导体工件401和衬底402浸入hn4oh溶液中、浸涂、喷涂或通过刷涂实施此处理。涉及nh4oh的湿化学处理导致透过接合界面的强接合。

可选地，合适的表面处理包括氧气、氨水或水离子的施加。将接合表面浸入等离子体中可帮助清洁有机污染物的表面，同时有助于通过-oh基终止表面，从而导致强而直接的接合。

可在衬底402上形成可选氧化层(未示出)，因此通过接合两个氧化层来实施衬底402与半导体工件401之间的接合。

在一个实施例中，可在从大约20摄氏度至大约300摄氏度的温度范围下实施衬底402与半导体工件401之间的接合。在一个实施例中，可在从大约1kg/cm2到大约5kg/cm2的压力范围下实施衬底402与半导体工件401之间的接合。

在图4n中，将半导体工件401(接合至衬底402)安装在安装框架411上，以有助于随后的传输。

在图4o中，将载体衬底403a从衬底402去除。在图4p中，将粘合材料410从衬底402去除。在图4q中，安装框架411被去除并且示出了根据本发明的第一方法实施例制造的半导体结构。

图5a至图5o示意性地示出了根据本发明的第二实施例的用于制造半导体结构的操作。

在图5a中，提供第一半导体工件501。该第一半导体工件501可包括衬底层501a和有源层501b。第一有源层501b可包括多个微电子元件501c。衬底层501a可包括连接至微电子元件501c的导电通孔501d。

在图5b中，在半导体工件501的第一有源层501b上形成氧化物层504。在一个实施例中，氧化物层504在大约20摄氏度至大约500摄氏度下沉积在第一半导体工件501上。该氧化物层504可由sio2、sion或sic制成并且可为大约0.1微米到大约2微米厚。将氧化物层504处理成非常平滑，其中表面粗糙度低于10埃或甚至低于5埃。然后可对氧化物层504进行表面处理以使其适合随后的接合。

在图5c中，衬底502被接合至半导体工件501上的氧化物层504。衬底502可对预定波长内(例如，从大约300纳米到大约700纳米)的光具有穿透性。衬底502可包括玻璃、陶瓷和蓝宝石(al2o3)。在一个实施例中，可通过熔融或混合接合实施衬底502与半导体工件501之间的接合。注意，衬底502可被预切割为与待制造的半导体芯片/管芯的面积接近。当半导体工件501为半导体晶圆的形式时，多个切割的衬底502定位在半导体工件501的上方。

在一个实施例中，可在从大约20摄氏度至大约300摄氏度的温度范围下实施衬底502与半导体工件501(氧化层504)之间的接合。在一个实施例中，可在从大约1kg/cm2到大约5kg/cm2的压力范围下实施衬底502与半导体工件501(氧化层504)之间的接合。在一个实施例中，可对氧化物层504进行表面处理以使其适合随后的接合。

在图5d中，使用粘合材料505将第一载体衬底(载体)503a接合至衬底502。载体衬底503a用于为半导体工件501提供机械支撑，以便有助于进一步处理。

在图5e中，将半导体工件501的背侧减薄以减小整体厚度并且露出导电通孔501d。在一个实施例中，将半导体工件501减薄至小于大约50微米厚。在一个实施例中，将半导体工件501减薄至小于大约10微米厚。

在图5f中，形成金属焊盘506以覆盖和电连接至导电通孔501d。利用金属焊盘506以将外部电接触件电耦合至微电子元件501c的i/o的其中一个。金属焊盘506可包括铝、铜或它们的合金。在形成金属焊盘506之后，钝化层507形成在半导体工件501上方并且形成在金属焊盘506的顶部上以用于结构支撑和物理隔离。钝化层507能够防止半导体工件501受到机械破坏(颗粒/刮擦/污染)和其他化学腐蚀。然后，图案钝化层507化以包括开口，从而暴露金属焊盘506。在一些实施例中，金属焊盘506可为在半导体工件501的背侧上方的再分布层(rdl)。

在图5g中，光刻胶层508形成在钝化层507上，然后通过曝光、烘烤、显影和/或其他光刻工艺来图案化，并且暴露下面的钝化层507的部分(图5h)。

在图5i中，然后，将图案化的光刻胶层508用作掩蔽元件，通过湿蚀刻或干蚀刻工艺来切割/蚀刻露出的钝化层507和下面的半导体工件501。

在图5j中，去除光刻胶层508。可通过将光刻胶层508暴露至加热的溶剂蒸汽来实现光刻胶层508的去除。在一个实施例中，蒸汽溶剂包括异丙醇。在光刻胶材料去除之后，优选地，半导体工件501经受清洁、冲洗以及干燥方法。

在图5k中，将半导体工件501安装至安装框架(胶带)509以有助于随后的传输。

在图5l和5m中，将载体衬底503a和粘合材料505都从半导体工件501处去除。

在图5n中，重新构建半导体工件501。在一个实施例中，重新构建半导体工件501是在将多个切割的半导体工件从框架(胶带)去除之后获得一个经切割的半导体工件501，本文中称为芯片或管芯。

在图5o中，安装框架509被去除并且示出了根据本发明的第二方法实施例制造的半导体结构。

在图5a至图5o中示出的操作相比于在图4a至图4q中示出的操作使用更少的衬底。此外，在将晶圆切割为多个芯片/管芯之后，衬底402接合至重新构建的半导体工件401，然而在将晶圆切割成多个芯片/管芯之前，衬底502接合至半导体工件501。

图6a至图6q示意性地示出了根据本发明的第三实施例的用于制造半导体结构的操作。

在图6a中，提供第一半导体工件601。该第一半导体工件601可包括衬底层601a和有源层601b。第一有源层601b可包括多个微电子元件601c。衬底层601a可包括连接至微电子元件601c的导电通孔601d。

在图6b中，在第一半导体工件601的第一有源层601b上施加氧化物层604。在一个实施例中，氧化物层604在大约20摄氏度至大约500摄氏度下沉积在第一半导体工件601上。该氧化物层604可由sio2、sion或sic制成并且可为大约0.1微米到大约2微米厚。将氧化物层604处理成非常平滑，其中表面粗糙度低于10埃或甚至低于5埃。然后可对氧化物层604进行表面处理以使其适合随后的接合。

在图6c中，使用粘合材料605a将第一载体衬底(载体)603a接合至氧化物层604。载体衬底603a用于为半导体工件601提供机械支撑，以便有助于进一步处理。

在图6d中，将半导体工件601的背侧减薄以减小整体厚度并且露出导电通孔501d。在一个实施例中，将半导体工件601减薄成小于大约50微米厚。在一个实施例中，将半导体工件601减薄成小于大约10微米厚。

在图6e中，形成金属焊盘606以覆盖和电连接至导电通孔601d。利用金属焊盘606以将外部电接触件电耦合至微电子元件601c的i/o的其中一个。在形成金属焊盘606之后，钝化层607形成在半导体工件601上方并且形成在金属焊盘606的顶部上以用于结构支撑和物理隔离。钝化层607能够防止半导体工件601受到机械破坏(颗粒/刮擦/污染)和其他化学腐蚀。然后，将钝化层607图案化以包括开口，从而暴露金属焊盘606。在一些实施例中，金属焊盘606可为在半导体工件601的背侧上方的再分布层(rdl)。

在图6f中，使用粘合材料605b将第二载体衬底(载体)603a接合至钝化层607。

在图6g中，将载体衬底603a和粘合材料605a都从半导体工件601去除。

在图6h中，衬底602接合至半导体工件601上的氧化物层604。衬底602可对预定波长内(例如，从大约300纳米到大约700纳米)的光具有穿透性。衬底602可包括玻璃、陶瓷和蓝宝石(al2o3)。在一个实施例中，可通过熔融或混合接合实施衬底602与半导体工件601(氧化物层604)之间的接合。注意，半导体芯片/管芯可被预切割为与要被制造的衬底602的面积相近。当半导体工件601为半导体晶圆的形式时，多个经过切割的衬底602设置在半导体工件601上方。

在一个实施例中，可在从大约20摄氏度至大约300摄氏度的温度范围下实施衬底602与半导体工件601(氧化层604)之间的接合。在一个实施例中，可在从大约1kg/cm2到大约5kg/cm2的压力范围下实施衬底602与半导体工件601(氧化层604)之间的接合。在一个实施例中，可对氧化物层604进行表面处理以使其适合随后的接合。

在图6i中，使用粘合材料605c将第三载体衬底(载体)603c接合至衬底602。

在图6j中，将第二载体衬底603b和粘合材料605b都从半导体工件601去除。

在图6k中，光刻胶层608形成在钝化层607上，然后通过曝光、烘烤、显影和/或其他光刻工艺图案化，并且暴露下面的钝化层607的部分。

在图6l中，然后，将图案化的光刻胶层608用作掩蔽元件，通过湿蚀刻或干蚀刻工艺来切割/蚀刻露出的钝化层607和下面的半导体工件601。

在图6m中，将半导体工件601安装至安装框架(胶带)609以有助于随后的传输。

在图6n和6o中，将第三载体衬底603c和粘合材料605c均去除。

在图6p中，重新构建半导体工件601。在一个实施例中，重新构建是在将多个切割的半导体工件从安装框架(胶带)609去除之后获得一个经过切割的半导体工件601，本文中称为芯片或管芯。

在图6q中，安装框架609被去除并且示出了根据本发明的第三方法实施例制造的半导体结构。

注意，图6a至图6q中示出的操作利用多个衬底载体603a、603b、603c，以防止衬底602在操作期间受到可能的损害。在完成半导体工件601的前侧和背侧的导电布线之后以及在实施切割/蚀刻操作之前，衬底602接合至半导体工件601的前侧。

图7a至图7p示意性地示出了根据本发明的第三实施例的用于制造半导体结构的操作。

在图7a中，提供第一半导体工件701。该第一半导体工件701可包括衬底层701a和有源层701b。第一有源层701b可包括多个微电子元件701c。衬底层701a可包括连接至微电子元件701c的导电通孔701d。

在图7b中，在第一半导体工件701的第一有源层701b上施加氧化物层704。在一个实施例中，氧化物层704在大约20摄氏度至大约500摄氏度下沉积在第一半导体工件701上。该氧化物层704可由sio2、sion或sic制成并且可为大约0.1微米到大约2微米厚。将氧化物层704处理成非常平滑，其中表面粗糙度低于10埃或甚至低于5埃。然后可对氧化物层704进行表面处理以使其适合随后的接合。

在图7c中，使用粘合材料705a将第一载体衬底703a接合至氧化物层704。载体衬底703a用于为半导体工件701提供机械支撑，以便有助于进一步处理。

在图7d中，将半导体工件701的背侧减薄以减小整体厚度并且露出导电通孔701d。在一个实施例中，将半导体工件701减薄成小于大约50微米厚。在一个实施例中，将半导体工件701减薄成小于大约10微米厚。

在图7e中，形成金属焊盘706以覆盖和电连接至导电通孔701d。利用金属焊盘706以将外部电接触件电耦合至微电子元件701c的i/o的其中一个。在形成金属焊盘706之后，钝化层707形成在半导体工件701上方并且形成在金属焊盘706的顶部上以用于结构支撑和物理隔离。钝化层707能够防止半导体工件701受到机械破坏(颗粒/刮擦/污染)和其他化学腐蚀。然后，将钝化层707图案化以包括开口，从而暴露金属焊盘706。在一些实施例中，金属焊盘706可为在半导体工件701的背侧上方的再分布层(rdl)。

在图7f中，使用粘合材料705b将第二载体衬底(载体)703b接合至钝化层707。

在图7g中，将第一载体衬底703a和粘合材料705a都从半导体工件701去除。

在图7h中，光刻胶层708形成在钝化层707上，然后通过曝光、烘烤、显影和/或其他光刻工艺来图案化，并且暴露下面的钝化层707的部分。

在图7i中，然后，将图案化的光刻胶层708用作掩蔽元件，通过湿蚀刻或干蚀刻工艺来切割/蚀刻露出的钝化层707和下面的半导体工件701。

在图7j中，去除光刻胶层708。可通过将光刻胶层708暴露至加热的溶剂蒸汽来实现光刻胶层708的去除。在一个实施例中，蒸汽溶剂包括异丙醇。在光刻胶材料去除之后，优选地，半导体工件701经受清洁、冲洗以及干燥方法。

在图7k中，衬底702接合至半导体工件701上的氧化物层704。衬底702可对预定波长内(例如，从大约300纳米到大约700纳米)的光具有穿透性。衬底702可包括玻璃、陶瓷和蓝宝石(al2o3)。在一个实施例中，可通过熔融或混合接合实施衬底702与半导体工件701(氧化物层704)之间的接合。注意，衬底702可被预切割为与要被制造的半导体芯片/管芯的面积接近。在半导体工件701通过切割/蚀刻操作被分离之后，多个切割的衬底702设置在半导体工件701的上方。

在一个实施例中，可在从大约20摄氏度至大约300摄氏度的温度范围下实施衬底702与半导体工件701(氧化层704)之间的接合。在一个实施例中，可在从大约1kg/cm2到大约5kg/cm2的压力范围下实施衬底702与半导体工件701(氧化层704)之间的接合。在一个实施例中，可对氧化物层704进行表面处理以使其适合随后的接合。

在图7l中，将半导体工件701安装至安装框架(胶带)709以有助于随后的传输。

在图7m和7n中，去除载体衬底703b和粘合材料705b。

在图7o中，重新构建半导体工件701。在一个实施例中，重新构建半导体工件701是在将多个切割的半导体工件从框架(胶带)去除之后获得一个经过切割的半导体工件701，本文中称为芯片或管芯。

在图7p中，去除安装框架709并且示出了根据本发明的第三方法实施例制造的半导体结构。

与图6a至图6q中示出的操作以及在图7a至图7p中示出的操作相比，衬底702在实施切割/蚀刻操作之后设置在半导体工件701上方。

本公开的一些实施例提供一种用于形成半导体结构的方法，包括：提供第一半导体工件；在该半导体工件的第一表面上沉积第一膜；在衬底上沉积第二膜，其中该衬底对预定波长范围内的光具有透射性；以及在预定接合温度和预定接合压力下将第一膜接合至第二膜。

在一些实施例中，所述衬底包括选自由玻璃、陶瓷和蓝宝石组成的组中的材料。

在一些实施例中，在所述衬底上沉积所述第二膜包括在约20摄氏度至约400摄氏度下在所述衬底上沉积所述第二膜。

在一些实施例中，将所述第一膜接合至所述第二膜包括在约1kg/cm2至约5kg/cm2的接合压力范围下将所述第一膜接合至所述第二膜。

在一些实施例中，将所述第一膜接合至所述第二膜包括熔融或混合接合。

在一些实施例中，该方法还包括：将第二半导体工件接合至所述第一半导体工件的第二表面，所述第二表面与所述第一表面相对。

在一些实施例中，将所述第一膜接合至所述第二膜包括实施熔融接合，并且将所述第二半导体工件接合至所述第一半导体工件包括实施混合接合。

本公开的一些实施例提供一种用于形成半导体结构的方法，包括：提供第一半导体衬底；在该第一半导体衬底的第一表面上沉积氧化物层；在预定接合温度和预定接合压力下将蓝宝石衬底接合至氧化物层；以及切割第一半导体衬底以形成多个第一半导体芯片。

在一些实施例中，该方法还包括：通过湿化学处理或等离子处理对氧化物层进行表面处理。

在一些实施例中，将所述蓝宝石衬底接合至所述氧化物层包括熔融或混合接合。

在一些实施例中，在所述第一表面上沉积所述氧化物层包括填充所述第一表面上的开口以及覆盖设置在所述开口内的金属化层。

在一些实施例中，所述氧化物层包括sio2、sion或sic。

本公开的一些实施例提供一种半导体结构，包括：第一半导体芯片；在第一半导体芯片的第一表面上的氧化物层；以及接合至氧化物层的蓝宝石衬底。

在一些实施例中，所述第一半导体芯片包括光学传感器、指纹传感器或led。

在一些实施例中，所述衬底包括玻璃、陶瓷或蓝宝石。

在一些实施例中，所述蓝宝石衬底具有矩形形状。

在一些实施例中，所述氧化物层包括sio2、sion或sic。

在一些实施例中，所述氧化物层为约0.1微米至约2微米厚。

在一些实施例中，该半导体结构还包括：第二半导体芯片，接合至所述第一半导体芯片的第二表面，所述第二表面与所述第一表面相对。

在一些实施例中，所述氧化物层填充在所述第一半导体芯片的所述第一表面上的开口并且覆盖设置在所述开口内的金属化层。

在上面的实例和说明书中已经充分地描述了本发明的方法和特征。应当理解，不背离本发明的精神的任何修改或变化将被涵盖在本发明的保护范围中。

此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的操作、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求应该包括在诸如操作、机器、制造、材料组分、装置、方法或步骤/操作的范围内。此外，每一个权利要求都构成一个单独的实施例，且不同权利要求和实施例的组合都在本发明的范围内。