一种VDMOS器件的制造方法与流程

本发明涉及半导体分立器件制造技术领域，具体涉及一种VDMOS器件的制造方法。

背景技术：

VDMOS(vertical double-diffused metal oxide semiconductor)是垂直导电的双扩散功率器件，具有输入阻抗高、驱动功率低、开关速度快、热稳定性好等特点，同时它还具有负的温度系数，没有双极二极管所谓的二次击穿，这些优点使得VDMOS器件在航空航天、核工程等极端复杂环境下的应用越来越广泛。这样不可避免地要受到空间辐射和核辐射等强辐射应用环境的影响，导致器件电参数发生变化，对器件性能造成不同程度的破坏，可靠性下降，甚至使元器件完全失效。

传统VDMOS器件采用多晶硅自对准工艺，如图1(a)-(f)所示，在形成半导体衬底、外延层后，生长栅氧化层，淀积并刻蚀多晶硅；利用多晶硅的阻挡作用进行自对准的p体区注入和高温阱推，形成p体区；利用多晶硅和掩膜介质的阻挡作用进行离子注入，形成源极区；淀积介质层，并刻蚀得到接触孔；淀积金属层。

综上所述，VDMOS器件的制作工艺不可避免的要涉及高温热过程，这会给栅氧化层引入过多的界面态和缺陷，栅氧化层质量的下降将直接影响器件的性能，尤其器件应用在抗辐照领域时将更为明显。

技术实现要素：

本发明的目的在于提供一种VDMOS器件的制造方法，该方法能够避免现有制作工艺中的高温过程，提高栅氧质量；同时，采用厚氧结构，提高器件的抗击穿能力和动态特性。

为实现上述目的，本发明所采用的技术方案如下：

一种VDMOS器件的制造方法，该方法包括以下步骤：

(1)在半导体衬底上制备外延层和生长场氧，场氧为SiO₂厚氧层；

(2)在SiO₂厚氧层两侧形成两个p体区，然后在两个p体区内形成N+源区；

(3)在SiO₂厚氧层、N+源区和p体区上方形成栅氧层(栅介质层)；

(4)在SiO₂厚氧层、部分N+源区和部分p体区上方形成栅极区(多晶硅)；

(5)在栅极区和所述栅氧层上方形成介质层；

(6)在所述介质层两端刻蚀形成源极接触孔；

(7)在所述源极接触孔内部形成源极金属层。

步骤(1)中，采用LOCOS(局部硅氧化隔离)工艺制备SiO₂厚氧化层，具体制备过程为：SiO₂厚氧层制备过程为：在外延层表面两侧依次进行热氧氧化和硬掩膜淀积，分别形成SiO₂氧化层和Si₃N₄硬掩膜；然后利用化学或物理淀积工艺淀积SiO₂厚氧层，并去除硬掩膜。

所述SiO₂厚氧层位于两个p体区之间，SiO₂厚氧层的厚度为0.4μm～1.2μm。

所述栅氧层在p体区掺杂和N+源区掺杂之后形成，所述栅氧层材料为SrTiO₃、HfO₂、ZrO₂或SiO₂。

所述介质层采用CVD(化学气相淀积)或PECVD(等离子体化学气相淀积)工艺制备，介质层材料为SiO₂、SiO₂/Si₃N₄复合层或硼硅玻璃。

步骤(7)中，所述源极金属层采用蒸发或溅射的方法制备，源极金属层的厚度为1.2μm～6μm；所述源极金属层同时接触介质层、N+源区和p体区。

本发明的有益结果如下：

本发明将栅氧工艺安排在p体区注入和N+源区注入之后，避免了高温热过程，同时，将p体区和N+源区注入光刻掩膜版合二为一，减少N+源区注入光刻版，大大节省了成本。

本发明通过增加在p体区间的厚氧层厚度，不仅提高了器件的抗单粒子性能，还改善了器件的动态性能。

附图说明

图1是现有技术中平面VDMOS器件的工艺流程示意图；

图2是本发明实施例1中VDMOS器件制作工艺流程示意图。

具体实施方式

以下结合附图和实施例详述本发明。

本发明为VDMOS器件的制造方法，主要工艺流程为：场氧(厚氧化层)—p体区注入—源极注入—栅氧化—多晶硅—淀积介质层—接触孔—源极引线；其中：栅氧化工艺在p体区注入和N+源区注入之后进行；厚氧化层结构位于两个p体区之间；为了提高器件的可靠性，采用LOCOS(局部硅氧化隔离)工艺制作厚氧化层；经过介质层、氧化层、N+源极并深入至p体区掺杂区的源极金属层。

实施例1

本实施例中VDMOS器件为N型外延片，该外延片包括一层半导体N型衬底层，在该N型衬底层上是掺杂了一定离子浓度的单晶材料。主要工艺步骤如下：

(1)采用硅片外延层清洗液对外延层进行清洗处理，如图2(a)所示。

(2)在外延片表面进行热氧氧化和硬掩膜淀积，并刻蚀，如图2(b)所示，形成的氧化层和硬掩膜材料分别为SiO₂和Si₃N₄。

(3)利用化学或物理淀积工艺淀积厚氧化层薄膜SiO₂，并去除硬掩膜，如图2(c)所示，厚氧化层厚度大约在0.4μm～1.2μm之间，优选0.8μm。

(4)利用掩膜层先后进行p体区离子注入和N+源区注入，并退火，形成p体区和N+源区，如图2(d)所示，这里，掩膜层厚度要大于上述厚氧化层厚度。

(5)利用热氧化工艺生长栅介质层，并利用化学或物理淀积工艺淀积栅区材料，并进行离子注入掺杂和退火处理，干法刻蚀栅介质层，如图2(e)所示。

(6)利用化学或物理淀积工艺制备一层均匀、紧密的介质层，如图2(f)所示，刻蚀源极接触孔，如图2(g)所示。

(7)利用蒸发或溅射的方法制作厚度为1.2μm金属Al，刻蚀后形成源极引线，如图2(h)所示。

上述氧化层、栅介质层的制备工艺可以采用热氧化、CVD(化学气相淀积)、PECVD(等离子体化学气相淀积)、HPD(高密度等离子体化学气相淀积)或PVD(物理气相淀积)等中的任意一种。

上述栅介质层材料可以是SrTiO₃、HfO₂、ZrO₂、SiO₂等，本实施例中优选SiO₂，栅区材料可以是栅多晶硅或金属，本实施例中优选为多晶硅栅。

上述源极引线将N+源极区和p体区连接起来，满足VDMOS器件的电性能需要。

在上述VDMOS器件的制作过程中，避免了高温热过程对栅介质层界面态的损伤，大大提高了栅氧质量。同时，VDMOS器件的动态特性由电容的充放电过程决定，由电容公式ε是极间介电常数，S是电极面积，d是电极间距离，这里将LOCOS工艺移植到该VDMOS器件的制作工艺中，相当于增加了电极间距离，提高了器件的可靠性和动态特性。以上制作VDMOS器件的工艺流程可以很好的改善VDMOS器件的抗辐照特性。

本发明并不限于上文讨论的实施方式，以上对具体实施方式的描述旨在于未来描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。