具有像素级偏置控制的spad阵列的制作方法

本发明整体涉及光电设备，并且具体地涉及高灵敏度检测器阵列。

背景技术：

也被称为盖革(Geiger)模式雪崩光电二极管(GAPD)的单光子雪崩二极管(SPAD)是能够以几十皮秒量级的极高到达时间分辨率来捕获单个光子的检测器。它们可采用专用半导体工艺或标准CMOS技术制造。在单个芯片上制造的SPAD传感器阵列已实验性地用于3D成像相机中。Charbon等人在TOF Range-Imaging Cameras(Springer-Verlag，2013年)中发表的“SPAD-Based Sensors”中提供SPAD技术的有用综述，在此其以引用方式并入本文。

在SPAD中，在远高于p-n结的击穿电压的电平下对p-n结进行反向偏置。在这种偏置下，电场非常高，使得注入到耗尽层中的单个载流子由于入射光子的原因可能触发自持雪崩。雪崩电流脉冲的前沿标志着检测到的光子的到达时间。电流一直持续直到通过将偏置电压降低到击穿电压或低于击穿电压而使雪崩淬灭。这后一种功能是由淬灭电路执行的，该淬灭电路可简单地包括与SPAD串联的高电阻镇流负载，或者可另选地包括有源电路元件。

技术实现要素：

下文描述的本发明的实施方案提供了改进的单光子感测阵列和用于其操作的方法。

因此，根据本发明的一个实施方案，提供了一种包括感测元件的阵列的感测设备。每个感测元件包括：光电二极管，该光电二极管包括p-n结；以及局部偏置电路，该局部偏置电路经耦接以在偏置电压下对p-n结进行反向偏置，该偏置电压比p-n结的击穿电压大一裕量，该裕量足以使得入射在p-n结上的单个光子触发从感测元件输出的雪崩脉冲。偏置控制电路经耦接以将感测元件中的不同感测元件中的偏置电压设置为大于击穿电压的不同的相应值。

在一些实施方案中，该设备包括全局偏置发生器，该全局偏置发生器经耦接以向阵列中的所有感测元件施加全局偏置电压，其中每个感测元件中的局部偏置电路被配置为施加过量偏置，使得每个p-n结两端的偏置电压是全局偏置电压和过量偏置之和。典型地，每个感测元件包括淬灭电路，并且每个感测元件中的光电二极管、局部偏置电路和淬灭电路是串联耦接在一起的。

在所公开的实施方案中，局部偏置电路包括电压加法器，该电压加法器耦接到多个电压线，提供相应的输入电压，并被配置为选择输入电压并对输入电压进行求和，以便向p-n结提供偏置电压。

在一些实施方案中，偏置控制电路被配置为设置感测元件中的不同感测元件中的偏置电压，以便均衡感测元件对入射光子的灵敏度。除此之外或另选地，偏置控制电路被配置为识别具有高于指定极限的噪声水平的感测元件中的一个或多个感测元件，并设置所识别的感测元件的偏置电压，以便降低噪声水平。

进一步除此之外或另选地，偏置控制电路被配置为提高阵列的所选择的区域中的感测元件的偏置电压，使得所选择的区域中的感测元件具有的对入射光子的灵敏度大于指定区域外部的感测元件的灵敏度。在一个实施方案中，偏置控制电路被配置为修改感测元件的偏置电压，以便使所选择的区域横扫阵列。

在一个公开的实施方案中，感测元件的阵列包括在第一半导体芯片上形成的感测元件的第一二维矩阵，并且偏置控制电路包括偏置控制元件的在第二半导体芯片上形成并且在感测元件和偏置控制元件之间一一对应地耦接到第一矩阵的第二二维矩阵。典型地，第二半导体芯片包括经耦接以从感测元件接收相应输出脉冲的处理电路，其中gai处理电路包括耦接到每个感测元件的相应时间到数字转换器(TDC)。

根据本发明的一个实施方案，还提供了一种用于感测的方法，该方法包括提供感测元件的阵列，每个感测元件包括：光电二极管，该光电二极管包括p-n结；以及偏置电路，该偏置电路经耦接以在偏置电压下对p-n结进行反向偏置，该偏置电压比p-n结的击穿电压大一裕量，该裕量足以使得入射在p-n结上的单个光子触发从感测元件输出的雪崩脉冲。将感测元件中的不同感测元件中的偏置电压设置为大于击穿电压的不同的相应值。

结合附图根据下文中对本发明的实施方案的详细描述将更完全地理解本发明，在附图中：

附图说明

图1是示意性地示出了根据本发明的实施方案的基于SPAD的感测设备的框图；

图2是示出了根据本发明的实施方案的SPAD阵列中的感测元件的部件的框图；

图3是示意性地示出了根据本发明的实施方案的SPAD阵列中的检测器对作为偏置的函数的入射光子的响应的曲线图；

图4A-图4C是示意性地示出了根据本发明三个不同实施方案的SPAD阵列中的像素的部件的电路图；

图5是示意性地示出了根据本发明的实施方案的局部偏置控制器的电路图。

图6是示意性地示出了根据本发明的实施方案的具有可变灵敏度的SPAD阵列的框图。

图7是示意性地示出了根据本发明的实施方案的具有被扫描的灵敏度区域的SPAD阵列的框图。

具体实施方式

SPAD感测元件上的偏置电压超过击穿电压的裕量确定感测元件的量子效率和暗噪声两者。(量子效率和暗噪声两者随着过两偏置电压而增大。)同时，SPAD阵列中的感测元件的击穿电压通常由于例如几何形态和掺杂剂浓度的局部变化而在元件之间有所变化。因此，在全局施加偏置时，每个光电二极管两端具有相同的总偏置电压，偏置电压超过击穿电压的裕量将随元件而变化，从而还导致感测元件之间的在灵敏度和噪声水平方面的变化。

本文描述的本发明的实施方案通过使得阵列中不同感测元件的偏置电压能够设置为不同的值来解决这个问题。这个特征不仅能够用于均衡阵列上方的灵敏度并使像素噪声减弱，而且还可以引入人为的灵敏度变化，以便更有选择性和有效率地利用阵列的检测能力。例如，可在SPAD成像阵列中诸如用于基于飞行时间(TOF)测量的3D相机以及硅光倍增管(SiPM)设备和其他种类的雪崩二极管阵列中的那些SPAD成像阵列中应用本发明的原理。

在公开的实施方案中，感测设备包括感测元件的阵列，每个感测元件包括光电二极管和偏置电路。每个感测元件中的偏置电路能够在偏置电压下对光电二极管的p-n结进行反向偏置，该偏置电压比p-n结的击穿电压大一裕量，该裕量足以使得入射在p-n结上的单个光子触发从感测元件输出的雪崩脉冲。偏置控制电路将不同感测元件中的偏置电压设置为大于击穿电压的不同的相应值。

在一些实施方案中，全局偏置发生器向阵列中的所有感测元件施加全局偏置电压，而每个感测元件中的局部偏置电路施加除全局偏置之外的过量偏置。因此，每个p-n结两端的偏置电压是全局偏置电压和过量偏置之和(其中根据电路配置，该过量偏置可相对于全局偏置为正或负)。典型地，每个感测元件还包括淬灭电路，每个感测元件中的光电二极管、偏置电路和淬灭电路是串联耦接在一起的。

偏置控制电路可在不同感测元件中设置不同的偏置电压值，以实现各种目的。例如，在一个实施方案中，设置偏置电压以便补偿击穿电压的差异，并且因此均衡感测元件对入射光子的灵敏度。另选地或除此之外，偏置控制电路可识别具有高于指定极限的噪声水平的感测元件中的一个或多个感测元件，并可以设置这些已识别的感测元件的偏置电压，以便降低噪声水平，可能降低到彻底关闭有噪声的感测元件的程度。

在其他实施方案中，偏置控制电路增大阵列的特定所选择的区域中的感测元件的偏置电压，使得这个区域中的感测元件具有的对入射光子的灵敏度大于该区域外部的感测元件。如前所述，在例如通过将阵列的敏感区域调节到照明光束或被成像场景中的感兴趣区域的形状来更有效率地利用阵列的检测能力时，这个特征可能是有用的。在一些实施方案中，偏置控制电路可动态地修改感测元件的偏置电压，以便使所选择的区域横扫阵列。

图1是示意性地示出了根据本发明的实施方案的感测设备20的框图。设备20包括感测元件24(也被称为像素)的阵列22，每个感测元件包括SPAD以及相关联的偏置和处理电路，如下文进一步所述的。全局高压偏置发生器26向阵列22中的所有感测元件24施加全局偏置电压。此外，每个感测元件24中的局部偏置电路28施加过量偏置，该过量偏置与感测元件中的全局偏置相加。像素偏置控制电路30将由局部偏置电路28施加的过量偏置电压设置为不同感测元件中的不同的相应值。

图2是示出了根据本发明的实施方案的位于阵列22中的感测元件24中的一个感测元件的部件的框图。该实施方案中的阵列22包括在第一半导体芯片32上形成的感测元件的二维矩阵，具有在第二半导体芯片34上形成的偏置控制和处理电路的第二二维矩阵。(仅示出了两个矩阵中的每个矩阵的单个元件。)芯片32和34耦接在一起，使得两个矩阵一一对应，由此芯片32上的每个感测元件与芯片34上的对应偏置控制和处理元件接触。

芯片32和34两者连同本文所述的伴随的偏置控制和处理电路可使用熟知的CMOS制造工艺基于在本领域中已知的SPAD传感器设计由硅晶片制得。另选地，可使用其他材料和工艺(加以必要的修改)来实施本文描述的检测的设计和原理。例如，图2中所示的所有部件可被形成在单个芯片上，或者部件在芯片之间的分布可不同。所有此类另选的具体实施被视为在本发明的范围内。

感测元件24包括SPAD 36，该SPAD 36包括光敏p-n结，如本领域中所公知的。包括淬灭电路38和局部偏置电路28的外围电路通常与SPAD一起被定位在芯片32上。如上所述，被施加到SPAD 36的实际偏置是由偏置发生器26(图1)提供的全局V_偏置和由偏置电路28施加的过量偏置之和。像素偏置控制电路30通过设置芯片34上的偏置存储器40中的对应数字值来设置要施加在每个像素中的过量偏置。

响应于每个所捕获的光子，SPAD 36输出雪崩脉冲，该雪崩脉冲被芯片34上的处理电路接收，该处理电路包括数字逻辑部件42和被配置作为输出缓冲器44的存储器。例如，这些处理元件可被配置为充当时间到数字转换器(TDC)，该TDC测量由SPAD 36输出的每个脉冲相对于参考时间的延迟并输出与该延迟对应的数字数据值。另选地或除此之外，逻辑器42和缓冲器44可测量并输出其他种类的值，包括(但不限于)脉冲延迟时间的柱状图。

图3是示意性地示出了根据本发明的实施方案的该SPAD 36对作为由局部偏置电路28施加的偏置的函数的入射光子的响应的曲线图。这幅图示出了用于表示SPAD 36在偏置电路28的三种不同过量偏置设置下输出的脉冲的三条曲线50,52,54。

曲线50对应于其中过量偏置被设置为给出显著大于击穿电压的p-n结两端的总偏置电压的情况。在这种设置下，感测元件24具有高灵敏度，并且SPAD 36响应于入射光子而输出的雪崩脉冲因此具有高幅度。

曲线52表示中间偏置设置，该中间偏置设置下，输出脉冲具有更低幅度，这意味着更低的灵敏度。同时，这种偏置设置下的暗噪声将通常比曲线50的设置更低。

曲线54表示设置过量偏置使得总偏置电压低于p-n结两端的击穿电压的情况。在这种偏置电平下，感测元件24基本被截止，但还向设备20贡献很少或不贡献暗噪声。这种低的总偏置设置可用于通过关闭在当前感兴趣区域外部的像素来减轻像素噪声，以及减小设备20的总功率消耗。

在一个实施方案中，偏置控制电路30参与在将设备20投入操作之前的校准流程。在此类过程中，利用某一预定义的测试模式(可简单地包括均匀低水平照明)来照射阵列，并评估感测元件24的输出。在校准结果表明感测元件之间有灵敏度变化时，偏置控制电路30可设置个体像素偏置电压，以便通过例如增大表现出低灵敏度的感测元件的总电压来均衡灵敏度，和/或反之亦然。除此之外或另选地，在偏置控制电路识别到某一感测元件噪声特别大时(例如，具有高于指定极限的暗噪声水平)，其可设置由局部偏置电路28在感测元件24中施加的过量偏置电压，以便降低噪声水平，包括完全关闭感测元件，如曲线54所示的。

图4A-图4C是示意性地示出了根据本发明的三个不同实施方案的阵列22中的芯片32中的感测元件32的部件的电路图。在全部实施方案中，光电二极管36、局部偏置电路28和淬灭电路38是串联耦接在一起的。全局偏置电压V_偏置(或等价地，图4B中的负偏置V_bd)被全局偏置发生器26施加到所有感测元件24。局部偏置电路28施加过量偏置V_q，该过量偏置与SPAD 36两端的全局偏置求和。如前所述，如在本说明书和权利要求中的上下文中使用的那样，术语“和”包括正极性求和和负极性求和。因此，图4A和图4C中SPAD 36两端的实际偏置为V_偏置–V_q；并且在这些实施方案中，电路28增大V_q导致SPAD上的更低的净偏置。淬灭电路38可类似地耦接到SPAD 36的阳极或阴极，并且来自SPAD的脉冲输出可以是AC耦接的(如图4A和图4C)或DC耦接的(如图4B)。

图5是示意性地示出了根据本发明的实施方案的局部偏置电路28的详情的电路图。在该示例性具体实施中，局部偏置电路28包括耦接到多个电压线的电压加法器，该电压加法器经由相应的输入电阻器50来提供相应的输入电压：V_off(即，基线电压)、V₁、V₂、…、V_n。开关52被设置到打开或关闭位置，以便选择要相加的输入电压，从而给出期望的过量偏置，同时具有反馈电阻56的运算放大器54对输入电压求和，以便向SPAD 36提供偏置电压V_q。

这种具体实施是有利的，因为它使得像素偏置控制电路30能够从较大范围的值选择要由每个感测元件24施加的偏置，同时使必须要实际供应到阵列22的电压线数量最小化。开关52的设置通常被存储在偏置存储器40中并被读出，以便在每个帧中设置开关。开关设置可经过预校准，如上所述，或者它们可另选地或除此之外在设备20工作期间被动态修改，如下所述。另选地，局部偏置电路28可包括其他种类的电压控制机构，如在本领域中已知的那样。

图6是示意性地示出了根据本发明的实施方案的在阵列22中的感测元件之间具有变化的灵敏度的设备20的配置的框图。在该实施方案中，偏置控制电路30设置由局部偏置电路28施加的过量偏置电压，使得感测元件的净偏置电压并且因此还有灵敏度在阵列的特定区域中比该区域外部更高。具体地，偏置电压和灵敏度在像素60中最大，在周围像素62中更低，并且在周边像素64中还要更低。设置所选择的区域外部的像素66中的偏置，从而关闭这些像素。尽管在这种情况下所选择的区域是阵列22的中心中的大致圆形区域，但可通过这种方式选择任何适当形状的任何区域。

如前所述，在将阵列22的敏感区域调节成照明光束或被成像场景中的感兴趣区域的形状时，该实施方案尤其是有用的。在硅光电倍增管(SiPM)应用中，例如感测元件24的输出端连接在一起，图6的配置在相对于功率消耗使设备20的灵敏度最大化时尤其有用，同时减少来自对信号将没有贡献的像素的背景噪声。

图7是示意性地示出了根据本发明的实施方案的具有灵敏度的扫描区域70的SPAD阵列22的框图。在这种情况下，偏置控制电路30将区域70内的像素60和62的偏置电压设置为比阵列22中的其余像素更高的值。然而，偏置控制电路30动态修改感测元件24的偏置电压，以便使区域70横扫阵列，如图中箭头所示。电路30例如可在光栅扫描中扫过区域70，与其同步，在要成像到阵列22上的场景上方扫描激光束。

在一个另选的实施方案(图中未示出)中，偏置控制电路30设置局部偏置电压，使得区域70具有线性形状，沿着阵列22的一个或多个列延伸，并匹配照明光束的线性形状。电路30然后可与照明光束同步地扫过阵列22上的线性区域70。另选地，可实施包括常规性和自适应扫描模式两者的其他扫描模式。

应当理解，上文所描述的实施方案以举例的方式被引用，并且本发明不限于上文已特别示出或描述的内容。相反，本发明的范围包括上文所述的各种特征的组合和子组合，以及本领域的技术人员在阅读以上描述之后会想到的在现有技术中没有公开的其变型形式和修改形式。