具有用于嵌入式装置的蚀刻沟槽的半导体装置的制作方法

本揭露内容的某些范例实施例是有关于半导体装置封装。更明确地说，本揭露内容的某些范例实施例是有关于一种具有用于嵌入式装置的蚀刻的沟槽的半导体装置。

相关的申请案的交互参照

本申请案是参考2016年1月6日申请的韩国专利申请案号10-2016-0001657，主张其优先权并且主张其益处，所述韩国专利申请案的内容是藉此将其整体纳入在此作为参考。

背景技术：

尽管产品封装持续倾向小型化，但是对于被纳入到此种产品内的半导体装置而言，具有增进的功能及/或缩小的尺寸是所期望的。此外，为了缩减半导体装置的尺寸，所述半导体装置的面积及/或厚度可被减低。

习知及传统的方式的进一步限制及缺点对于具有此项技术的技能者而言，通过此种系统与如同在本申请案的其余部分中参考图式所阐述的本揭露内容的比较将会变成是明显的。

技术实现要素：

此揭露内容的各种特点提供一种具有用于嵌入式装置的蚀刻的沟槽的半导体装置，其实质如同在图式的至少一图中所示且/或相关该图叙述的，即如同更完整地在下列实施方案中阐述。

本实用新型的一个实施方案是一种半导体装置。所述半导体装置特征在于，包括：基板，其包括：顶表面以及底表面；沟槽，其是从所述底表面延伸到所述基板中；以及在所述基板中的重分布结构，其是在所述基板的所述顶表面与所述基板的所述底表面之间；半导体裸片，其是耦接至所述基板的所述顶表面；以及电子装置，其是至少部分地在所述沟槽之内并且电耦接至所述重分布结构。

所述半导体装置，其特征在于，包括在所述基板的所述底表面上的导电垫。

所述半导体装置，其特征在于，包括在所述导电垫上的导电凸块。

所述半导体装置，其特征在于，在所述沟槽中的所述电子装置是延伸超出所述基板的所述底表面一段距离，所述距离小于所述导电凸块从所述基板的所述底表面起算的高度。

所述半导体装置，其特征在于，包括将所述半导体裸片以及所述基板的所述顶表面封入的囊封剂。

所述半导体装置，其特征在于，所述电子装置包括电容器。

所述半导体装置，其特征在于，所述重分布结构是电耦接至所述基板中的第二重分布结构。

所述半导体装置，其特征在于，所述半导体裸片是电耦接至所述第二重分布结构。

本创作的另一个实施方案是一种半导体装置。所述半导体装置特征在于包括：基板，其包括：顶表面以及底表面；在所述基板中的重分布结构，其是在所述基板的所述顶表面与所述基板的所述底表面之间；以及蚀刻区域，其是从所述底表面至所述重分布结构而延伸到所述基板中；半导体裸片，其是耦接至所述基板的所述顶表面；以及电子装置，其是至少部分地在所述蚀刻区域之内，并且电耦接至所述重分布结构。

所述半导体装置，其特征在于，包括在所述基板的所述底表面上的导电垫。

所述半导体装置，其特征在于，包括在所述导电垫上的导电凸块。

所述半导体装置，其特征在于，在所述蚀刻区域中的所述电子装置是延伸超出所述基板的所述底表面一段距离，所述距离小于所述导电凸块从所述基板的所述底表面起算的高度。

所述半导体装置，其特征在于包括将所述半导体裸片以及所述基板的所述顶表面封入的囊封剂。

所述半导体装置，其特征在于，所述电子装置包括电容器。

所述半导体装置，其特征在于，所述重分布结构是电耦接至所述基板中的第二重分布结构。

所述半导体装置，其特征在于，所述半导体裸片是电耦接至所述第二重分布结构。

本揭露内容的各种优点、特点以及新颖的特征、以及各种支持实施例的所描绘的例子的细节从以下的说明及图式将会更完整地了解。

附图说明

图1是根据本揭露内容的一实施例的一种半导体装置的横截面图。

图2是描绘根据本揭露内容的一实施例的一种制造一半导体装置的方法的流程图。

图3至图9是描绘在图2中所示的一半导体装置的制造方法的各种的步骤。

具体实施方式

本揭露内容的某些特点可见于一种具有用于嵌入式装置的蚀刻的沟槽的半导体装置中。本揭露内容的范例特点可包括一基板，其包括一顶表面以及一底表面；在所述基板中的一重分布(redistribution)结构，其是在所述基板的所述顶表面与所述基板的所述底表面之间；以及一蚀刻区域或是沟槽，其是从所述底表面至所述重分布结构地延伸到所述基板中。一半导体裸片例如可以是耦合至所述基板的所述顶表面，并且一电子装置可以是至少部分地在所述蚀刻区域之内，并且电耦合至所述重分布结构。一导电垫例如可以是在所述基板的所述底表面上。一导电凸块例如可以是在所述导电垫上。在所述蚀刻区域中的所述电子装置例如可以延伸超出所述基板的所述底表面一段小于所述导电凸块从所述基板的所述底表面起算的一高度的距离。一囊封剂(encapsulant)例如可以封入所述半导体裸片以及所述基板的所述顶表面。所述电子装置例如可以包括一电容器。所述重分布结构例如可以是电耦合至一在所述基板中的第二重分布结构。所述半导体裸片例如可以是电耦合至所述第二重分布结构。

此揭露内容是提供支持本揭露内容的范例实施例。本揭露内容的范畴并不限于这些范例实施例。例如是在结构、尺寸、材料的类型、以及制程上的变化的许多变化，不论是明确由所述说明书提供的、或是由所述说明书所意涵的，都可以由熟习此项技术者鉴于此揭露内容下加以实施。

图1是根据本揭露内容的一实施例的一种半导体装置的横截面图。

参照图1，根据本揭露内容的一实施例的半导体装置可包含一基板100、一半导体裸片200、一囊封剂300、一电子装置400、以及一导电凸块500。

所述基板100例如可包括一中介体，尽管本揭露内容并非限于此的，并且可包括任何具有绝缘及导电区域的支撑结构。所述基板100可包括被形成在例如是聚酰亚胺上的各种导电层。在另一范例情节中，所述基板100可包括各种堆栈在一硅芯片或玻璃上的导电层及介电层。所述基板100可包括一在所述基板100的一底表面的导电垫110、一覆盖除了所述导电垫110的一底表面之外的区域的第一介电层120、以及一第一重分布结构130(例如，一导电层、等等)，其是电连接至所述导电垫110并且被形成在所述第一介电层120的一顶表面处。

所述基板100亦可包括一覆盖所述第一重分布结构130的一部分的第二介电层140、一沿着所述第二介电层140的一顶表面所形成的第二重分布结构150(例如，一导电层、等等)、一围绕所述第二重分布结构150的一部分的第三介电层160、一被形成在所述第三介电层160的一顶表面的第三重分布结构170(例如，一导电层、等等)、一覆盖所述第三重分布结构170的一顶表面的一部分的第四介电层180、以及一电连接至所述第三重分布结构170的一露出区域的导电图案190(例如，线路、垫、焊盘、等等)。

在此，根据所需的复杂度，根据本揭露内容的一实施例的半导体装置可以在无所述第二重分布结构150至所述导电图案190下、或是在额外的介电层以及重分布结构下加以形成。例如，所述第一重分布结构130或是所述第二重分布结构150的顶表面可被露出以作用为一导电图案(例如，作为所述导电图案190)。

所述导电垫110可以通过所述基板100的底表面(例如，通过所述第一介电层120的底表面、等等)而被露出。所述范例的导电垫110是包含一金属垫112以及一被设置在所述金属垫112之下的凸块垫111(例如，其包括凸块下金属化(under bump metallization)、等等)。

所述凸块垫111可以耦合至所述金属垫112的一表面。所述凸块垫111可以具有和所述金属垫112实质相同的宽度，并且可被形成以增加在所述金属垫112与所述导电凸块500之间的黏着性。所述凸块垫111例如可包括镍金(Ni/Au)，但是本揭露内容并非限于此的。由于在一铜垫与一焊料凸块之间的黏着性可能是弱的，因此被设置在所述金属垫112与所述导电凸块500之间的凸块垫111可以增进所述黏着性。

所述金属垫112例如可包括铜(Cu)，因为铜是呈现极佳的导电度，其可以是有利于通过所述金属垫112的信号传输。然而，所述金属垫112可包括任何适当的导电层，以用于接收一至所述基板100的电性接点。

所述第一介电层120可被形成以围绕所述导电垫110。如同在以下叙述的，所述第一介电层120可被形成在所述基板100的具有所述导电垫110被形成于其上的表面上，同时其围绕所述导电垫110。在此例中，由于被形成在所述金属垫112上的凸块垫111是接触所述基板100，因此所述凸块垫111的一底表面可以在一移除所述基板100的部分的后续的步骤中，通过在所述第一介电层120中的开口而被露出。

所述第一介电层120(如同在此论述的任一个或是所有的介电层)可包括一或多层的各种介电材料的任一种，例如是无机介电材料(例如，Si₃N₄、SiO₂、SiON、SiN、氧化物、氮化物、上述组合、其等同物、等等)及/或有机介电材料(例如，一聚合物、聚酰亚胺(PI)、苯环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、一模制材料、一苯酚树脂、一环氧树脂、聚硅氧烷、丙烯酸酯聚合物、上述组合、其等同物、等等)，但是本揭露内容的范畴并不限于此。

此外，所述第一介电层120可包括一被形成在所述第一介电层120中的电子装置沟槽120a(或凹处)以露出所述第一重分布结构130，以用于电性接触至所述第一重分布结构130。所述电子装置沟槽120a可被形成到所述第一介电层120的一预设的深度，藉此露出所述第一重分布结构130的一电子装置耦合结构131(或区域)。注意到的是，在各种的范例实施方式中，所述沟槽120a可以延伸穿过多个介电层(例如，两个介电层、三个介电层、等等)以露出一所选的重分布结构，以用于电连接至所选的重分布结构。

根据将被设置于其中的电子装置的形状，所述沟槽120a(或凹处)可以用各种的形状来加以形成。例如，所述沟槽120a可包括一用于直线结构的长且薄的通道、或是一方形或圆形开口以用于类似形状的装置。于是，所述电子装置400可以在所述基板100的一底部部分耦合至所述基板100，并且电连接至所述电子装置耦合结构131(或区域)。由于所述电子装置400可被设置在介于所述基板与一被耦合至所述基板110的底部部分的外部的电路板(未显示)之间的基板100的沟槽中，因此避免或防止所述半导体装置的整体厚度增加是可能的，甚至在相当大的装置被设置于其中也是如此。此外，由于所述电子装置400的厚度是等于或小于所述电子装置沟槽120a的一深度以及所述导电凸块500的一高度的总和，因此所述较大的可利用的高度是在选择所述电子装置400上提供一较大的自由度。

此外，所述第一介电层120的底部区域可以被一介电层121所覆盖。所述介电层121例如可包括一硅氧化物层，其可以通过制备或利用由一硅材料所做成的一载体基板来加以提供，其是在以下加以描述。在移除所述载体基板的一后续的步骤中，所述载体基板可被形成使得其只有保留在所述第一介电层120的一除了所述导电垫110以及电子装置沟槽120a之外的区域中。所述介电层121可以电性隔离(或是进一步电性隔离)所述基板100的底表面，藉此增进电性可靠度。于是，在一种其中一额外的介电层是所要的范例的实施方式中，一用以形成此种层的额外的制程步骤并不需要加以执行。

所述第一重分布结构130(例如，一或多个导电层、等等)可以沿着所述第一介电层120的一顶表面来加以形成。所述第一重分布结构130(如同在此论述的所有的重分布结构、导电层、互连结构、与类似者)可包括各种材料(例如，铜、铝、镍、铁、银、金、钛、铬、钨、钯、上述组合、其合金、或是类似的材料、等等)的任一种，但是本揭露内容的范畴并不限于此。所述第一重分布结构130可以填入一在所述第一介电层120中的贯孔(via)，以便于电连接至所述导电垫110。所述第一重分布结构130例如可以像是所述导电垫110的金属垫112而包括铜，但是本揭露内容的特点并不限于此。由于所述第一重分布结构130可以垂直地耦合至所述导电垫110，并且水平地从所述导电垫110延伸，因此一导电图案可被形成，而不论耦合至所述导电垫110的导电凸块500的间距或高度为何。因此，根据本揭露内容，所述第一重分布结构130可以在设计所述半导体装置上增加一自由度。

此外，用于耦合所述电子装置400至所述基板100的电子装置耦合结构131可以利用和所述第一重分布结构130相同的一或多层的导电层来加以形成。所述电子装置耦合结构131可以在和所述第一重分布结构130相同的制程中加以形成，并且可以在不连接至一个别的导电垫之下，通过所述第一介电层120而被露出。

所述第二介电层140可以覆盖所述第一重分布结构130。例如，所述第二介电层140可被形成以露出所述第一重分布结构130的一区域以用于电连接至所述区域，同时其覆盖所述第一重分布结构130的其余部分。所述第二介电层140 可包括在此相关所述第一介电层120论述的介电材料中的任一种或是多种。所述第二介电层140例如可以包括和所述第一介电层120相同的介电材料、或是可包括不同的介电材料。

所述第二重分布结构150(例如，一或多个导电层、等等)可以沿着所述第二介电层140的一顶表面来加以形成。所述第二重分布结构150例如可以包括在此相关所述第一重分布结构130论述的导电材料中的任一种或是多种。所述第二重分布结构150例如可以包括和所述第一重分布结构130相同的导电材料、或是可包括不同的导电材料。所述第二重分布结构150可以通过一在所述第二介电层140中的贯孔来电连接至所述第一重分布结构130。

所述第三介电层160可以覆盖所述第二重分布结构150。例如，所述第三介电层160可被形成以露出所述第二重分布结构150的一区域以用于电连接至所述区域，同时覆盖所述第二重分布结构150的其余部分。所述第三介电层160可包括在此相关所述第一介电层120论述的介电材料中的任一种或是多种。所述第三介电层160例如可以包括和所述第一介电层120及/或所述第二介电层140相同的介电材料、或是可包括不同的介电材料。

所述第三重分布结构170(例如，一或多个导电层、等等)可以沿着所述第三介电层160的一顶表面来加以形成。所述第三重分布结构170可被形成以沿着所述第三介电层160延伸而向上到达一耦合至所述半导体裸片200的区域。所述第三重分布结构170例如可以包括在此相关所述第一重分布结构130论述的导电材料中的任一种或是多种。所述第三重分布结构例如可以包括和所述第一重分布结构130及/或所述第二重分布结构150相同的导电材料、或是可包括不同的导电材料。所述第三重分布结构170可以通过一在所述第三介电层160中的贯孔来电连接至所述第二重分布结构150。

所述第四介电层180可以覆盖所述第三重分布结构170。所述第四介电层180例如可以覆盖除了所述第三重分布结构170的将被耦合至所述半导体裸片200的一区域之外的大部分的第三重分布结构170。所述第四介电层180可包括在此相关所述第一介电层120论述的介电材料中的任一种或是多种。所述第四介电层180例如可以包括和所述第一介电层120、第二介电层140、及/或第三介电层160相同的介电材料、或是可包括不同的介电材料。

所述导电图案190(例如，一线路、垫、焊盘、等等)可以电连接至所述第三重分布结构170的一露出区域。所述导电图案190可包括在此相关所述第一重分布结构130论述的导电材料中的任一种或是多种。所述导电图案190例如可以通过一在所述第四介电层180中的贯孔，以电耦合至所述第三重分布结构170。所述导电图案190可被露出以耦合至所述半导体裸片200。

所述半导体裸片200可以电连接至所述基板100的导电图案190。所述半导体裸片200可以通过例如是质量回焊、热压缩、雷射接合、导电的黏着剂接合、等等来电连接至所述基板100的导电图案190，但是此揭露内容的范畴并不限于此。尽管只有一半导体裸片200被展示，但是可以有任意数目的半导体裸片(或是其它电子构件)。在一包含复数个半导体裸片的范例的实施方式中，此种实施方式可包括复数个被配置在水平及/或垂直的方向上的半导体裸片。

再者，所述半导体裸片200可包括从一半导体芯片分开的集成电路芯片。此外，所述半导体裸片200例如可包括像是中央处理单元(CPU)、数字信号处理器(DSP)、网络处理器、电源管理单元、音频处理器、RF电路、无线基频系统单芯片(SoC)处理器、传感器以及特殊应用集成电路(ASIC)的电路。

所述半导体裸片200可以是在主动侧向下，通过微凸块210或是各种类型的互连结构的任一种而被接合至所述基板100的导电图案190。所述半导体裸片200的微凸块210(或互连结构)可包括一例如是焊料凸块或球体的导电凸块或球体、一例如是铜柱或柱体的导电柱或柱体、及/或一具有一被形成在其上的焊料盖的导电柱或柱体、等等。为了增加在所述半导体裸片200的微凸块210与所述基板100的导电图案190之间的黏着力，一个别的凸块下金属230可被利用。所述凸块下金属230例如可以包括铬(Cr)、镍(Ni)、钯(Pd)、金(Au)、银(Ag)、其合金、以及类似的材料中的一或多种，但是本揭露内容的特点并不限于此。

所述囊封剂300(或是密封的材料)可被形成在所述基板100的顶表面上，以封入所述半导体裸片200。所述囊封剂300可包括各种密封或模制材料(例如，树脂、聚合物、聚合物复合材料、具有填充物的聚合物、环氧树脂、具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、聚硅氧烷树脂、上述组合、其等同物、等等)的任一种。所述囊封剂300例如可以有助于维持在所述基板100与半导体裸片200之间的电性互连，并且通过防止撞击直接被转移至所述半导体裸片200来保护所述半导体裸片200。

所述电子装置400可以在所述基板100的一底部侧(或是表面)处被耦合至所述基板100。所述电子装置400可以与所述半导体裸片200分开地运作，并且例如可包含主动或是被动组件，例如像是一通讯模块、振荡器、频率、例如是电容器或电感器的芯片外的电抗组件、及/或芯片外的电阻器。

所述电子装置400可以电连接至被形成在所述基板100之内的电子装置耦合结构131。如上所述，由于所述电子装置耦合结构131是通过被形成在所述基板100的第一介电层120中的电子装置沟槽120a(或是凹处或孔)而被露出，因此所述电子装置400可以连接至所述电子装置耦合结构131，使得所述电子装置400的至少一部分被插入到所述电子装置沟槽120a中。因此，所述电子装置400可以耦合至所述基板100，使得所述电子装置400的至少一部分是被嵌入在所述基板100之内。此外，在一范例的实施方式中，所述电子装置400的一高度并不超过所述基板100的电子装置沟槽120a的深度以及所述导电凸块500的一高度的总和。在一范例的实施方式中，所述电子装置400的高度是小于所述电子装置沟槽120a的深度以及所述导电凸块500(例如，在所述导电凸块500被回焊以将所述半导体装置附接至另一基板之前及/或之后)的高度的总和。在一范例的实施方式中，所述电子装置400可以作为在所述电子装置与所述电子装置例如是在所述导电凸块500被回焊时将被附接到的一基板之间的一间隔。在一范例的实施方式中，所述导电凸块500可包括一固体的核心(例如，一铜核心、等等)，以确保在所述导电凸块500的回焊以将所述半导体装置附接至一基板之际，在所述电子装置400与此种基板之间有一间隙。

所述电子装置400例如可以与所述半导体裸片200的位置无关地加以设置(例如，在所述半导体裸片200的覆盖区之内或是之外、等等)，并且所述电子装置400的至少一部分可被嵌入或是插入到所述基板100中，藉此降低所述半导体装置的整体厚度。此外，由于所述导电凸块500的高度被最小化(例如，相对于一种其中所述电子装置400并未被内嵌的实施方式、等等)，因此一细微的间距可加以实施。

所述导电凸块500(或是其它互连结构)可被设置在所述基板100之下。所述导电凸块500可包括各种特征的任一种。例如，所述导电凸块500(或是其它互连结构)可包括一导电凸块或球体(例如，一焊料凸块或球体、一金属或铜核心焊料凸块或球体、等等)、一金属柱或柱体(例如，一铜柱或柱体、一焊料封顶的金属柱或柱体、等等)、等等。如图所示，所述导电凸块500例如可以具有一实质球状的形状，尽管其它的形状及材料也是可能的。所述导电凸块500可以耦合至在所述基板100的导电垫110上的凸块垫111。因此，根据本揭露内容的一实施例的半导体装置可以输入/输出一电性信号往/返所述裸片200，通过所述导电凸块500以往/返一外部的电路(未显示)。

如上所述，在根据本揭露内容的一实施例的半导体装置中，所述电子装置沟槽120a可被形成在所述基板100的一区域中，以露出所述第一重分布结构130(或是其它重分布结构或层)的电子装置耦合结构131，并且所述电子装置400可以电连接至所述电子装置耦合结构131，其中所述电子装置400的至少一部分是被插入到所述电子装置沟槽120a中，藉此降低所述电子装置400的整体厚度。此外，由于所述电子装置400的至少一部分可被插入或是内嵌在所述电子装置沟槽120a中，因此一细微的间距可以通过维持所述导电凸块500的厚度在一最小位准来加以实施。

根据本揭露内容的一实施例的一种制造所述半导体装置的方法是在以下加以描述。

图2是描绘根据本揭露内容的一实施例的一种制造一半导体装置的方法的流程图，并且图3至图9是描绘在图2中所示的制造一半导体装置的方法的各种步骤。

首先参考图2，根据本揭露内容的一实施例的制造所述半导体装置的方法可包括形成一导电垫(S1)、形成一第一介电层(S2)、形成一重分布结构(S3)、形成一第二介电层(S4)、耦合一半导体裸片(S5)、封入(S6)、移除一载体基板(S7)、选择性的蚀刻(S8)、以及连接一电子装置(S9)。在图2中所示的制造所述半导体装置的方法的各种步骤是参考图3至9来加以描述。

参照图2及图3，在形成所述导电垫(步骤S1)中，一载体基板10是被设置有一在其顶表面上的硅氧化物层11(或是其它介电层)、以及在所述硅氧化物层11的一顶表面上的一导电垫110以及一电子装置区域垫20。

所述载体基板10例如可以是有核心的、或是无核心的。所述载体基板10可包括一或多层的各种介电材料的任一种，例如是无机介电材料(例如，Si₃N₄、SiO₂、SiON、SiN、氧化物、氮化物、等等)及/或有机介电材料(例如，一聚合物、聚酰亚胺(PI)、苯环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、一模制材料、一苯酚树脂、一环氧树脂、等等)，但是本揭露内容的范畴并不限于此。所述载体基板10例如可以包括硅或是各种半导体材料的任一种。再者，所述载体基板10例如可以包括一玻璃或是金属板(或芯片)。所述载体基板10可以是具有各种配置的任一种。例如，所述载体基板10可以是芯片或面板形式。再者，所述载体基板10例如可以是具有经切割或单粒化的形式。所述基板亦可被称为一中介体。

所述介电层11例如可以包括在此论述的介电层的任一个的特征。在一范例的实施方式中，所述介电层11可包括一硅氧化物层或是其它无机介电层。

如上所述，所述导电垫110可包括一凸块垫111以及一金属垫112。所述凸块垫111例如可以包括一凸块下金属化结构。步骤S1可包括用各种方式的任一种来形成所述凸块垫111，其非限制性的例子是在此加以提供。在一范例的实施方式中，所述凸块下金属化("UBM")结构(其亦可被称为一凸块下金属结构)例如可以包括一层钛-钨(TiW)，其可被称为一层或是晶种层。此种层例如可以是通过溅镀来加以形成。同样例如的是，所述UBM结构可包括在所述TiW层上的一层铜(Cu)。再者，此种层例如可以是通过溅镀来加以形成。在另一范例的实施方式中，形成一UBM结构可包括通过溅镀来形成一层钛(Ti)或是钛-钨(TiW)、(ii)在所述钛或是钛-钨层上通过溅镀以形成一层铜(Cu)、以及(iii)在所述铜层上通过电镀以形成一层镍(Ni)。然而，注意到的是所述UBM结构及/或被利用以形成所述UBM结构的制程并不限于所给出的例子。例如，所述UBM结构可包括铬/铬-铜合金/铜(Cr/Cr-Cu/Cu)、钛-钨合金/铜(Ti-W/Cu)、铝/镍/铜(Al/Ni/Cu)、其等同物、等等的一种多层的结构。再者，所述UBM结构例如可以包括铝、钯、金、银、其合金、等等。注意到的是，在各种的范例实施方式中，所述凸块垫111(或是UBM结构)并不需要加以形成。

所述金属垫112可包括各种材料(例如，铜、铝、镍、铁、银、金、钛、铬、钨、钯、上述组合、其合金、其等同物、等等)的任一种，但是本揭露内容的范畴并不限于此。步骤S1可包括用各种方式的任一种以形成所述金属垫112，其非限制性的例子是在此加以提供。所述金属垫112可以利用各种制程(例如，电解的电镀、无电的电镀、化学气相沉积(CVD)、溅镀或物理气相沉积(PVD)、原子层沉积(ALD)、电浆气相沉积、印刷、网版印刷、微影、等等)中的任一种或是多种来加以形成或是沉积，但是本揭露内容的范畴并不限于此。此外，步骤S1可包括例如是用所述金属垫112被形成所用的相同的方式(例如，在一相同的制程步骤中)来形成所述电子装置区域垫20。在一范例的实施方式中，相对于所述导电垫110，所述电子装置区域垫20可以不包含所述凸块垫111(或类似者)，例如其被直接形成在所述硅氧化物上，而不是一种被形成在所述硅氧化物上的UBM结构。

参照图2及图4，在形成所述第一介电层(步骤S2)中，所述第一介电层120可被形成在所述载体基板10的一顶表面上。所述第一介电层120例如可被形成以覆盖所述导电垫110以及电子装置区域垫20的区域，同时露出所述导电垫110以及电子装置区域垫20的部分，以用于电连接至所述部分。

所述第一介电层120可包括一或多层的各种介电材料的任一种，例如是无机介电材料(例如，Si₃N₄、SiO₂、SiON、SiN、氧化物、氮化物、上述组合、其等同物、等等)及/或有机介电材料(例如，一聚合物、聚酰亚胺(PI)、苯环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、一模制材料、一苯酚树脂、一环氧树脂、聚硅氧烷、丙烯酸酯聚合物、上述组合、其等同物、等等)，但是本揭露内容的范畴并不限于此。

步骤S2可包括用各种方式的任一种以形成所述第一介电层120。例如，所述第一介电层120可以利用各种制程(例如，旋转涂覆、喷雾涂覆、印刷、烧结、热氧化、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、电浆辅助化学气相沉积(PECVD)、电浆气相沉积(PVD)、片迭层、蒸镀、等等)中的任一种或是多种来加以形成，但是本揭露内容的范畴并不限于此。

参照图2及图5，在形成所述重分布层(步骤S3)中，一第一重分布结构130(例如，一或多个导电层、等等)可以通过在所述第一介电层120的一顶表面上形成由一种导电材料所做成的一图案来加以形成。所述第一重分布结构130可以电连接至所述露出的导电垫110以及所述露出的电子装置区域垫20，并且可以沿着所述第一介电层120的顶表面延伸。此外，所述电子装置耦合结构131可被形成在所述电子装置区域垫20上，藉此将所述电子装置耦合结构131电耦合至所述电子装置区域垫20。

所述第一重分布结构130以及电子装置耦合结构131(如同在此论述的所有的重分布结构、导电层、互连结构、与类似者)可包括各种材料(例如，铜、铝、镍、铁、银、金、钛、铬、钨、钯、上述组合、其合金、其等同物、等等)的任一种，但是本揭露内容的范畴并不限于此。步骤S3可包括利用各种制程(例如，电解的电镀、无电的电镀、化学气相沉积(CVD)、溅镀或物理气相沉积(PVD)、原子层沉积(ALD)、电浆气相沉积、印刷、网版印刷、微影、等等)中的任一种或是多种来形成所述第一重分布结构130以及电子装置耦合结构131，但是本揭露内容的范畴并不限于此。

参照图2及图5，在形成所述第二介电层(步骤S4)中，除了所述第一重分布结构130的一被露出用于电连接至其的部分之外，一第二介电层140可被形成在所述第一重分布结构130上。所述第二介电层140可包括在此相关所述第一介电层120论述的介电材料中的任一种或是多种。所述第二介电层140例如可以包括和所述第一介电层120相同的介电材料、或是可包括不同的介电材料。步骤S4例如可以包括用在此相关所述第一介电层120(例如，相关步骤S2、等等)论述的方式的任一种来形成第二介电层140。

此外，如同在图5中所绘的，在形成所述第二介电层140之后，一第二重分布结构150、一第三介电层160、一第三重分布结构170、一第四介电层180以及一导电图案190接着可被形成。包含所述第二介电层140、第二重分布结构150、第三介电层160、第三重分布结构170、第四介电层180、以及导电图案190的层的形成可以根据所要的互连复杂度而被简化或消除。例如，此种介电层及/或其形成的任一个都可以与在此论述的第一及/或第二介电层120及140及/或其形成共享任一个或是所有的特征。同样例如的是，此种重分布结构及/或其形成的任一个都可以与在此论述的第一重分布层130及/或其形成共享任一个或是所有的特征。

参照图2及图6，在耦合所述半导体裸片(步骤S5)中，所述半导体裸片200可以耦合至所述导电图案190的一顶端部分。步骤S5可包括利用各种类型的互连结构(例如，导电球体或凸块、焊料球体或凸块、金属柱或柱体、铜柱或柱体、焊料封顶的柱或柱体、焊料膏、导电的黏着剂、等等)的任一种，来附接(或是安装)所述半导体裸片200至所述基板100(或是其导电图案190)。步骤S5可包括利用各种接合技术(例如，热压接合、质量回焊、雷射回焊、黏着剂附接、等等)的任一种，来安装所述半导体裸片200(及/或其它电子构件)至所述基板。在一如同在此论述的范例的实施方式中，所述半导体裸片200可以在主动侧向下地被接合，通过所述微凸块210以耦合至所述导电图案190，并且所述凸块下金属230可被形成(例如，如同在此论述的)在所述半导体裸片200与所述导电图案190之间，以增进所述裸片200至所述基板100的黏着性。

参照图2及图7，在封入所述封装(步骤S6)中，一囊封剂300可被形成在所述基板100上，以封入所述半导体裸片200。此外，尽管未个别地加以描绘，所述囊封剂300可被形成以将所述半导体裸片200的一顶表面露出至其顶表面以用于散热。在另一范例情节中，所述囊封剂300可被向下研磨到所述半导体裸片200的顶表面。

所述囊封剂300(或是密封的材料)可被形成在所述基板100的顶表面上，以封入所述半导体裸片200。所述囊封剂300可包括各种密封或模制材料(例如，树脂、聚合物、聚合物复合材料、具有填充物的聚合物、环氧树脂、具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、聚硅氧烷树脂、上述组合、其等同物、等等)的任一种。步骤S6可包括用各种方式(例如，压缩模制、转移模制、液体囊封剂模制、真空迭层、膏印刷、膜辅助的模制、等等)的任一种来形成所述囊封剂300。

参照图2及图8，在移除所述载体基板(S7)中，所述载体基板10可以例如是通过研磨、剥离、蚀刻、等等来和所述基板100(例如，全体或是部分的)分开。当所述载体基板10被移除时，所述介电层121可以留下。此外，所述导电垫110的金属垫111以及所述电子装置区域垫20可以通过部分地蚀刻所述介电层121而被露出。

参照图2及图9，对于选择性的蚀刻(步骤S8)而言，所述电子装置区域垫20可以选择性地被蚀刻，并且从所述露出的金属垫111以及所述露出的电子装置区域垫20加以移除。步骤S8可包括用各种方式的任一种来形成所述电子装置沟槽120a(或是凹处或孔)。例如，由于所述电子装置区域垫20以及所述金属垫111包括不同的材料，因此选择性的干式或湿式蚀刻可以利用在所述电子装置区域垫20以及所述金属垫111的蚀刻速率之间的差异来加以执行。于是，所述电子装置沟槽120a可被形成在所述基板100上，并且所述第一重分布结构130的电子装置耦合结构131可以通过所述电子装置沟槽120a而被露出。同样例如的是，步骤S8可包括利用机械式剥蚀、雷射剥蚀、电浆剥蚀、等等以形成所述电子装置沟槽120a，并且露出所述电子装置耦合结构131。

参照图2及图9，在连接所述电子装置(S9)中，所述电子装置400的至少一部分可被插入到所述电子装置沟槽120a中，以电连接至所述电子装置耦合结构131。所述电子装置400的连接例如可以利用各种接合技术(例如，热压接合、质量回焊、雷射回焊、黏着剂附接、等等)的任一种来加以执行。此外，如同在图9中所绘，所述导电凸块500(或是各种互连结构的任一种，其例子是在此被提供)可以利用一焊料材料而被形成在所述金属垫111上。

所述电子装置400可以连接至所述电子装置耦合结构131，使得所述电子装置400的至少一部分是被插入到所述电子装置沟槽120a中。因此，所述电子装置400可以耦合至所述基板100，以使得所述电子装置400的至少一部分是被嵌入在所述基板100之内。此外，在一范例的实施方式中，所述电子装置400的一高度并不超过所述基板100的电子装置沟槽120a的深度以及所述导电凸块500的一高度的总和。在一范例的实施方式中，所述电子装置400的高度是小于所述电子装置沟槽120a的深度以及所述导电凸块500(例如，在所述导电凸块500被回焊以将所述半导体装置附接至另一基板之前及/或之后)的高度的总和。在一范例的实施方式中，所述电子装置400可以作为在所述电子装置以及所述电子装置例如在所述导电凸块500被回焊时被附接到的一基板之间的一间隔。在一范例的实施方式中，所述导电凸块500可包括一固体的核心(例如，一铜核心、等等)，以确保在所述导电凸块500的回焊以将所述半导体装置附接至一基板之际，在所述电子装置400与此种基板之间有一间隙。

在本揭露内容的一范例实施例中，一种具有用于嵌入式装置的蚀刻的沟槽的半导体装置包括一基板，其包括一顶表面以及一底表面；一沟槽，其是从所述底表面延伸到所述基板中；以及在所述基板中的一重分布结构，其是在所述基板的所述顶表面与所述基板的所述底表面之间。一半导体裸片可以耦合至所述基板的所述顶表面。一电子装置可以至少部分地在所述沟槽之内，并且电耦合至所述重分布结构。一导电垫可以是在所述基板的所述底表面上。一导电凸块可以是在所述导电垫上。在所述沟槽中的所述电子装置可以延伸超出所述基板的所述底表面一段小于所述导电凸块从所述基板的所述底表面起算的一高度的距离。一囊封剂可以封入所述半导体裸片以及所述基板的所述顶表面。所述电子装置可包括一电容器。所述重分布结构可以电耦合至一在所述基板中的第二重分布结构。所述半导体裸片可以电耦合至所述第二重分布结构。

尽管各种支持本揭露内容的特点已经参考某些范例实施例来加以叙述，但是熟习此项技术者将会理解到可以做成各种的改变，并且等同物可加以取代，而不脱离本揭露内容的范畴。此外，可以做成许多修改以将一特定的情况或材料调适至本揭露内容的教示，而不脱离其范畴。因此，所欲的是本揭露内容并不受限于所揭露之特定的范例实施例，而是本揭露内容将会包含所有落入所附的权利要求书的范畴内的实施例。