电子器件及具有这种器件的电子信号处理单元的制作方法

这种类型的电子器件作为所谓的级联电容器器件广泛应用于电子信号处理单元，如例如SAW或BAW滤波器(SAW表示表面声波；BAW表示体声波)、信号提取器、多路复用器、射频(RF)或高频模块等。

在制造这类级联电容器器件期间，可因方法限制而在器件的各个组件之间发生短路。这样的短路可在器件处的非常小的相关的区域内出现，却会产生重大后果。因此短路例如可导致，当在上述类型的器件中存在两个串联的电容时这两个电容之一短路。

在如此出现的短路中的问题在于，器件的总电容值发生明显变化。在串联电容的两个规格相同的电容之一短路的情况下这例如可导致串联电容的总电容值加倍。这样的电容变化可导致部件性能显著退化，且最终导致所有部件失效。

迄今为止，通过在技术上改进制造方法或工艺质量来解决这类问题。然而，这类方法伴随巨大的投入费用，并且只能在一定条件下预防在器件处的短路的风险以及所提及的后果。

本发明的目的是，通过简单而有效的方式保护上述类型的电子器件免受在器件处的短路的显著影响或者大幅减少形成短路的后果。

该目的通过开头提及类型的电子器件通过以下方式解决，即所述联接板如此分成多个相互非接触的板条，既使得第一电容和第二电容分别分成多个基本电容(elektrischen Elementar-)，并且借助于所述板条，在第一基板与第二基板之间形成多个并联的基本串联电容。

这样构造的器件的优势在于，相比于在这种类型的常规装置的情形中在器件的相对较小范围内的短路具有显著更小的影响。因为联接板分成多个相互非接触的板条，因此联接板处的小范围内的短路仅对一个或只少数几个板条产生影响。这意味着，同样仅有联接板与第一基板或第二基板之间的一个或少数几个基本电容短路。因而，仅沿着联接板的一个或少数几个板条的一个或少数几个基本串联电容的电容值发生变化。这导致，所述电子器件的总电容值仅受极小变化。通过这种方式，在所述器件处小范围内的短路对器件的功能和运行性能仅具有少量影响。

因此本发明的普遍的优势在于，通过对器件采取简单的结构措施或些微的设计修改可大幅提高所述器件的整体质量和品质，而不必在器件的制造过程中进行高耗费的改变。

根据一种实施方式，联接板的板条沿其纵向如此延伸，即使得所述板条分别既与第一基板的一部分又与第二基板的一部分重叠而形成基本电容。有利地，在由制造引起的可容许的偏差的范围内，联接板的板条设定成规格相同，即具有统一的长度和宽度。通过这种方式，在第一基板或第二基板与联接板之间的在每个板条处形成的基本电容具备基本上相同的规格。这具有如下效果：在联接板的一个板条处的短路与在联接板的另一个板条处的短路产生几乎相同的影响。如果在联接板的板条处发生短路，则其影响可预见并且可具体计算。此外，可设想，例如通过补偿电子设备或补偿调节系统来平衡这些影响。

在一种实施方式中，联接板的每两个板条之间的距离比相应板条的宽度小至少一个数量级。例如，板条的宽度为15μm，而每两个板条之间的距离仅为1μm。这样设定规格的优势在于，联接板分布成多个板条对整个器件的规格仅有极小的影响，这些规格与常规器件相比可几乎没有变化。因而，根据上述类型的联接板设计中的变化不影响器件的尺寸或仅有很小的影响。

在一种实施方式中，所述器件被设计成多层结构类型，其中，第一基板和第二基板形成下层，联接板形成上层，并且在下层与上层之间形成中间层。在一种实施方式中，第一基板和第二基板以及联接板由可导电的材料制成，其中，中间层是电介质。例如，中间层可以是硅氧化物(Siliziumoxid)，例如二氧化硅(SiO₂)。此外，还考虑到诸如铌酸锂(LiNbO₃)或钽酸锂(LiTaO₃)的材料。根据所述器件的设计和应用，同样也可设想其他材料。

有利地，所述类型的电子器件可应用于电子信号处理单元，其中，该信号处理单元被实施为SAW或BAW滤波器、信号提取器、多路复用器、射频模块或其组合。

下面借助于多个附图对本发明予以详述。

其中：

图1A示出根据现有技术的电子器件的示意性俯视图，

图1B示出在发生短路情况下根据图1A的俯视图，

图2A示出根据图1A的器件沿截面轴线S-S′的剖视图，

图2B示出根据图1B的器件沿截面轴线S-S′的剖视图，

图3A示出根据图1A和图2A的器件的等效电路图，

图3B示出根据图1B和图2B的器件的等效电路图，

图4A示出根据本发明的电子器件的实施方式的示意性俯视图。

图4B示出在发生短路情况下根据图4A的俯视图，

图5A示出根据图4A的器件沿截面轴线S-S′的剖视图，

图5B示出根据图4B的器件沿截面轴线S-S′的剖视图，

图6A示出根据图4A和图5A的器件的等效电路图，以及

图6B示出根据图4B和图5B的器件的等效电路图。

图1A示出根据现有技术的电子器件1。器件1包括第一基板2a和第二基板2b以及联接板3。此外，在第一基板2a处配置第一电气连接触点，其在此用作器件1的输入端4。在第二基板2b上配置第二电气连接触点，其在此用作器件1的输出端5。利用两个连接触点4和5，器件1在电子电路中可与其他部件电气接触。

器件1实施为在第一基板2a与第二基板2b之间具有串联电容的电容器器件。具体而言，在第一基板2a与联接板3之间形成第一电容C1，并且在第二基板2b与联接板3之间形成第二电容C2(参见图2A中的示意图)。第一电容C1和第二电容C2在第一基板2a与第二基板2b之间形成串联电容Cs。在根据图3A的等效电路图中也示出器件1的这种电气特性。如果电容C1和C2例如规格相同并且各自具有电容值C，则根据电路技术计算串联电容Cs：

Cs＝C/2.

器件1被实施成多层结构类型，其中，第一基板2a和第二基板2b形成下层，联接板3形成上层，并且在下层与上层之间形成中间层7(参见图2A中的结构)。特别是，第一基板2a和第二基板2b以及联接板3由可导电材料制成。中间层7是电介质。中间层7可例如是硅氧化物，例如二氧化硅(SiO₂)。此外，根据器件1的应用，考虑铌酸锂(LiNbO₃)或钽酸锂(LiTaO₃)作为中间层的材料。

图1B示出根据图1A的结构的器件1，其中在第二基板2b的区域内，联接板3与第二基板2b之间出现电气短路K。这种短路K例如可在器件1的制造方法期间由于生产而出现。由于短路K，联接板3与第二基板2b之间的第二电容C2被电桥接，如图2B和图3B所示。因而，总电容Cs仅由电容C1构成。对此，参见图3B。如果继续假定电容C1取值C，则现在根据图3B的总串联电容Cs计算为Cs＝C。

因此由于短路K，与根据图1A、图2A和图3A的情况相比，总电容Cs加倍。因此如在图1B、图2B和图3B中示出的那样，器件1的电容Cs因短路K而发生显著变化。这种变化可导致部件性能显著退化，乃至整个器件1失效。

为避免这类问题，图4A示出根据本发明的电子器件1的可行实施方式。器件1具有与根据图1A的器件1基本上相同的结构。然而，联接板3分成多个板条6，这些板条6沿纵向以长度L在第一基板2a与第二基板2b之间如此延伸，即使得板条6分别既与第一基板2a的一部分又与第二基板2b的一部分重叠而形成电容。通过这种方式，板条6实现与根据图1A的联接板3相当的功能。

然而，有别于根据图1A的器件1的实施方案，在每个板条6处分别关于第一基板2a和第二基板2b形成基本电容Ce，其中，每两个基本电容Ce沿相应板条6在第一基板2a与第二基板2b之间形成基本串联电容Cse。对此，还可参见图5A中沿图4A的截面轴线S-S′的剖视图。

如图6A中的等效电路图所示的那样，全体板条6(在根据图4A的实施例中配置五个板条)共同形成多个并联的基本串联电容Cse。因此就五个板条6而言，产生五个并联的基本串联电容Cse。如果继续假设板条6与第一基板2a之间或者板条6与第二基板之间2b的总电容分别取电容值C，则基本电容Ce的值为值Ce＝C/N，其中N表示板条6的数目(在根据图4A的实施例中，N＝5)。因此沿板条6的基本串联电容Cse取值：

Cse＝Ce/2.

因而，由并联的基本串联电容Cse的总和组合而成的器件1的总串联电容Cs可根据电路技术来计算：

Cs＝N×Ce/2.

如果采用上述基本电容Ce的值，则类似于根据图3A的说明，总串联电容Cs取值：

Cs＝C/2.

板条6具有预定的长度L和预定的宽度B并且相互非接触地呈相应的距离A如此布置，即使得它们在其功能上仿效根据图1A的联接板3。例如，每两个板条6之间的距离A可比相应板条6的宽度B小至少一个数量级。具体而言，例如板条6具有15μm的宽度B，而距离A为1μm。根据应用情况，当然也可设想其他尺寸和规格。由于这种规格，与根据图1A的实施方式相比，器件1的外部尺寸基本上保持不变。因此，尽管改型设计，将触板3分成板条6，但电子器件1的规格与常规设计相比几乎保持不变。

图4B示出根据图4A的器件1，其中在特定板条6′处，在该板条6′与第二基板2b之间出现电气短路K。因此由于短路K，板条6’与第二基板2b之间的基础电容Ce被电桥接，如图5B中沿根据图4的截面轴线S-S’截取的剖视图以及还有图6B中的等效电路图所示的那样。

触板3分成多个板条6的优势在于，由于短路K只涉及特定板条6’，因此仅在特定板条6处的单个基本电容Ce被桥接(参见图6B)。因而。仅沿在特定板条6′处的单个基本串联电容Cse，电容值从Cse＝Ce/2增加到Cse＝Ce。所有其他基本串联电容Cse继续在电方面由两个基本电容Ce并联而成并且相应具有不变的值Cse＝Ce/2。在根据图4B和图5B的短路K的情况下，可计算器件1的总电容：

Cs＝(N-1)Ce/2+Ce.

在发生数目K的多个短路情况下，一般按下式计算总电容：

Cs＝(N-K)Ce/2+CeK.

如果针对根据图4B和图5B的构象再度采用Ce＝C/N来确定基本电容Ce，则根据图6B中的等效电路图，得出总电容值：

Cs＝C/2+C/2N·

因此在N＝5时，板条6在如图4B、图5B和图6B所示的单个短路情况下发生变化，总电容相较于图4A、图5A和图6A中的构象从Cs＝C/2变成Cs＝C/2+C/10。

通过这种方式，在根据图4B的单个短路的情况下，根据图4A中的实施方案的器件1中的总电容Cs与没有短路时的总电容相比仅略有改变。因此由于通过分成多个板条6而对联接板3进行简单改型，能够以简单而有效的方式解决器件1处的短路问题。在短路的情况下，总电容仅略微改变，从而部件性能得以保持。

在未示出的实施方式中，器件1并非具有两个基板2a和2b，而是例如可具有四个、六个、八个或任意偶数个基板，它们通过相应的联接板3串联，这些联接板分别与两个基板重叠，从而在分别的联接板与相应的基板之间出现相应的电容C1和C2。有利地，如针对图4A所解释的那样，所有联接板3分成多个板条6。

所述类型的电子器件1有利地应用于电子信号处理单元，该电子信号处理单元例如被实施为SAW或BAW滤波器、信号提取器、多路复用器、射频模块或其组合。

所有示出的实施方式仅选作示例。

附图标记清单

1 电子器件

2a、2b 基板

3 联接板

4 输入端

5 输出端

6 联接板的板条

6’ 联接板的特定板条

7 中间层

A 距离

B 板条的宽度

C1、C2 第一/第二电容

Cs 串联电容

Ce 基本电容

Cse 基本串联电容

K 短路

L 板条的长度

N 板条的数目

S-S’ 截面轴线