本发明涉及一种半导体制作工艺，且特别是涉及一种防止在半导体元件中形成孔洞的方法。
背景技术：
在半导体元件的尺寸不断地缩减的趋势下，开口的深宽比(aspectratio)也随着提高，使得将填充材料填入开口的填洞制作工艺面临挑战，常会在所填入的填充材料层中形成孔洞(void)，而使得半导体元件的可靠度降低。
技术实现要素：
本发明的目的在于提出一种防止在半导体元件中形成孔洞的方法，其可有效地防止孔洞形成，进而提升半导体元件的可靠度。
为达上述目的，本发明提供一种防止在半导体元件中形成孔洞的方法，包括以下步骤。提供基底。在基底中具有多个隔离结构。隔离结构各自具有突出于基底的突出部。在相邻两个突出部之间具有掩模层。掩模层的顶部宽度小于掩模层的底部宽度。移除掩模层，而在相邻两个突出部之间形成开口。开口的顶部宽度小于开口的底部宽度。在开口中形成保护层。保护层的顶面低于隔离结构的顶面。以保护层为掩模，对隔离结构进行等离子体处理，以移除隔离结构各自的顶端边角部，且加宽开口的顶部宽度。移除保护层。在移除保护层之后，在开口中形成填充层。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，隔离结构例如是浅沟槽隔离结构(sti)。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，掩模层的材料例如是氮化硅。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，掩模层的移除方法例如是湿式蚀刻法。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，移除掩模层后所形成的开口的侧壁与基底的夹角例如是75度至85度。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护层的形成方法可包括以下步骤。形成填满开口的保护材料层。移除部分保护材料层，而暴露出开口的部分侧壁。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护材料层的材料例如是高分子材料。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护材料层的形成方法例如是旋转涂布法。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，部分保护材料层的移除方法例如是干式蚀刻法、湿式蚀刻法或其组合。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，等离子体处理所使用的制作工艺气体包括氩气(ar)、四氟甲烷(cf4)或其组合。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护层的移除方法例如是干式蚀刻法。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护层的移除步骤与等离子体处理可为原位(in-situ)进行。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，填充层的形成方法可包括以下步骤。形成填满开口的填充材料层。移除开口以外的填充材料层。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，填充材料层的材料例如是掺杂多晶硅。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，开口以外的填充材料层的移除方法例如是化学机械研磨法。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，还可包括在移除开口以外的填充材料层之后，对填充层进行回蚀刻制作工艺。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，还可包括在掩模层与基底之间形成第一介电层。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，还可包括在移除保护层之后且在形成填充层之前，进行清洗制作工艺，以移除第一介电层。
依照本发明的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，还可包括在移除第一介电层之后，在基底上形成第二介电层。
基于上述，在本发明所提出的防止在半导体元件中形成孔洞的方法中，由于掩模层的顶部宽度小于掩模层的底部宽度，因此可使得用于形成隔离结构的开口具有较宽的顶部宽度，而可有效地防止在隔离结构中形成孔洞，进而提升半导体元件的可靠度。
此外，通过等离子体处理移除隔离结构各自的顶端边角部，可加宽开口的顶部宽度，由此可有效地防止在填充层中形成孔洞，因此可提升半导体元件的可靠度。
另外，在用于加宽开口的顶部宽度的等离子体处理中，可通过保护层来保护其下方的基底与隔离结构的轮廓。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1a至图1i为本发明一实施例的可防止形成孔洞的半导体元件的制造流程剖视图。
符号说明
100：基底
102：隔离结构
102a：突出部
102b：顶端边角部
104：掩模层
106、110：开口
108、114：介电层
112：保护材料层
112a：保护层
116：填充材料层
116a：填充层
θ：夹角
具体实施方式
图1a至图1i为本发明一实施例的可防止形成孔洞的半导体元件的制造流程剖视图。
在此实施例中，防止在半导体元件中形成孔洞的方法是以制作非挥发性存储器的浮置栅极为例来进行说明，然而本发明也可应用于其他半导体元件的制作中，并不限于此实施例所揭示的内容。
请参照图1a，提供基底100。基底100例如是硅基底。在基底100中具有多个隔离结构102。隔离结构102例如是浅沟槽隔离结构。隔离结构102的材料例如是氧化硅。隔离结构102各自具有突出于基底100的突出部102a。在此实施例中，突出部102a可为隔离结构102突出于基底100的部分。隔离结构102在突出部102a的两末端具有顶端边角部102b。突出部102a的高度h1例如是
在相邻两个突出部102a之间具有掩模层104。掩模层104的顶部宽度小于掩模层104的底部宽度。掩模层104的材料例如是氮化硅。
由于掩模层104的顶部宽度小于掩模层104的底部宽度，因此可使得用于形成隔离结构102的开口106具有较宽的顶部宽度。如此一来，在开口106中形成隔离结构102时，可提升填洞制作工艺的填洞能力，因此可有效地防止在隔离结构102中形成孔洞，进而提升半导体元件的可靠度。
此外，可在掩模层104与基底100之间形成介电层108。介电层108的材料例如是氧化硅。介电层108的形成方法例如是热氧化法。在此实施例中，介电层108可用以作为垫氧化层。
接着，请参照图1b，移除掩模层104，而在相邻两个突出部102a之间形成开口110。掩模层104的移除方法例如是湿式蚀刻法。举例来说，可使用热磷酸移除掩模层104。
开口110的顶部宽度小于开口110的底部宽度。开口110的深度约等于突出部102a的高度h1，例如是
然后，请参照图1c，形成填满开口110的保护材料层112。保护材料层112的材料例如是高分子材料，如底层抗反射涂布(barc)所使用的高分子材料。保护材料层112的形成方法例如是旋转涂布法。
接下来，请参照图1d，移除部分保护材料层112，而在开口110中形成保护层112a。保护层112a的顶面低于隔离结构102的顶面，而暴露出开口110的部分侧壁。保护层112a的高度可以控制在开口110深度的0.25至0.75，例如是
之后，请参照图1e，以保护层112a为掩模，对隔离结构102进行等离子体处理，以移除隔离结构102各自的顶端边角部102b，且加宽开口110的顶部宽度。等离子体处理所使用的制作工艺气体包括氩气(ar)、四氟甲烷(cf4)或其组合。
在对隔离结构102进行等离子体处理后，由于移除隔离结构102各自的顶端边角部120b，因此可加宽开口110的顶部宽度。举例来说，当开口110的深度是
此外，在用于加宽开口110的顶部宽度的等离子体处理中，可通过保护层112a来保护其下方的基底100与隔离结构102的轮廓。
继之，移除保护层112a。保护层112a的移除方法例如是干式蚀刻法。举例来说，可使用氧等离子体灰化法来移除保护层112a。此外，保护层112a的移除步骤与对隔离结构102进行的等离子体处理可为原位(in-situ)进行。
随后，请参照图1f，可进行清洗制作工艺，以移除介电层108。清洗制作工艺例如是rca(radiocorporationofamerica，美国无线电公司)清洗制作工艺。在移除介电层108的清洗制作工艺中，可能会同时移除部分隔离结构102，而使得开口110的宽度变宽。举例来说，当开口110的深度是
接下来，可在基底100上形成介电层114。介电层108的材料例如是氧化硅。介电层114的形成方法例如是热氧化法。在此实施例中，介电层114可用以作为穿隧介电层。
然后，请参照图1g，形成填满开口110的填充材料层116。填充材料层116的材料例如是掺杂多晶硅。填充材料层116的形成方法例如是化学气相沉积法。
接着，请参照图1h，移除开口110以外的填充材料层116，而在开口110中形成填充层116a。在此实施例中，填充层116a可用以作为非挥发性存储器的浮置栅极。开口110以外的填充材料层116的移除方法例如是化学机械研磨法。
之后，请参照图1i，可对填充层116a进行回蚀刻制作工艺，以调整填充层116a的高度。在对填充层116a进行回蚀刻制作工艺时，会同时移除部分隔离结构102，而使得隔离结构102的高度降低。此外，在进行回蚀刻制作工艺之后，填充层116a的高度可略高于隔离结构102的高度，且填充层116a的高度例如是
基于上述实施例可知，由于掩模层104的顶部宽度小于掩模层104的底部宽度，因此可使得用于形成隔离结构102的开口106具有较宽的顶部宽度，而可有效地防止在隔离结构102中形成孔洞，进而提升半导体元件的可靠度。此外，通过等离子体处理移除隔离结构102各自的顶端边角部102b，可加宽开口110的顶部宽度，由此可有效地防止在填充层116a中形成孔洞，因此可提升半导体元件的可靠度。另外，在用于加宽开口110的顶部宽度的等离子体处理中，可通过保护层112a来保护其下方的基底100与隔离结构102的轮廓。
综上所述，通过上述实施例所提出的防止在半导体元件中形成孔洞的方法，可有效地防止孔洞形成，且能够通过保护层来防止等离子体对基底与隔离结构造成伤害，进而提升半导体元件的可靠度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。